2、组合逻辑电路半加器全加器及逻辑运算.ppt
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3、组合逻辑电路的分析方法
从给定组合逻辑电路图找出输出和输入之间的
逻辑关系,分析其逻辑功能。 （1）根据给定逻辑电路图,从电路的输入到输出
逐级写出输出变量对应输入变量的逻辑表达式。 （2）由写出的逻辑逻辑表达式,列出真值表。 （3）从逻辑表达式或真值表.分析出组合逻辑电路的
逻辑功能。
三、必须掌握的知识点
。 。 1
2
& ≥1
61&
3
12 &
2
CO
13
五、实验报告
1、整理实验数据、图表并对实验结果 进行分析讨论。
2、总结组合逻辑电路的分析方法。
关于悬空的问题 无论是TTL还是CMOS 多余或暂时不用的输入端不能悬空，可按以（1）与其它输 入端并联使用。（2）将不用的输入端按照电路功能要求接 电源或接地。比如将与门、与非门的多余输入端接电源， 将或门、或非门的多余输入端接地。
②由真值表写出逻辑表达式，并进行化简。化简形式应根据 所选门电路而定 ；
③画出逻辑电路图。
三、必须掌握的知识点
5、半加器与全加器
两个二进制数之间的算术运算无论是加、减、乘、除， 在计算机中都是化做若干步加法运算进行的。因此，加 法器是构成算术运算器的基本单元。
半加器：不考虑低位来的进位加法叫半加；能完成半加 功能的电路叫半加器。
• 半加器的真值表 • 逻辑表达式
S AB + AB C = AB
如用与非门实现最少要几个门?
A
BA 0 1 0 1
半加器的=1真值S表 A B
BS
C
00
0
0
&1 C=0AB
11
0
10
1
• 逻辑图
（2） 全加器（Full Adder）
全加器能进行加数、被加数和低位来的进位信号相加，并根据
求和结果给出该位的进位信号。
4、组合逻辑电路的设计方法
①将文字描述的逻辑命题，转换为真值表：a、分析事件的 因果关系，确定输入和输出变量。一般总是把引起事件的 原因定为输入变量，把引起事件的结果定为输出变量；b、 定义逻辑状态的含义，即给0，1逻辑状态赋值，确定0， 1 分别代表输入、输出变量的两种不同状态；c、根据因 果关系列出真值表。
下次预习内容
实验三 触发器（一）R—S，D，J—K
六、实验结束
1、整理好工具，把连接线拉直并整齐放到一起； 2、关闭所用仪器电源开关、把仪器放好；
（探头不用拔掉） 3、整理好抽屉方可离开； 4、清理个人周围卫生。
请大家自觉遵守！谢谢！
实验二 组合逻辑电路
一、实验目的
1.掌握组合逻辑电路的功能测试； 2.验证半加器、全加器的逻辑功能； 3.学会二进制的运算规律。
二、实验仪器
1、数字电路实验箱一台
2、器件
74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 1片 74LS54 四组输入与或非门 1片
三、必须掌握的知识点 1、实验芯片介绍
ABC有奇数个1时S为1； ABC有偶数个1和全为0时 S为0。 -----用全加器组成三位二进制代码 奇偶校验器
四、实验内容 1、组合逻辑电路功能测试
选择7400两片连接如下电路；A、B、C接电平开关，Y1、Y2接 电平显示发光管，改变A、B、C的状态填表，并写出Y1、Y2的 逻辑表达式；将运算结果与实验结果比较。
全加器真值表
ABC SC
000 001 010 011 100 101 110 111
00 10 10 01 10 01 01 11
Si
Bi
0101
Ai
1
0
1
0
C i-1
Ci
Bi
0010
Ai 0 1 1 1
C i-1
于是可得全加器的逻辑表达式为
SABCi +ABCi +ABCi +AB i C ABCi
全加器：考虑低位来的进位加法称为全加。能完成全加 功能的电路叫全加器。
半加器逻辑符号
S 半加和
半加器
CO
进位输出
A 加数
B 被加数
全加器逻辑符号 S 全加和
Ci
进位输
全加器
Co
进位输
入
出
AB
加数 被加数
（1） 1位半加器（Half Adder）
不考虑低位进位，将两个1位二进制数A、B相加的器件。
4、测试用异或、与或和非门组成的全加器
①写出用异或门、与或非门、非门组成全加器的逻辑表达式；
②连接电路，注意与或非门不用的输入端接地；
③根据不同的输入状态，记录输出结果。
74LS86
A
B 注意：74LS54 3或4或5接地， 9或10或11接地
C
1 =1 3
2
4 =1
5
6
Sຫໍສະໝຸດ Baidu
74LS54
74LS00
三、必须掌握的知识点
2、什么是组合逻辑电路
数字逻辑电路分为两大类： 1、组合逻辑电路； 2、时序逻辑电路。 组合逻辑电路特点：电路当前得输出仅取决于当前的输 入信号，输出信号随输入信号的变化而改变，与电路原 来的状态无关，这种电路无记忆功能。这就是组合逻辑 电路在逻辑功能上的共同特点。
三、必须掌握的知识点
四、实验内容 操作说明
逻辑电平
LED显示
四、实验内容
2、测试用异或门和与非门组成的半加器逻辑功能
在实验箱上用异或门和与非门组成如下电路，输入接电 平开关，输出端Y、Z接电平显示发光二极管；改变输 入状态，记录输出结果。
3、测试全加器的逻辑功能
①写出以下电路的逻辑表达式；②根据表达式列出真值表；③根 据真值表画逻辑函数的卡诺图；④连接电路，根据不同的输入状 态，记录输出结果。
Co AB+ABCi +ABC i AB+(AB)Ci
A
AB ABCi S
A
S
B Ci
AB CO
CO(AB)Ci ≥1 Co
B Ci
C I C O CO
加法器的应用
全加器真值表
ABC SC
000 001 010 011 100 101 110 111
00 10 10 01 10 01 01 11
从给定组合逻辑电路图找出输出和输入之间的
逻辑关系,分析其逻辑功能。 （1）根据给定逻辑电路图,从电路的输入到输出
逐级写出输出变量对应输入变量的逻辑表达式。 （2）由写出的逻辑逻辑表达式,列出真值表。 （3）从逻辑表达式或真值表.分析出组合逻辑电路的
逻辑功能。
三、必须掌握的知识点
。 。 1
2
& ≥1
61&
3
12 &
2
CO
13
五、实验报告
1、整理实验数据、图表并对实验结果 进行分析讨论。
2、总结组合逻辑电路的分析方法。
关于悬空的问题 无论是TTL还是CMOS 多余或暂时不用的输入端不能悬空，可按以（1）与其它输 入端并联使用。（2）将不用的输入端按照电路功能要求接 电源或接地。比如将与门、与非门的多余输入端接电源， 将或门、或非门的多余输入端接地。
②由真值表写出逻辑表达式，并进行化简。化简形式应根据 所选门电路而定 ；
③画出逻辑电路图。
三、必须掌握的知识点
5、半加器与全加器
两个二进制数之间的算术运算无论是加、减、乘、除， 在计算机中都是化做若干步加法运算进行的。因此，加 法器是构成算术运算器的基本单元。
半加器：不考虑低位来的进位加法叫半加；能完成半加 功能的电路叫半加器。
• 半加器的真值表 • 逻辑表达式
S AB + AB C = AB
如用与非门实现最少要几个门?
A
BA 0 1 0 1
半加器的=1真值S表 A B
BS
C
00
0
0
&1 C=0AB
11
0
10
1
• 逻辑图
（2） 全加器（Full Adder）
全加器能进行加数、被加数和低位来的进位信号相加，并根据
求和结果给出该位的进位信号。
4、组合逻辑电路的设计方法
①将文字描述的逻辑命题，转换为真值表：a、分析事件的 因果关系，确定输入和输出变量。一般总是把引起事件的 原因定为输入变量，把引起事件的结果定为输出变量；b、 定义逻辑状态的含义，即给0，1逻辑状态赋值，确定0， 1 分别代表输入、输出变量的两种不同状态；c、根据因 果关系列出真值表。
下次预习内容
实验三 触发器（一）R—S，D，J—K
六、实验结束
1、整理好工具，把连接线拉直并整齐放到一起； 2、关闭所用仪器电源开关、把仪器放好；
（探头不用拔掉） 3、整理好抽屉方可离开； 4、清理个人周围卫生。
请大家自觉遵守！谢谢！
实验二 组合逻辑电路
一、实验目的
1.掌握组合逻辑电路的功能测试； 2.验证半加器、全加器的逻辑功能； 3.学会二进制的运算规律。
二、实验仪器
1、数字电路实验箱一台
2、器件
74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 1片 74LS54 四组输入与或非门 1片
三、必须掌握的知识点 1、实验芯片介绍
ABC有奇数个1时S为1； ABC有偶数个1和全为0时 S为0。 -----用全加器组成三位二进制代码 奇偶校验器
四、实验内容 1、组合逻辑电路功能测试
选择7400两片连接如下电路；A、B、C接电平开关，Y1、Y2接 电平显示发光管，改变A、B、C的状态填表，并写出Y1、Y2的 逻辑表达式；将运算结果与实验结果比较。
全加器真值表
ABC SC
000 001 010 011 100 101 110 111
00 10 10 01 10 01 01 11
Si
Bi
0101
Ai
1
0
1
0
C i-1
Ci
Bi
0010
Ai 0 1 1 1
C i-1
于是可得全加器的逻辑表达式为
SABCi +ABCi +ABCi +AB i C ABCi
全加器：考虑低位来的进位加法称为全加。能完成全加 功能的电路叫全加器。
半加器逻辑符号
S 半加和
半加器
CO
进位输出
A 加数
B 被加数
全加器逻辑符号 S 全加和
Ci
进位输
全加器
Co
进位输
入
出
AB
加数 被加数
（1） 1位半加器（Half Adder）
不考虑低位进位，将两个1位二进制数A、B相加的器件。
4、测试用异或、与或和非门组成的全加器
①写出用异或门、与或非门、非门组成全加器的逻辑表达式；
②连接电路，注意与或非门不用的输入端接地；
③根据不同的输入状态，记录输出结果。
74LS86
A
B 注意：74LS54 3或4或5接地， 9或10或11接地
C
1 =1 3
2
4 =1
5
6
Sຫໍສະໝຸດ Baidu
74LS54
74LS00
三、必须掌握的知识点
2、什么是组合逻辑电路
数字逻辑电路分为两大类： 1、组合逻辑电路； 2、时序逻辑电路。 组合逻辑电路特点：电路当前得输出仅取决于当前的输 入信号，输出信号随输入信号的变化而改变，与电路原 来的状态无关，这种电路无记忆功能。这就是组合逻辑 电路在逻辑功能上的共同特点。
三、必须掌握的知识点
四、实验内容 操作说明
逻辑电平
LED显示
四、实验内容
2、测试用异或门和与非门组成的半加器逻辑功能
在实验箱上用异或门和与非门组成如下电路，输入接电 平开关，输出端Y、Z接电平显示发光二极管；改变输 入状态，记录输出结果。
3、测试全加器的逻辑功能
①写出以下电路的逻辑表达式；②根据表达式列出真值表；③根 据真值表画逻辑函数的卡诺图；④连接电路，根据不同的输入状 态，记录输出结果。
Co AB+ABCi +ABC i AB+(AB)Ci
A
AB ABCi S
A
S
B Ci
AB CO
CO(AB)Ci ≥1 Co
B Ci
C I C O CO
加法器的应用
全加器真值表
ABC SC
000 001 010 011 100 101 110 111
00 10 10 01 10 01 01 11