集成电路互连技术汇总
集成电路互连技术
4
1.2 集成电路对互连金属材料的要求
具有较小的电阻率 易于沉积和刻蚀 具有良好的抗电迁移特性
5
1.3 电迁移现象：
电迁移现象 是集成电路制造 中需要努力解决 的一个问题。特 别是当集成度增 加，互连线条变 窄时，这个问题 更为突出。
6
2、早期和目前应用最为广泛的 互连技术
7
2.1 早期互连技术----铝互连
在铝中加入硅饱和溶解度所需要的足量硅，形成Al-Si 合金，避免硅向铝中扩散，从而杜绝尖楔现象。
铝-掺杂多晶硅双层金属化结构 掺杂多晶硅主要起隔离作用。 铝-阻挡层结构
在铝与硅之间淀积一薄层金属，阻止铝与硅之间的作 用，从而限制Al尖楔问题。一般将这层金属称为阻挡层。
采用新的互连金属材料
解决Al/Si接触问题最有效的方法。
17
3.2 碳纳米管的结构
碳纳米管是由单层或多层石墨片按一定形式卷曲形成的中空 的无缝圆柱结构，是一种石墨晶体。碳纳米管的每层都是一 个C原子通过sp2杂化与旁边另外3个C原子结合在一起形成 六边形平面组成的圆柱。
18
3.3 碳纳米管的导电机制
碳纳米管的电子平均自由程约为1.6μm（室温下金属Cu的 电子平均自由程约为45nm ），如果碳纳米管长度小于这 个值，那么电子在碳纳米管中传输就可能为弹道输运，此 时碳纳米管的电阻跟管的长度无关 。
10
2.4 铝互连的不足（二）：电迁移现象
电迁移现象的本质 是导体原子与通过该导 体电子流之间存在相互 作用，当一个铝金属粒 子被激发处于晶体点阵 电位分布的谷顶的时候， 它将受到两个方向相反 的作用力： （1）静电作用力， （2）“电子风”作用 力，
集成电路工艺原理接触及互连原理
6/47
各
种
延
迟
减小互连延迟的途径:
1）低电阻率金属(Cu) 2）low-k介质
7/47
对IC金属化系统的主要要求
电学、机械、热学、热力学及化学
(1) 金属和半导体形成低阻接触 (2) 低阻互连 (3) 与下面的氧化层或其它介质层的粘附性好 (4) 台阶覆盖好 (5) 结构稳定，不发生电迁移及腐蚀现象 (6) 易刻蚀 (7) 制备工艺简单
1540 2165 1326 992
TiN
50-150
2950
Ti30W70 Heavily doped poly-Si
75-200 450-10000
2200 1417
10/47
衡量欧姆接触质量的参数是比接触电阻 c
金属线 接触面积A
重掺杂硅
rc
1 dJ
dV V 0
定义：零偏压附近电流密
17/47
18/47
（1）铝的电迁移
当大密度电流流过金属薄膜时，具有大动量 的导电电子将与金属原子发生动量交换，使 金属原子沿电子流的方向迁移，这种现象称 为金属电迁移
电迁移会使金属原子在阳极端堆积，形成小 丘或晶须，造成电极间短路；在阴极端由于 金属空位的积聚而形成空洞，导致电路开路
void Hillock e
金属间介质（IMD）
钝化层（passivation）
3/47
后端工艺越来越重要 占了工艺步骤中大部分 影响IC芯片的速度
4/47
多层金属互 连增加了电 路功能并使 速度加快
5/47
互
连
的
速
度
限
制
可
以
作
由全局互连造成的延迟可以表达为：
集成电路设计中的多层互连技术研究
集成电路设计中的多层互连技术研究集成电路这玩意儿，在咱们如今的生活里那可是无处不在！从手机到电脑，从汽车到飞机，到处都有它的身影。
今天咱就来聊聊集成电路设计里的多层互连技术。
你知道吗？我有一次参加一个科技展览，看到了一块被拆解开来的集成电路板。
那密密麻麻的线路和微小的元件，就像一座微型的城市，每一条线路都是一条街道，每一个元件都是一座建筑。
而这其中的多层互连技术，就像是城市里复杂的交通网络，把各个部分紧密地连接在一起。
咱们先来说说为啥要有多层互连技术。
想象一下，如果集成电路里的线路都在一个平面上，那得多拥挤啊！就像一个狭窄的小胡同，人来人往，挤得不行。
所以多层互连技术就像是给线路们建了高楼大厦，让它们可以分层布局，互不干扰，大大提高了电路的集成度和性能。
多层互连技术里的材料选择也很有讲究。
比如说铜，它的导电性能那是相当不错，就像是高速公路一样，能让电信号快速通过。
但是铜也有它的“小脾气”，它容易扩散，这可不好办。
于是科学家们就得想办法，给它穿上一层“防护服”，来解决这个问题。
再说说多层互连中的绝缘层。
这绝缘层就像是线路之间的“隔离带”，把它们分隔得清清楚楚，不让它们“串门”，避免短路。
而且这“隔离带”还得足够结实，能经受住各种考验。
在多层互连技术的制造过程中，那可是跟绣花一样精细。
光刻技术就像是一把超级精确的剪刀，把线路的形状一点一点地剪出来。
而刻蚀技术呢，则像是一个细心的工匠，把不需要的部分一点点地挖掉。
每一个步骤都得小心翼翼，稍有差错，整个芯片可能就报废了。
还有啊，多层互连技术还得考虑散热的问题。
芯片工作的时候会产生热量，如果热量散不出去，那可就麻烦了。
这就好比人在大热天里，如果不能及时散热，就会中暑一样。
所以得设计好散热通道，让热量能够快速跑掉。
另外，多层互连技术还在不断地发展和创新。
新的材料、新的工艺不断涌现，就像是一场永不停歇的竞赛。
科研人员们都在努力，想让集成电路变得更小、更快、更强大。
集成电路封装和可靠性Chapter2-1-芯片互连技术【半导体封装测试】
UESTC-Ning Ning1Chapter 2Chip Level Interconnection宁宁芯片互连技术集成电路封装测试与可靠性UESTC-Ning Ning2Wafer InWafer Grinding (WG 研磨)Wafer Saw (WS 切割)Die Attach (DA 黏晶)Epoxy Curing (EC 银胶烘烤)Wire Bond (WB 引线键合)Die Coating (DC 晶粒封胶/涂覆)Molding (MD 塑封)Post Mold Cure (PMC 模塑后烘烤)Dejunk/Trim (DT 去胶去纬)Solder Plating (SP 锡铅电镀)Top Mark (TM 正面印码)Forming/Singular (FS 去框/成型)Lead Scan (LS 检测)Packing (PK 包装)典型的IC 封装工艺流程集成电路封装测试与可靠性UESTC-Ning Ning3⏹电子级硅所含的硅的纯度很高，可达99.9999 99999 %⏹中德电子材料公司制作的晶棒(长度达一公尺，重量超过一百公斤)UESTC-Ning Ning4Wafer Back Grinding⏹PurposeThe wafer backgrind process reduces the thickness of the wafer produced by silicon fabrication (FAB) plant. The wash station integrated into the same machine is used to wash away debris left over from the grinding process.⏹Process Methods:1) Coarse grinding by mechanical.(粗磨)2) Fine polishing by mechanical or plasma etching. (细磨抛光)UESTC-Ning Ning5旋转及振荡轴在旋转平盘上之晶圆下压力工作台仅在指示有晶圆期间才旋转Method:The wafer is first mounted on a backgrind tape and is then loaded to the backgrind machine coarse wheel . As the coarse grinding is completed, the wafer is transferred to a fine wheel for polishing .。
集成电路的基本原理和工作原理
集成电路的基本原理和工作原理集成电路是指通过将多个电子元件（如晶体管、电容器、电阻器等）和互连结构（如金属导线、逻辑门等）集成到单个芯片上，形成一个完整的电路系统。
它是现代电子技术的重要组成部分，广泛应用于计算机、通信、嵌入式系统和各种电子设备中。
本文将介绍集成电路的基本原理和工作原理。
一、集成电路的基本原理集成电路的基本原理是将多个电子元件集成到单个芯片上，并通过金属导线将这些元件互连起来，形成一个完整的电路系统。
通过集成电路的制造工艺，可以将电子元件和互连结构制造到芯片的表面上，从而实现芯片的压缩和轻量化。
常见的集成电路包括数字集成电路（Digital Integrated Circuit，简称DIC）、模拟集成电路（Analog Integrated Circuit，简称AIC）和混合集成电路（Mixed Integrated Circuit，简称MIC）等。
集成电路的基本原理包括以下几个关键要素：1. 材料选择：集成电路芯片的制造材料通常选择硅材料，因为硅材料具有良好的电子特性和热特性，并且易于形成晶体结构。
2. 晶圆制备：集成电路芯片的制造过程通常从硅晶圆开始。
首先，将硅材料熔化，然后通过拉伸和旋转等方法制备成硅晶圆。
3. 掩膜制备：将硅晶圆表面涂覆上光感光阻，并通过光刻机在光感光阻表面形成图案。
然后使用化学溶液将未曝光的部分去除，得到掩膜图案。
4. 传输掩膜：将掩膜图案转移到硅晶圆上，通过掩膜上沉积或蚀刻等方法，在硅晶圆表面形成金属或电子元件。
5. 互连结构制备：通过金属导线、硅氧化物和金属隔离层等材料，形成元件之间的互连结构，实现元件之间的电连接。
6. 封装测试：将芯片放置在封装材料中，通过引脚等结构与外部电路连接，然后进行测试和封装。
集成电路的基本原理通过以上几个关键步骤实现电子元件和互连结构的制备和组装，最终形成一个完整的电路系统。
二、集成电路的工作原理集成电路的工作原理是指通过控制电流和电压在电路系统中的分布和变化，从而实现电子元件的工作和电路系统的功能。
半导体 第十五讲 互连
铝互连的不足（二）：电迁移现象
电迁移现象的本质是导体原 子与通过该导体电子流之间 存在相互作用，当一个铝金 属粒子被激发处于晶体点阵 电位分布的谷顶的时候，它 将受到两个方向相反的作用 力：
（1）静电作用力，方向沿 着电场（电流）的方向。 （2）由于导电电子与金属 原（离）子之间的碰撞引起的相 互间的动量交换，我们称之为 “电子风”作用力，方向沿着电 子流的方向。
以Cu作为互连材料的工艺流程
刻蚀引线沟槽 去掉刻蚀停止层 淀积刻蚀停止层 淀积介质材料 光刻通孔图形 去掉光刻胶 刻蚀通孔 溅射势垒和籽晶层 光刻引线沟槽图形 金属填充通孔 去掉光刻胶 CMP 金属层
电迁移现象是集成电路 制造中需要努力解决的 一个问题。特别是当集 成度增加，互连线条变 窄时，这个问题更为突 出。
早期互连技术：铝互连
铝互连的优点：
铝在室温下的电阻率仅为2.7μΩ·cm； 与n+ 和p+ 硅的欧姆接触电阻可以低至 10E- 6Ω/cm2；与硅和磷硅玻璃的附着 性很好，易于沉积与刻蚀。由于上述优 点，铝成为集成电路中最早使用的互连 金属材料。
• 引入铜工艺技术，可以说是半导体制造业的一场 革命。由此带来了设计、设备、工艺、材料、可 靠性以及工艺线管理等方面的巨大变化。从技术 层面上来说，涉及工艺线后段从光刻、等离子刻 蚀、铜金属化、化学机械抛光、多层介质、清洗 ，直到工艺集成的所有模块。 • 随着设计的进一步缩小，金属布线层不断增加， 随之而来的互联延迟也随之加大。
三层夹心结构
在两层铝膜之间增加一个约50nm的过渡金属层（如Ti）可以改 善铝的电迁移。这种方法可以使MTF值提高2-3个量级，但工艺 比较复杂。
采用新的互连金属材料
目前应用最广泛的互连技术：铜互连
半导体封装互连技术详解
1.引言任何一个电子元件，不论是一个三极管还是一个集成电路（Integrated Circuit, IC），想要使用它，都需要把它连入电路里。
一个三极管，只需要在源极、漏极、栅极引出三根线就可以了，然而对于拥有上百或上千个引脚的超大规模集成电路（Very Large Scale Integration Circuit, VLSI）来说，靠这种类似于手动把连线插到面包板的过程是不可能的。
直接把IC连接到（未经封装的集成电路本体，裸片，Die）电路中也是不可能实现的，因为裸片极容易收到外界的温度、杂质和外力的影响，非常容易遭到破坏而失效。
所以电子封装的主要目的就是提供芯片与其他电子元器件的互连以实现电信号的传输，同时提供保护，以便于将芯片安装在电路系统中。
一般的半导体封装都类似于下面的结构，将裸片安装到某个基板上，裸片的引脚通过内部连接路径与基板相连，通过塑封将内部封装好后，基板再通过封装提供的外部连接路径与外部电路相连，实现内部芯片与外界的连接，就像上面两个图一样，裸Die和封装内部复杂的连接等都埋在里面，封装好后就是对外就是一些规整的引脚了。
不论是多复杂的封装，从黑盒的角度来看其实现的基本功能都是一样的，最简单的就是封装一个分立器件，给出几个引脚；复杂一点想要封装具有多个I/O 接口的IC，以及多个IC一起封装，在封装的发展过程中也发展出了很多封装类型和很多技术，比如扇出技术、扇入技术这些。
这些概念和缩写非常多，尤其是当谈到先进封装（Advanced Packaging）的时候，为了实现高密度集成以及快速信号传输这些需求，不得不在每一个地方都发展一些新的技术，很多情况下会把它们都并入到先进封装技术里来介绍，这有时候会引起一些困惑，这里主要整理一下IC封装里的互连技术。
在IC封装种几种典型的互连技术包括引线键合（Wire Bonding，WB）、载带自动焊（Tape-automated Bonding，TAB）、倒装芯片（Flip Chip，FC）、晶圆级封装（Wafer-Level Packaging，WLP）、以及硅通孔（Through Silicon Via，TSV）。
集成电路设计的最新技术和趋势
集成电路设计的最新技术和趋势随着信息技术不断发展，集成电路设计也在不断更新换代。
今天，我们就来谈谈集成电路设计的最新技术和趋势。
一、三维集成电路设计三维集成电路设计是近年来的一个热门技术，其基本思想是将不同层次的电路堆叠在一起，从而提高集成度。
这种技术可以有效地利用垂直空间，减小电路面积，提高电路性能。
因此，三维集成电路设计被认为是未来电路设计的主流趋势之一。
目前，三维集成电路设计已经被广泛应用于高端芯片的制造，如服务器、智能手机等。
二、互连技术互连技术是指如何将大量的互联网设备连接起来，形成一个庞大的网络。
在集成电路中，互连技术也是至关重要的一环。
随着芯片容量的不断扩大，互连技术变得越来越复杂，需要更加高效和可靠的解决方案。
目前，高速串行通信和光通信是最流行的互连技术，它们能够提高数据传输速度，并减少功耗。
三、人工智能人工智能已经成为近年来最热门的技术之一，它在集成电路设计中的应用也越来越广泛。
人工智能能够识别物体、语音、图像等，从而实现智能控制和自主决策。
在集成电路设计中，人工智能可用于优化电路布局、减少功耗、提高性能等方面。
例如，使用深度学习技术可以实现智能预测和异常检测，从而保障电路的稳定性和可靠性。
四、功耗优化功耗优化一直是集成电路设计的重点，随着智能设备的普及，功耗优化的意义更加凸显。
为减少功耗，目前大多数芯片采用了多种技术，如功率管理单元、时钟门控技术、电压调节等。
而且，一些新兴的技术，如体感识别技术、环境感知技术等，也可以帮助实现更加智能化的功耗优化。
总之，随着信息技术的不断进步，集成电路设计也在不断更新换代。
未来的集成电路设计将更加注重性能、功耗、智能化和可靠性等方面。
相信随着技术的不断发展，集成电路将在更多领域得到广泛应用。
封装互连技术
封装互连技术是一种将集成电路和外部电路连接在一起的技术，它包括引脚插装、倒装焊、载带自动焊、超声键合等。
这些技术可以用来将集成电路封装在印刷电路板、陶瓷或其他类型的基板上，以实现电路的集成化和小型化。
在封装互连技术中，引脚插装是最常见的一种。
它使用金属引脚将集成电路与外部电路连接在一起。
这种技术可以提供较好的电气性能和可靠性，因此在许多领域得到广泛应用。
倒装焊是一种将集成电路直接焊在基板上的技术，不需要使用引脚。
这种技术可以减小封装体积，提高封装密度，因此被广泛应用于便携式电子设备和移动通信领域。
载带自动焊是一种将集成电路放置在塑料或陶瓷载带上，然后通过焊接将载带与外部电路连接在一起的技术。
这种技术可以提供高速度、高精度和高可靠性的封装互连，因此在许多高可靠性领域得到广泛应用。
超声键合是一种利用超声波能量将两个金属表面连接在一起的技术。
这种技术可以提供高可靠性和高稳定性的封装互连，因此在许多高可靠性领域得到广泛应用。
总的来说，封装互连技术是实现电路集成化和小型化的关键技术之一。
随着电子设备的发展，对封装互连技术的要求也越来越高，需要不断改进和创新。
《集成电路封装与测试》芯片互连
引线键合技术
11
引线键合键合接点形状主要有楔形和球形，键合接点有两个，两 键合接点形状可以相同或不同。
球形键合
楔形键合
引线键合工艺参数
12
➢键合温度 WB 工艺对温度有较高的控制要求。过高的温度不仅会产生过多的氧化物影响键合质量，并
且由于热应力应变的影响，图像监测精度和器件的可靠性也随之下降。在实际工艺中，温控系 统都会添加预热区、冷却区，提高控制的稳定性，需要安装传感器监控瞬态温度 ➢键合时间
芯片焊区
芯片互连
I/O引线
半导体失效约有1/4-1/3是由芯片互连所引起，因此芯片互连对器件可靠性意义重大！！！
芯片互连技术概述
5
芯片托盘(DIE PAD)
芯片(CHIP)
L/F 内引脚 (INNER LEAD)
热固性环氧树脂 (EMC)
金线(WIRE)
L/F 外引脚 (OUTER LEAD)
IC 封装成品构造图
芯片互连常见方法
6
常见 方法
引线键合（又称打线键合）技术（WB） 载带自动键合技术（TAB）
倒装芯片键合技术（FCB）
这三种连接技术对于不同的封装形式和集成电路芯片集成度的限制各有不同的应用范围。 其中，FCB又称为C4—可控塌陷芯片互连技术。 打线键合适用引脚数为3-257；载带自动键合的适用引脚数为12-600；倒装芯片键合适用的引 脚数为6-16000。可见C4适合于高密度组装。
02 引线键合技术概述
引线键合技术
8
引线键合工程是引线架上的芯片与引线架之间用金线连接的工程。为了 使芯片能与外界传送及接收信号，就必须在芯片的接触电极与引线架的引脚 之间，一个一个对应地用键合线连接起来，这个过程称为引线键合。也称为 打线键合。
集成电路制造工艺总结
集成电路制造工艺总结学习了集成电路制造工艺的课程，了解和掌握了很多关于集成电路的设计与具体细节的知识，在此总结一下最近学习的情况和心得。
通过整体学习掌握了微电子工艺的初步理论知识和制作细节，所谓微电子工艺，就是指用半导体材料制作微电子产品的方法、原理、技术。
不同产品的制作工艺不同，但可将制作工艺分解为多个基本相同的小单元，再将不同的小单元按需要顺序排列组合来实现。
具体以一个最常用的芯片设计为例，首先将大自然中仅次于氧含量的硅做成硅棒，然后切片，再经过20到30步工艺步骤做成硅片然后再对做好的芯片进行测试，再经过封装成成品，完了再经过成品测试找出不符合标准的芯片，再包装到上市出售。
公司的联合创始人之一戈提出了一个很著名的论断：即“摩尔定律”，集成电路上能被集成的晶体管数目，将会以每18个月翻一番的速度稳定增长。
该论断到目前为之还在适用，但到以后会不会出现如此的情况就很难下定论，因为随着工艺的成熟，技术的进步，加工水平的提升，该速度会不会面临艰难的挑战也是一个谜。
在本次学习过程中，首先了解了硅作为集成电路的基础性材料，主要是由于它有一下几个特点：原料充分；硅晶体表面易于生长稳定的氧化层，这对于保护硅表面器件或电路的结构、性质很重要；重量轻，密度只有2.33g/cm3；热学特性好，线热膨胀系数小，2.510-6/℃，热导率高，1.50W/cm·℃；单晶圆片的缺陷少，直径大，工艺性能好；机械性能良好。
在掌握了硅的优点之后，熟悉了单晶硅的生长。
采用熔体生长法制备单晶硅棒：多晶硅→熔体硅→单晶硅棒；按制备时有无使用坩埚又分为两类：有坩埚的：直拉法、磁控直拉法；无坩埚的：悬浮区熔法。
单晶硅的生长原理为：固体状态下原子的排列方式有无规则排列的非晶态，也可以成为规则排列的晶体。
决定因素有三方面:物质的本质：原子以哪种方式结合使系统吉自由能更低。
温度高时原子活动能力强，排列紊乱能量低，而低温下按特定方式排列结合能高可降低其总能量----这是热力学的基本原则。
集成电路互连技术
Cu互连面临的挑战
✓ 铜在硅和二氧化硅中都有很高的扩散率，这种高扩散率将破坏器件的 性能。可淀积一层阻挡层金属，作用是阻止上下层的材料互相混合。
阻挡层金属 铜
➢ 铜需要由一层薄膜阻挡层完全封闭起来，这层封闭薄膜的作用是加固附着并有效 地阻止扩散。
Cu互连面临的挑战
✓ 钽作为铜阻挡层金属：对于铜互连冶金术来说，钽、氮化钽和钽化硅 都是阻挡层金属的待选材料，阻挡层厚度必须很薄(约75Å)，以致它不 影响具有高深宽比填充薄膜的电阻率而又能扮演一个阻挡层的角色。
Cu互连面临的挑战
✓ 目前IC芯片内的互连线主要是铜材料，与原来的 铝互连线相比，铜在电导率和电流密度方面有了 很大的改进。但是，随着芯片内部器件密度越来 越大，要求互连线的线宽越来越小，铜互连的主 导地位也面临着严峻的考验。当芯片发展到一定 尺寸，在芯片内以铜作为互连线就会遇到一系列 问题。
Cu互连面临的挑战
倍的通路电阻。
Contents
集成电路互连技术简介 早期互连技术——铝互连 目前应用最广泛的互连技术——铜互连 其他互连技术——碳纳米管互连
其他互连技术——碳纳米管互连
✓ 碳纳米管（Carbon Nanotubes）于1991年发现以来, 就一直 是纳米科学领域的研究热点。
✓ 由于其超高电流密度承载能力的特性（碳纳米管上可以 通过高达1010A/cm2的电流 ），引起了集成电路器件制造领 域专家的关注。
Contents
集成电路互连技术简介 早期互连技术——铝互连 目前应用最广泛的互连技术——铜互连 其他互连技术——碳纳米管互连
目前应用最广泛的互连技术——铜互连
IBM利用亚0.25μm技术制备的 6层Cu互连表面结构的SEM图
✓ 金属铜的电阻率小于2.0μΩ·cm，使用金属铜取代传 统的金属铝，可以极大地降低互连线的电阻。 较低的电阻率可以减小引线的宽度和厚度，从而减
关于集成电路中互连延迟的研究
超深亚微米集成电路中互连延迟问题分析在集成电路发展的大部分时间里，芯片上的互连线几乎总像是“二等公民”，它们只是在特殊的情形在或当进行高精度分析时才以予考虑。
随着深亚微米半导体工艺的出现，这一情形已发生了迅速的变化。
由导线引起的寄生效应所显示的尺寸缩小特性并不与如晶体管等有源器件相同，随着器件尺寸的缩小和电路速度的提高，它们常常变得非常重要。
事实上它们已经开始支配数字集成电路一些相关的特性指标，如速度、能耗和可靠性。
这一情形会由于工艺的进步而更加严重，因为后者可以经济可行地生产出更大尺寸的芯片，从而加大互连线的平均长度以及相应的寄生效应。
因此仔细深入得分析半导体工艺中互连线的作用和特性不仅是人们所希望的，也是极为重要的。
一般认为，硅材料的加工极限是10nm线宽。
我们都知道，从工艺水平来看，集成电路发展实现了从微米级别（0.5um，0.35um，0.18um，0.13um）到纳米级别（100nm，90nm，65nm，45nm，28nm，22nm）的跨越。
目前Intel、Samsung、TSMC等跨国跨地区企业先后进入22nm工业化量产工艺节点。
据有关资料报道，Intel的技术路线，2014年实现14nm技术，2015年10nm，2017年实现7nm。
目前国内比较先进的且实现量产化的工艺，是中芯国际的40nm工艺，其28nm工艺还未实行量产化。
随着集成电路向超深亚微米的迈进，即制造工艺由已经可以规模量产的28nm进一步朝22nm，18nm提升，并向10nm逼近时，摩尔定律在集成电路技术发展中的适用性开始受到挑战。
由于器件特征尺寸的进一步微缩，虽然电路的门延迟减小，但是特征尺寸的减小将导致互连引线横截面和线间距的减小。
互连线的横截面和间距的减小，将不可避免的使得互连延迟效应变得更加严重。
为了应对特征尺寸进一步缩小而带来的互连延迟的问题，产业界开始通过研发新材料、新结构、新技术，如高K金属材料、低K介电材料、堆叠器件结构、系统和三维封装等，来克服摩尔定律的物理极限，推动集成电路技术向前发展。
第三、四、五讲 互连&先进封装技术(增加pip)
集成电路封装与测试SME XIDIAN UNIVERSITY类似于银浆粘接技术熔接温度高于外壳盖板熔封温度载带封装倒装芯片引线键合Tape-Carrier Package破坏表面氧化层和污染，产生塑性变形，2.载带封装（TAB）：工艺是芯片引脚框架的一种互连工艺。
1.首先在高聚物上做好元件引脚图样；2.然后将晶片按其键合区对应放在上面；3.最后通过热电极一次将所有的引线进行键合。
•冲孔•Cu 箔叠层•照相+ 腐蚀形成Cu 图样•导电图样Cu镀锡带有Cu图样的TAB膜，齿轮孔则便于带的传送。
集成电路封装与测试©2010baoing©2010集成电路封装与测试SME XIDIAN UNIVERSITY集成电路封装与测试©2010 SME XIDIAN UNIVERSITYFlip-Chip关键工艺：两种下填料各向同性导电胶&各向异性导电胶Anisotropic conduction 集成电路封装与测试©2010baoingSME XIDIAN UNIVERSITY©2010baoing 集成电路封装与测试SME XIDIAN UNIVERSITYPBGA工艺流程©2010baoing 集成电路封装与测试等焊接的检测。
©2010baoingSME XIDIAN UNIVERSITY BGA 检测断面X-ray 检测通过一个聚焦断面，使目标区域上下平面散焦的方法对焊接区进行检测，解决了焊球与焊盘垂直重叠的问题。
根据不同部位的剖面，可得到每个剖面基本参数，便于焊点辨别。
封装基板©2010集成电路封装与测试SME XIDIAN UNIVERSITY基板：多层基板集成电路封装与测试集成电路封装与测试©2010baoingCSP集成电路封装与测试©2010baoing©2010baoingSME XIDIAN UNIVERSITYCSP的核心结构LOC-CSP集成电路封装与测试©2010集成电路封装与测试CSP工艺：Fujitsu公司MicroBGA（SME XIDIAN UNIVERSITYCSP工艺：Fujitsu公司MicroBGA（II）SME XIDIAN UNIVERSITYCSP工艺：Fujitsu公司QNP (Quad Flat Nonleaded PackageSME XIDIAN UNIVERSITY CSP应用©集成电路封装与测试©2010集成电路封装与测试再分布，把四周的引出端均匀地布置在整个管芯上。
集成电路封装和可靠性Chapter2_1 芯片互连技术
UESTC-Ning Ning
5
集成电路封装测试与可靠性
Wafer Back Grinding process
1. Load and Align
Objective: To load and align the wafer into the wafer cleaning and tape lamination machine. 2. Wafer cleaning
7
集成电路封装测试与可靠性
Wafer Back Grinding Issues and Challenges
Issues
Ease of process –Thin wafer handling from one step to another –Back grinding tape removal –Excessive stresses removal or reduction from the wafer.（应力）
Wire Bonding Technology -- Die Attach Process
2. Pattern Recognition System (PRS)
4. Wash, Rinse, Dry and Unload
Objective: To rinse slurry (silicon dust) before it dries with de-ionized water and CO2. Also to dry wafer by pinning and with clean air, and unload wafer.
UESTC-Ning Ning
11
刀刃
集成电路封装测试与可靠性
切割设备示意图
晶圆
超大规模集成电路铜互连电镀工艺
1.双嵌⼊式铜互连⼯艺 随着芯⽚集成度的不断提⾼，铜已经取代铝成为超⼤规模集成电路制造中的主流互连技术。
作为铝的替代物，铜导线可以降低互连阻抗，降低功耗和成本，提⾼芯⽚的集成度、器件密度和时钟频率。
由于对铜的刻蚀⾮常困难，因此铜互连采⽤双嵌⼊式⼯艺，⼜称双⼤马⼠⾰⼯艺（Dual Damascene），1）⾸先沉积⼀层薄的氮化硅（Si3N4）作为扩散阻挡层和刻蚀终⽌层，2）接着在上⾯沉积⼀定厚度的氧化硅（SiO2），3）然后光刻出微通孔（Via），4）对通孔进⾏部分刻蚀，5）之后再光刻出沟槽（Trench），6）继续刻蚀出完整的通孔和沟槽，7）接着是溅射（PVD）扩散阻挡层（TaN/Ta）和铜种籽层（Seed Layer）。
Ta的作⽤是增强与Cu的黏附性，种籽层是作为电镀时的导电层，8）之后就是铜互连线的电镀⼯艺，9）最后是退⽕和化学机械抛光（CMP），对铜镀层进⾏平坦化处理和清洗。
电镀是完成铜互连线的主要⼯艺。
集成电路铜电镀⼯艺通常采⽤硫酸盐体系的电镀液，镀液由硫酸铜、硫酸和⽔组成，呈淡蓝⾊。
当电源加在铜（阳极）和硅⽚（阴极）之间时，溶液中产⽣电流并形成电场。
阳极的铜发⽣反应转化成铜离⼦和电⼦，同时阴极也发⽣反应，阴极附近的铜离⼦与电⼦结合形成镀在硅⽚表⾯的铜，铜离⼦在外加电场的作⽤下，由阳极向阴极定向移动并补充阴极附近的浓度损耗。
电镀的主要⽬的是在硅⽚上沉积⼀层致密、⽆孔洞、⽆缝隙和其它缺陷、分布均匀的铜。
2.电镀铜⼯艺中有机添加剂的作⽤ 由于铜电镀要求在厚度均匀的整个硅⽚镀层以及电流密度不均匀的微⼩局部区域（超填充区）能够同时传输差异很⼤的电流密度，再加上集成电路特征尺⼨不断缩⼩，和沟槽深宽⽐增⼤，沟槽的填充效果和镀层质量很⼤程度上取决于电镀液的化学性能，有机添加剂是改善电镀液性能⾮常关键的因素，填充性能与添加剂的成份和浓度密切相关，关于添加剂的研究⼀直是电镀铜⼯艺的重点之⼀[1，2].⽬前集成电路铜电镀的添加剂供应商有Enthone、Rohm&Haas等公司，其中Enthone公司的ViaForm系列添加剂⽬前应⽤较⼴泛。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
常规结构
2.5 目前应用最广泛的互连技术----铜互连
IBM 6层Cu互连表面结构图
2.6 以Cu作为互连材料的工艺流程
金属填充通孔 溅射势垒和籽晶层
淀积介质材料 CMP金属层
光刻引线沟槽图形
去掉刻蚀停止层
去掉光刻胶
光刻通孔图形 刻蚀引线沟槽
刻蚀通孔 去掉光刻胶
淀积刻蚀停止层
2.7 Cu互连存在的问题
合金，避免硅向铝中扩散，从而杜绝尖楔现象。 铝-掺杂多晶硅双层金属化结构
掺杂多晶硅主要起隔离作用。 铝-阻挡层结构
在铝与硅之间淀积一薄层金属，阻止铝与硅之间的作 用，从而限制Al尖楔问题。一般将这层金属称为阻挡层。 采用新的互连金属材料
解决Al/Si接触问题最有效的方法。
2.4 铝互连的不足（二）：电迁移现象
铝互连的优点： 铝在室温下的
电阻率很低，与硅 和磷硅玻璃的附着 性很好，易于沉积 与刻蚀。由于上述 优点，铝成为集成 电路中最早使用的 互连金属材料。
2.2 铝互连的不足（一）：Al/Si接触中的尖楔现象
Al Si
Al/Si接触中的 尖楔现象2.3 Al/Si接触的改进
Al-Si合金金属化引线 在铝中加入硅饱和溶解度所需要的足量硅，形成Al-Si
✓ a 尺寸太大 ✓ b 导电能力不符合发展需求
3、下一代互连材料与互连技术
3.1 下一代互联材料与互连技术：碳纳米管互连
碳纳米管于1991年发现以来, 就一直是纳米科学领域的研究 热点。
由于其超高电流密度承载能力 的特性（碳纳米管上可以通过 高达1010A/cm2的电流 ），引 起了集成电路器件制造领域专 家的关注。
1.2 集成电路对互连金属材料的要求
具有较小的电阻率 易于沉积和刻蚀 具有良好的抗电迁移特性
1.3 电迁移现象：
电迁移现象 是集成电路制造 中需要努力解决 的一个问题。特 别是当集成度增 加，互连线条变 窄时，这个问题 更为突出。
2、早期和目前应用最为广泛的 互连技术
2.1 早期互连技术----铝互连
3.4 目前CNT的发展现状
日本： 1000根CNTs的Via互连技术； 美国：定向生长CNT，填充SiO2并进行抛光实现了 CNTs的互
连；
德国：20-60nm单根多壁CNT互连； 法国：单根40nm多壁CNT互连； 国内：研究集中在CNT互连模拟领域， CNT互连研究处于起
步阶段。
3.5 CNT应用于互连亟待解决的问题 碳纳米管的高密度定向生长问题 碳纳米管束的低温生长问题 碳纳米管的横向生长问题
集成电路的互连技术
2015 年 8月
目录
✓ 1、集成电路互连简介 ✓ 2、早期和目前应用最为广泛的互连技术 ✓ 3、下一代互连材料与互连技术
1、集成电路互连简介
1.1 什么是集成电路互连技术
所谓的集成电路互 连技术，就是将同 一芯片内各个独立 的元器件通过一定 的方式，连接成具 有一定功能的电路 模块的技术。
碳纳米管互连的研究目前主要 都集中在Via上。
3.2 碳纳米管的结构
碳纳米管是由单层或多层石墨片按一定形式卷曲形成的中空 的无缝圆柱结构，是一种石墨晶体。碳纳米管的每层都是一 个C原子通过sp2杂化与旁边另外3个C原子结合在一起形成 六边形平面组成的圆柱。
3.3 碳纳米管的导电机制
碳纳米管的电子平均自由程约为1.6μm（室温下金属Cu的 电子平均自由程约为45nm ），如果碳纳米管长度小于这 个值，那么电子在碳纳米管中传输就可能为弹道输运，此 时碳纳米管的电阻跟管的长度无关 。
金属为良导体时，静电作用力将减小， 电子风作用力将起主要作用。
电迁移现象的本质 是导体原子与通过该导 体电子流之间存在相互 作用，当一个铝金属粒 子被激发处于晶体点阵 电位分布的谷顶的时候， 它将受到两个方向相反 的作用力：
（1）静电作用力，
（2）“电子风”作用 力，
2.5 改进电迁移的方法 “竹状“结构的选择