一种10位160MS_s采样保持电路的设计
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
( East China I nsti tu te of P hot o E lec tr oni c Int eg rat ed D e v ice , S uz hou , J iang su 215163, P . R. China)
Abstract:
A 10 bit 160 M S/ s sample and hold circuit for pipelined A / D conver ter w as designed and fabricated in
收稿日期 : 2010 02 23; 定稿日期 : 2010 05 19
第6期
龙善丽等 : 一种 10 位 160 M S/ s 采样保持电路的设计
793
很可观的 ; 2) 在电容翻转式采样保持电路中 , OT A 的闭环反馈系数几乎是电荷重分配式采样保持电路 中的两倍 , 只需一半的增益带宽积 ( GBW ) 就可满足 要求 , 从而降低了 OT A 的功耗 ; 3) 电容翻转式采样 保持电路贡献的噪声比电荷重分配式几乎小一半。 本文设计采用电容翻转式采样保持电路, 在采 样保持电路前端采用电压自举 ( Boo tst rap) 开关, 从 而增加了带宽, 提高了开关的线性度, 采样保持电路 整体结构如图 1 所示。
1. 8 V 0. 18 m CM O S pro cess. In this circuit, flip around SHA and g ain boosting fo lded cascode O T A w ere used to achiev e high speed and high r eso lutio n. T he sampling capacito r and OT A w ere o ptimized to o btain sufficient no ise tolerance and linear ity . Gain boosting amplifier w as carefully desig ned t o ensure stability o f the O T A . H SPICE sim ulat ion show ed that, fo r input signal o f 78. 83 M Hz, the pr oposed SH A had an SF DR of 77. 3 dB at a sampling fre quency of 160. 34 M H z.
2
3
3. 1
电路设计
运算跨导放大器 由于高速高精度采样的要求, 运算跨导放大器
kT + N CS
1 f
kT C Lef f
( 1)
( OT A) 需要提供较大的增益和带宽, 同时 , 还需要 在 1. 8 V 电源电压下提供足够的输出摆幅。本文采 用运用增益提高技术的折叠式共源共栅放大器
[ 5]
式中, 前一项是采样开关 噪声, C S 为采样保持 电路的采样电容, 后一项是 OT A 的热噪声, 噪声系 数 N = 2( 1+ g m5 / g m1 + g m 11 / g m 1 ) , f 为反馈系数, 是热噪声系数 , 在 0. 18 m 工艺中取 3, C Lef f 为有效 负载电容。 采保电路的总噪声应小于量化噪声[ VFS / ( 2B 1) ] 2 / 12。考虑一定余量后 , 取采样电容值为 1. 2 pF, 另外, 可以计算出有效负载电容 CLe f f 等于 1. 85 pF。 为了保证足够的精度和线性度, OT A 的直流增 益取 80 dB 。另外 , 运 放的建立时间需达到时钟周 期的一半, 即 2. 75 ns, 为保留足够的余量 , 电路设计 时 , 建立时间取 1. 6 ns。 闭环系统中 , 运放的建立时间由压摆区建立时 间和线性区建立时间两部分组成。经过两极点系统
M1
OPA_P 的直流增益为 42 dB 。
( 2)
由建 立时 间, 要求 最 终确 定工 作电 流为 2. 8
= 22. 4 mA/ V
图3 F ig . 3 运放频响特性 Frequency r esponse of the operational amplifier
主运放的开环单位增益带宽: f u = g m / 2 C Le f f = 1. 9 GH z 主运放的直流增益为 : A DC main = g m1 R OUT ! g m1 [ g m7 r o7 r o 5 ∀ g m9 r o9 ( r o1 ∀ r o 11 ) ] 其中 , r o = 1/ ! I DS , ! 为沟道长度调制系数。对 于 L = 0. 18 m 的 M OS 管 , ! ! 0. 45, 计算得: A DC m ain ! 200 ! 46 dB 输入最大共模电压为 : Vi cm, max = Vdd - Vdsat M 3 - V dsat M 4 - Vdsat M 1 - Vth M 1 = 1. 8 - 0. 2 - 0. 2 - 0. 125 - 0. 4 = 0. 875 V 输入最小共模电压为 0 V, 则输入共模电压范 围为 : V i cm , range = V i cm, m ax - 0= 0. 875 V 主运放的单端摆幅为 [ 1. 8 V- 2 0. 2 V] - [ 2 0. 2 V] = 1 V 。因此 , 差分输出范围为 2 V, 在差 分信号范围为 1 V 时 , OT A 可以很好地工作。 对于辅助运放, 由于在信号的关键路径上 , 其频 率特性对整个运放的稳定性影响较大。为保证运放 的信号建立特性和稳定性, 辅助运放的单位增益带 宽需要满足[ 5] : f f u main < f u boosting < p 2 ( 3) 式中, f 为 OT A 的反馈系数, f u main 是主运放的 单位 增益带 宽, f u boosting 是辅助 运放 的单位 增益 带 宽, p 2 是主运放的次极点。 H spice 仿真结果如图 3 所示。结果显示, 在电 容负载为 1. 85 pF 时 , 整个 OT A 的直流增益为 83. 1 dB, 相位裕度为 70#。不包含辅助运放的主体运放 的直流增益为 42. 4 dB, 单位增益带宽为 919 M H z, 次极点为 3. 55 GH z。辅助运放 OPA _N 的直流增 益为 41 dB, 单位增益带宽为 2. 02 GH z; 辅助运放
[ 1 3]
2
电路结构
在流水线 ADC 的采样保持电路 中, 普遍采用
。采样保持放大器( SH A) 作为流水线型 的主要有两种结构: 电荷重分配式 ( charg e redist ri but ion T H A) 和 电容 翻 转式 ( f lip around T H A ) 。 相比而言, 电容翻转式采样保持电路具有三个主要 优点[ 4] : 1) 电容翻转式采样保持电路比电荷重分配 式采样保持电路少一半的电容, 可以节省较大的版 图面积 , 特别是在小尺寸工艺中 , 这种面积的节省是
文献标识码 : A 文章编号 : 1004 3365( 2010) 06 0792 04 中图分类号 : T N432
Design o f a 1. 8 V 10 Bit 160 M S/ s C M OS Sample and H old C ircuit
LONG Shanli, BAI T ao, T A NG Xingg ang, ZH ANG Z iqian
794
龙善丽等 : 一种 10 位 160 M S/ s 采样保持电路的设计
2010 年
建模后, 可写成工作电流的函数。 ( 1 - f ) Cs + CL T set = 1 C L V i, step 2 V dsat in + I ss f V dsat in CL ef f ln 1 - 1 + A f + Af f V i, step f Gm Af V i, step CL ef f ln 1 + Af f G m V o, step ( t) Af V i, step 1 + Af mA, 电路的总功耗约为 5. 08 m W 。 计算主运放输入对管的跨导: g m = 2 I DS M 1 / V ds at
Key words: EEACC:
Sample and ho ld circuit; Char ge r edistr ibut ion; F olded cascode OT A
2570D
本文在 SM IC 0. 18 m CM OS 1P6M 工艺条件
1
引 言
在许 多 数 字 信 号 处 理 系 统 中 , A/ D 转 换 器
ADC 中的关键模块 , 对 ADC 的性能有着重要的影 响。另一方面, 当前 1. 8 V 0. 18 m CM OS 工艺已 成为数字电路的主流 , 出于电压和工艺兼容的需要 , 希望所设 计的 A DC 也 能 采用 同样 的工 艺[ 3] 。然 而, 在低电压下 , 信号的动态范围缩小, 器件的本征 增益( g m r out ) 减小 , 噪声变大 , 从而加大了电路的 设计难度。
Folded casco de amplifier w ith g ain bo osting
采用折叠式共源共栅放大器的原因是为了满足 输入共模范围的要求, 另外 , 折叠式共源共栅放大器 的输出摆幅也比较大, 可在低电源电压下工作。 计算放大器参数时 , 首先考虑采样电容的值 , 这 主要出于对噪 声的考虑。 SH A 的噪声由 OT A 的 噪声和采样开关的噪声两部分组成。其中 , OT A 的 噪声主 要由 图 2 中主运 放 M OS 管 M 1、 M 2、 M5、 M 6、 M 11 和 M 12 贡献 , 接成闭环后, 噪声可写为 : V n, S / H = 2
下 , 设计了一种应用于流水线型 A / D 转换器的 1. 8 V 10 位 160 M S/ s 采样保持器。通过分析选取关键 电路模块, 并对具体电路进行设计优化, 得到了较好 的仿真结果。
( ADC) 作为前端模拟信号和数字信号的接口电路 , 有着重要的作用。随着通讯、 多媒体、 军事等领域的 发展和需求, 系统对 ADC 的速度和精度指标 也不 断提高
第 40 卷第 6 期 2010 年 12 月
微 电 子 学 Microelectronics
V ol. 40, No . 6 Dec. 2010
一种 10 位 160 M S/ s 采样保持电路的设计
龙善丽, 白 涛, 唐兴刚, 张紫乾
( 华东光电集成器件研究所 , 江苏 苏州 215163)
摘 要: 设计了一种用于流水线型 A/ D 转换器的 10 位 160 M S/ s CMOS 采样保持器。 电路采 用电容翻转式结构, 以及运用增益提高技术 ( g ain boo st ing ) 的折叠式共源共栅放大器 , 以满足高 速、 高精度的要求; 优化采样电容和运算放大器指标, 以保证噪声容限和线性指标 ; 优化辅助运 放, 从而保证运放的稳定性 。H SP ICE 仿真结果表明, 在 78. 83 M H z 输入信号 、 160. 34 M H z 工 作频率下, 输出信号的无杂散动态范围为 77. 3 dB。 关键词: 采样保持电路 ; 电荷重分配 ; 折叠式共源共栅放大器
Baidu Nhomakorabea
,
电路如图 2 所示 ( 采用开关电容共模反馈, 未在图中 表示) 。图 2( a) 所示为包括辅助运放的主运放, 图 2 ( b) 所示为辅助运放。 这种放大器属于自补偿结构, 主极点在输出节 点, 其他节点电容比较小 , 避免了密勒补偿电容 , 可 以达到较快的速度。 采用增益提高技术, 可以显著提高运放直流增 益。假设两种辅助运放具有相同的直流增益 A add , 则主运放的输出阻抗提高 ( A add + 1) 倍, 从而使直流 增益提高 ( A add + 1) 倍 [ 5] 。
图1 F ig . 1
[ 4]
电容翻转式采样保持电路
Flip aro und sample and ho ld circuit 图2 F ig . 2 增益提高的折叠式共源共栅放大器
然而 , 电容翻转式采样保持电路也有一定的缺 点 : 由于电容 CS 在采样相时作采样电容 , 在保持 相时作反馈电容 , 因此共模电荷和差模电荷一起发 生转移。在 OT A 的 输出端, 由于有输出共 模反馈 电路 , 共模点不发生移动 , 因此输入端的共模点会发 生变化, 要求放大器必须有处理很大输入共模变化 的能力。在具体设计时, 采用折叠式运算放大器, 以 满足输入范围的要求。
Abstract:
A 10 bit 160 M S/ s sample and hold circuit for pipelined A / D conver ter w as designed and fabricated in
收稿日期 : 2010 02 23; 定稿日期 : 2010 05 19
第6期
龙善丽等 : 一种 10 位 160 M S/ s 采样保持电路的设计
793
很可观的 ; 2) 在电容翻转式采样保持电路中 , OT A 的闭环反馈系数几乎是电荷重分配式采样保持电路 中的两倍 , 只需一半的增益带宽积 ( GBW ) 就可满足 要求 , 从而降低了 OT A 的功耗 ; 3) 电容翻转式采样 保持电路贡献的噪声比电荷重分配式几乎小一半。 本文设计采用电容翻转式采样保持电路, 在采 样保持电路前端采用电压自举 ( Boo tst rap) 开关, 从 而增加了带宽, 提高了开关的线性度, 采样保持电路 整体结构如图 1 所示。
1. 8 V 0. 18 m CM O S pro cess. In this circuit, flip around SHA and g ain boosting fo lded cascode O T A w ere used to achiev e high speed and high r eso lutio n. T he sampling capacito r and OT A w ere o ptimized to o btain sufficient no ise tolerance and linear ity . Gain boosting amplifier w as carefully desig ned t o ensure stability o f the O T A . H SPICE sim ulat ion show ed that, fo r input signal o f 78. 83 M Hz, the pr oposed SH A had an SF DR of 77. 3 dB at a sampling fre quency of 160. 34 M H z.
2
3
3. 1
电路设计
运算跨导放大器 由于高速高精度采样的要求, 运算跨导放大器
kT + N CS
1 f
kT C Lef f
( 1)
( OT A) 需要提供较大的增益和带宽, 同时 , 还需要 在 1. 8 V 电源电压下提供足够的输出摆幅。本文采 用运用增益提高技术的折叠式共源共栅放大器
[ 5]
式中, 前一项是采样开关 噪声, C S 为采样保持 电路的采样电容, 后一项是 OT A 的热噪声, 噪声系 数 N = 2( 1+ g m5 / g m1 + g m 11 / g m 1 ) , f 为反馈系数, 是热噪声系数 , 在 0. 18 m 工艺中取 3, C Lef f 为有效 负载电容。 采保电路的总噪声应小于量化噪声[ VFS / ( 2B 1) ] 2 / 12。考虑一定余量后 , 取采样电容值为 1. 2 pF, 另外, 可以计算出有效负载电容 CLe f f 等于 1. 85 pF。 为了保证足够的精度和线性度, OT A 的直流增 益取 80 dB 。另外 , 运 放的建立时间需达到时钟周 期的一半, 即 2. 75 ns, 为保留足够的余量 , 电路设计 时 , 建立时间取 1. 6 ns。 闭环系统中 , 运放的建立时间由压摆区建立时 间和线性区建立时间两部分组成。经过两极点系统
M1
OPA_P 的直流增益为 42 dB 。
( 2)
由建 立时 间, 要求 最 终确 定工 作电 流为 2. 8
= 22. 4 mA/ V
图3 F ig . 3 运放频响特性 Frequency r esponse of the operational amplifier
主运放的开环单位增益带宽: f u = g m / 2 C Le f f = 1. 9 GH z 主运放的直流增益为 : A DC main = g m1 R OUT ! g m1 [ g m7 r o7 r o 5 ∀ g m9 r o9 ( r o1 ∀ r o 11 ) ] 其中 , r o = 1/ ! I DS , ! 为沟道长度调制系数。对 于 L = 0. 18 m 的 M OS 管 , ! ! 0. 45, 计算得: A DC m ain ! 200 ! 46 dB 输入最大共模电压为 : Vi cm, max = Vdd - Vdsat M 3 - V dsat M 4 - Vdsat M 1 - Vth M 1 = 1. 8 - 0. 2 - 0. 2 - 0. 125 - 0. 4 = 0. 875 V 输入最小共模电压为 0 V, 则输入共模电压范 围为 : V i cm , range = V i cm, m ax - 0= 0. 875 V 主运放的单端摆幅为 [ 1. 8 V- 2 0. 2 V] - [ 2 0. 2 V] = 1 V 。因此 , 差分输出范围为 2 V, 在差 分信号范围为 1 V 时 , OT A 可以很好地工作。 对于辅助运放, 由于在信号的关键路径上 , 其频 率特性对整个运放的稳定性影响较大。为保证运放 的信号建立特性和稳定性, 辅助运放的单位增益带 宽需要满足[ 5] : f f u main < f u boosting < p 2 ( 3) 式中, f 为 OT A 的反馈系数, f u main 是主运放的 单位 增益带 宽, f u boosting 是辅助 运放 的单位 增益 带 宽, p 2 是主运放的次极点。 H spice 仿真结果如图 3 所示。结果显示, 在电 容负载为 1. 85 pF 时 , 整个 OT A 的直流增益为 83. 1 dB, 相位裕度为 70#。不包含辅助运放的主体运放 的直流增益为 42. 4 dB, 单位增益带宽为 919 M H z, 次极点为 3. 55 GH z。辅助运放 OPA _N 的直流增 益为 41 dB, 单位增益带宽为 2. 02 GH z; 辅助运放
[ 1 3]
2
电路结构
在流水线 ADC 的采样保持电路 中, 普遍采用
。采样保持放大器( SH A) 作为流水线型 的主要有两种结构: 电荷重分配式 ( charg e redist ri but ion T H A) 和 电容 翻 转式 ( f lip around T H A ) 。 相比而言, 电容翻转式采样保持电路具有三个主要 优点[ 4] : 1) 电容翻转式采样保持电路比电荷重分配 式采样保持电路少一半的电容, 可以节省较大的版 图面积 , 特别是在小尺寸工艺中 , 这种面积的节省是
文献标识码 : A 文章编号 : 1004 3365( 2010) 06 0792 04 中图分类号 : T N432
Design o f a 1. 8 V 10 Bit 160 M S/ s C M OS Sample and H old C ircuit
LONG Shanli, BAI T ao, T A NG Xingg ang, ZH ANG Z iqian
794
龙善丽等 : 一种 10 位 160 M S/ s 采样保持电路的设计
2010 年
建模后, 可写成工作电流的函数。 ( 1 - f ) Cs + CL T set = 1 C L V i, step 2 V dsat in + I ss f V dsat in CL ef f ln 1 - 1 + A f + Af f V i, step f Gm Af V i, step CL ef f ln 1 + Af f G m V o, step ( t) Af V i, step 1 + Af mA, 电路的总功耗约为 5. 08 m W 。 计算主运放输入对管的跨导: g m = 2 I DS M 1 / V ds at
Key words: EEACC:
Sample and ho ld circuit; Char ge r edistr ibut ion; F olded cascode OT A
2570D
本文在 SM IC 0. 18 m CM OS 1P6M 工艺条件
1
引 言
在许 多 数 字 信 号 处 理 系 统 中 , A/ D 转 换 器
ADC 中的关键模块 , 对 ADC 的性能有着重要的影 响。另一方面, 当前 1. 8 V 0. 18 m CM OS 工艺已 成为数字电路的主流 , 出于电压和工艺兼容的需要 , 希望所设 计的 A DC 也 能 采用 同样 的工 艺[ 3] 。然 而, 在低电压下 , 信号的动态范围缩小, 器件的本征 增益( g m r out ) 减小 , 噪声变大 , 从而加大了电路的 设计难度。
Folded casco de amplifier w ith g ain bo osting
采用折叠式共源共栅放大器的原因是为了满足 输入共模范围的要求, 另外 , 折叠式共源共栅放大器 的输出摆幅也比较大, 可在低电源电压下工作。 计算放大器参数时 , 首先考虑采样电容的值 , 这 主要出于对噪 声的考虑。 SH A 的噪声由 OT A 的 噪声和采样开关的噪声两部分组成。其中 , OT A 的 噪声主 要由 图 2 中主运 放 M OS 管 M 1、 M 2、 M5、 M 6、 M 11 和 M 12 贡献 , 接成闭环后, 噪声可写为 : V n, S / H = 2
下 , 设计了一种应用于流水线型 A / D 转换器的 1. 8 V 10 位 160 M S/ s 采样保持器。通过分析选取关键 电路模块, 并对具体电路进行设计优化, 得到了较好 的仿真结果。
( ADC) 作为前端模拟信号和数字信号的接口电路 , 有着重要的作用。随着通讯、 多媒体、 军事等领域的 发展和需求, 系统对 ADC 的速度和精度指标 也不 断提高
第 40 卷第 6 期 2010 年 12 月
微 电 子 学 Microelectronics
V ol. 40, No . 6 Dec. 2010
一种 10 位 160 M S/ s 采样保持电路的设计
龙善丽, 白 涛, 唐兴刚, 张紫乾
( 华东光电集成器件研究所 , 江苏 苏州 215163)
摘 要: 设计了一种用于流水线型 A/ D 转换器的 10 位 160 M S/ s CMOS 采样保持器。 电路采 用电容翻转式结构, 以及运用增益提高技术 ( g ain boo st ing ) 的折叠式共源共栅放大器 , 以满足高 速、 高精度的要求; 优化采样电容和运算放大器指标, 以保证噪声容限和线性指标 ; 优化辅助运 放, 从而保证运放的稳定性 。H SP ICE 仿真结果表明, 在 78. 83 M H z 输入信号 、 160. 34 M H z 工 作频率下, 输出信号的无杂散动态范围为 77. 3 dB。 关键词: 采样保持电路 ; 电荷重分配 ; 折叠式共源共栅放大器
Baidu Nhomakorabea
,
电路如图 2 所示 ( 采用开关电容共模反馈, 未在图中 表示) 。图 2( a) 所示为包括辅助运放的主运放, 图 2 ( b) 所示为辅助运放。 这种放大器属于自补偿结构, 主极点在输出节 点, 其他节点电容比较小 , 避免了密勒补偿电容 , 可 以达到较快的速度。 采用增益提高技术, 可以显著提高运放直流增 益。假设两种辅助运放具有相同的直流增益 A add , 则主运放的输出阻抗提高 ( A add + 1) 倍, 从而使直流 增益提高 ( A add + 1) 倍 [ 5] 。
图1 F ig . 1
[ 4]
电容翻转式采样保持电路
Flip aro und sample and ho ld circuit 图2 F ig . 2 增益提高的折叠式共源共栅放大器
然而 , 电容翻转式采样保持电路也有一定的缺 点 : 由于电容 CS 在采样相时作采样电容 , 在保持 相时作反馈电容 , 因此共模电荷和差模电荷一起发 生转移。在 OT A 的 输出端, 由于有输出共 模反馈 电路 , 共模点不发生移动 , 因此输入端的共模点会发 生变化, 要求放大器必须有处理很大输入共模变化 的能力。在具体设计时, 采用折叠式运算放大器, 以 满足输入范围的要求。