强推挽输出和开漏输出
开漏输出，推挽输出
开漏输出，推挽输出1,开漏输出(Open-Drain)⾸先讲⼀下集电极开路输出(Open-Collector)，单⽚机I/O常⽤的输出⽅式的开漏输出（Open-Drain），漏极开路电路概念中提到的"漏"是指 MOSFET的漏极。
同理，集电极开路电路中的"集"就是指三极管的集电极。
在数字电路中，分别简称OD门和OC门。
典型的集电极开路电路如图所⽰。
电路中右侧的三极管集电极什么都不接，所以叫做集电极开路，左侧的三极管⽤于反相作⽤，即左侧输⼊"0"时左侧三极管截⽌，VCC通过电阻加到右侧三极管基极，右侧三极管导通，右侧输出端连接到地，输出"0"。
从图中电路可以看出集电极开路是⽆法输出⾼电平的，如果要想输出⾼电平可以在输出端加上上拉电阻。
因此集电极开路输出可以⽤做电平转换，通过上拉电阻上拉⾄不同的电压，来实现不同的电平转换。
⽤做驱动器，由于OC门电路的输出管的集电极悬空，使⽤时需外接⼀个上拉电阻Rp到电源VCC。
OC门使⽤上拉电阻以输出⾼电平，此外为了加⼤输出引脚的驱动能⼒，上拉电阻阻值的选择原则：从降低功耗及芯⽚的灌电流能⼒考虑应当⾜够⼤；从确保⾜够的驱动电流考虑应当⾜够⼩。
将OC门输出连在⼀起时，再通过⼀个电阻接外电源，可以实现"线与"逻辑关系。
只要电阻的阻值和外电源电压的数值选择得当，就能做到既保证输出的⾼、低电平符合要求，⽽且输出三极管的负载电流⼜不⾄于过⼤。
集电极开路输出除了可以实现多门的线与逻辑关系外，通过使⽤⼤功率的三极管还可⽤于直接驱动较⼤电流的负载，如继电器、脉冲变压器、指⽰灯等。
由于现在MOS管⽤普遍，⽽且性能要⽐晶体管要好，所以很多开漏输出电路，和后⾯要讲的推挽输出电路都⽤MOS管实现。
再来就是开漏输出电路，和集电极开路⼀样，顾名思义，开漏电路就是指从MOSFET的漏极输出的电路。
集电极开路输出、开漏输出、推挽输出
集电极开路输出、开漏输出、推挽输出集电极开路(OC)输出： 集电极开路输出的结构如图1所示，右边的那个三极管集电极什幺都不接，所以叫做集电极开路(左边的三极管为反相之用，使输入为0时，输出也为0)。
对于图1，当左端的输入为0时，前面的三极管截止(即集电极C跟发射极E之间相当于断开)，所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通(即相当于一个开关闭合);当左端的输入为1时，前面的三极管导通，而后面的三极管截止(相当于开关断开)。
我们将图1简化成图2的样子。
图2中的开关受软件控制，1时断开，0时闭合。
很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。
而当开关断开时，则输出端悬空了，即高阻态。
这时电平状态未知，如果后面一个电阻负载(即使很轻的负载)到地，那幺输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
再看图三。
图三中那个1K的电阻即是上拉电阻。
如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭和时电阻为0(方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降)，所以在开关上的电压为0，即输出电平为0。
如果开关断开，则由于开关电阻为无穷大(同上，不考虑实际中的漏电流)，所以流过的电流为0，因此在1K电阻上的压降也为0，所以输出端的电压就是5V了，这样就能输出高电平了。
但是这个输出的内阻是比较大的(即1KΩ)，如果接一个电阻为R的负载，通过分压计算，就可以算得最后的输出电压为5*R/(R+1000)伏，即5/(1+1000/R)伏。
所以，如果要达到一定的电压的话，R就不能太小。
如果R真的太小，而导致输出电压不够的话，那我们只有通过减小那个1K的上拉电阻来增加驱动能力。
但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还 会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。
推挽与开漏
简单一点理解推挽输出与开漏输出1. 推挽输出与开漏输出的区别:>>推挽输出:可以输出高,低电平,连接数字器件>>开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).2. 开漏电路特点在电路设计时我们常常遇到开漏（open drain）和开集（open collector）的概念。
所谓开漏电路概念中提到的“漏”就是指MOSFET的漏极。
同理，开集电路中的“集”就是指三极管的集电极。
开漏电路就是指以MOSFET的漏极为输出的电路。
一般的用法是会在漏极外部的电路添加上拉电阻。
完整的开漏电路应该由开漏器件和开漏上拉电阻组成。
组成开漏形式的电路有以下几个特点：1. 利用外部电路的驱动能力，减少IC内部的驱动。
当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R pull-up ，MOSFET到GND。
IC内部仅需很下的栅极驱动电流。
2. 可以将多个开漏输出的Pin，连接到一条线上。
形成“与逻辑” 关系。
这也是I2C，SMBus 等总线判断总线占用状态的原理。
3. 可以利用改变上拉电源的电压，改变传输电平。
这样我们就可以用低电平逻辑控制输出高电平逻辑了。
4. 开漏Pin不连接外部的上拉电阻，则只能输出低电平(因此对于经典的51单片机的P0口而言，要想做输入输出功能必须加外部上拉电阻，否则无法输出高电平逻辑)。
5. 标准的开漏脚一般只有输出的能力。
添加其它的判断电路，才能具备双向输入、输出的能力。
Push-Pull输出就是一般所说的推挽输出，在CMOS电路里面应该较CMOS输出更合适，应为在CMOS里面的push－pull输出能力不可能做得双极那么大。
输出能力看IC内部输出极N 管P管的面积。
和开漏输出相比，push－pull的高低电平由IC的电源低定，不能简单的做逻辑操作等。
push－pull是现在CMOS电路里面用得最多的输出级设计方式。
51单片机IO端口的四种输入输出模式
51单片机IO端口的四种输入输出模式 (by wuleisly)单片机I O口的使用对所有单片机玩家来说都是“家常便饭”，但是你真的了解I O口吗你真的能按你的需要配置I O口吗一、准双向口输出准双向口输出类型可用作输出和输入功能而不需重新配置口线输出状态。
这是因为当口线输出为1时驱动能力很弱，允许外部装置将其拉低。
当引脚输出为低时，它的驱动能力很强，可吸收相当大的电流。
（准双向口有3个上拉晶体管适应不同的需要）准双向口读外部状态前,要先锁存为‘1’,才可读到外部正确的状态.二、强推挽输出推挽输出配置的下拉结构与开漏输出以及准双向口的下拉结构相同，但当锁存器为1时提供持续的强上拉。
推挽模式一般用于需要更大驱动电流的情况。
三、仅为输入（高阻）输入口带有一个施密特触发输入以及一个干扰抑制电路。
四、开漏输出配置(若外加上拉电阻，也可读)当口线锁存器为0时，开漏输出关闭所有上拉晶体管。
当作为一个逻辑输出时，这种配置方式必须有外部上拉，一般通过电阻外接到Vc c。
如果外部有上拉电阻，开漏的I/O口还可读外部状态，即此时被配置为开漏模式的I/O口还可作为输入I/O口。
这种方式的下拉与准双向口相同。
开漏端口带有一个施密特触发输入以及一个干扰抑制电路。
关于I/O口应用注意事项：1.有些是I/O口由低变高读外部状态时,读不对,实际没有损坏,软件处理一下即可。
因为1T的8051单片机速度太快了,软件执行由低变高指令后立即读外部状态,此时由于实际输出还没有变高,就有可能读不对,正确的方法是在软件设置由低变高后加1到2个空操作指令延时,再读就对了.有些实际没有损坏,加上拉电阻就O K了有些是外围接的是NP N三极管,没有加上拉电阻,其实基极串多大电阻,I/O口就应该上拉多大的电阻,或者将该I/O口设置为强推挽输出.2.驱动LE D发光二极管没有加限流电阻,建议加1K以上的限流电阻,至少也要加470欧姆以上做行列矩阵按键扫描电路时,实际工作时没有加限流电阻,实际工作时可能出现2个I/O口均输出为低,并且在按键按下时,短接在一起,我们知道一个CM OS 电路的2个输出脚不应该直接短接在一起,按键扫描电路中,此时一个口为了读另外一个口的状态,必须先置高才能读另外一个口的状态,而8051单片机的弱上拉口在由0变为1时,会有2时钟的强推挽高输出电流输出到另外一个输出为低的I/O口,就有可能造成I/O口损坏.建议在其中的一侧加1K限流电阻,或者在软件处理上,不要出现按键两端的I/O口同时为低.一种典型三极管控制电路:如果用弱上拉控制，建议加上拉电阻R1～10K)，如果不加上拉电阻R1～10K)，建议R2的值在15K以上，或用强推挽输出。
漏极开路输出和推挽输出
漏极开路输出和推挽输出一、漏极开路（OD）输出：漏极开路（OD）输出，跟集电极开路输出是十分类似的。
将上面的三极管换成场效应管即可。
这样集电极就变成了漏极，OC就变成了OD，原理分析是一样的。
对于漏极开路（OD）来说，输出端相当于三极管的集电极。
要得到高电平状态需要上拉电阻才行。
适合于做电流型的驱动，其吸收电流的能力相对强（一般20ma以内）。
要实现线与需要用OC（open collector）门电路。
是两个参数相同的三极管或MOSFET，以推挽方式存在于电路中，各负责正负半周的波形放大任务。
电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小，效率高。
输出既可以向负载灌电流，也可以从负载抽取电流。
在电路设计时我们常常遇到开漏（open drain）和开集（open collector）的概念。
所谓开漏电路概念中提到的漏就是指MOSFET的漏极。
同理，开集电路中的集就是指三极管的集电极。
开漏电路就是指以MOSFET的漏极为输出的电路。
一般的用法是会在漏极外部的电路添加上拉电阻。
完整的开漏电路应该由开漏器件和开漏上拉电阻组成。
如图1所示：组成开漏形式的电路有以下几个特点：1. 利用外部电路的驱动能力，减少IC内部的驱动（或驱动比芯片电源电压高的负载）。
当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R pull-up ，MOSFET到GND。
IC内部仅需很下的栅极驱动电流。
如图1。
2. 可以将多个开漏输出的Pin，连接到一条线上。
形成与逻辑关系。
如图1，当PIN_A、PIN_B、PIN_C任意一个变低后，开漏线上的逻辑就为0了。
这也是I2C，SMBus等总线判断总线占用状态的原理。
如果作为输出必须接上拉电阻。
接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢。
如果要求速度高电阻选择要小，功耗会大。
所以负载电阻的选择要兼顾功耗和速度。
STM32推挽输出、开漏输出、上拉输入详解
可以输出高，低电平，连接数字器件; 推挽结构一般是指两个三极管分别受两互补信号的控制，总是在一个三极管导通的时候另一个截止。
高低电平由IC的电源决定。
推挽电路是两个参数相同的三极管或MOSFET，以推挽方式存在于电路中，各负责正负半周的波形放大任务，电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小、效率高。
输出既可以向负载灌电流，也可以从负载抽取电流。
推拉式输出级既提高电路的负载能力，又提高开关速度。
当一个三级管开通的时候另一个关断，根据B端来确定，这是一个比较器当a>b时B 输出为0；当a<b时B输出为1当B为1时上边三极管导通，下边关闭；当B为0时下边三极管导通，上边关闭。
此为推挽当B为1时，这个管子导通，OUT接地，输出为0；当B为0时管子不导通，OUT接VCC输出为1.开漏输出:一般只能输出低电平，输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).开漏形式的电路有以下几个特点：∙利用外部电路的驱动能力，减少IC（集成电路，也称芯片）内部的驱动。
当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R pull-up ，MOSFET到GND。
IC内部仅需很小的栅极驱动电流。
∙一般来说，开漏是用来连接不同电平的器件，匹配电平用的，因为开漏引脚不连接外部的上拉电阻时，只能输出低电平，如果需要同时具备输出高电平的功能，则需要接上拉电阻，很好的一个优点是通过改变上拉电源的电压，便可以改变传输电平。
比如加上上拉电阻就可以提供TTL/CMOS电平输出等。
（上拉电阻的阻值决定了逻辑电平转换的沿的速度。
阻值越大，速度越低功耗越小，所以负载电阻的选择要兼顾功耗和速度。
）∙OPEN-DRAIN提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。
因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。
开漏输出与推挽输出的比较
开漏输出与推挽输出的比较开漏输出：OC门的输出就是开漏输出；OD门的输出也是开漏输出。
TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出就叫做开漏输出。
它可以吸收很大的电流，但是不能向外输出电流。
所以，为了能输入和输出电流，它使用的时候要跟电源和上拉电阻一齐用。
OC门开漏输出和OD门开漏输出都是为了同一个目的，都是为了实现逻辑器件的线与逻辑，当然选用不同的外接电阻也可以实现外围驱动能力的增加。
当你应用此电路的时候，要注意应用时要加上拉电阻接电源，这样才能保证逻辑的正确，在电阻上要根据逻辑器件的扇入扇出系数来确定，但一般mos电路带载同样的mos电路能力比较强，所以电阻通常可以选择2.2k，4.9k这样一些常用的。
推挽输出与开漏输出的区别推挽输出:可以输出高,低电平,连接数字器件;开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止.要实现 线与 需要用OC(open collector)门电路.是两个参数相同的三极管或MOSFET,以推挽方式存在于电路中,各负责正负半周的波形放大任务,电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小,效率高。
输出既可以向负载灌电流，也可以从负载抽取电流。
所谓开漏电路概念中提到的“漏”就是指MOSFET的漏极。
同理，开集电路中的“集”就是指三极管的集电极。
开漏电路就是指以MOSFET的漏极为输出的电路。
一般的用法是会在漏极外部的电路添加上拉电阻。
完整的开漏电路应该由开漏器件和开漏上拉电阻组成。
如图1所示：组成开漏形式的电路有以下几个特点：1. 利用 外部电路的驱动能力，减少IC内部的驱动。
当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R pull-up ，MOSFET到GND。
51单片机IO端口的四种输入输出模式
51单片机IO端口的四种输入输出模式(by wuleisly)单片机I O口的使用对所有单片机玩家来说都是“家常便饭”，但是你真的了解I O 口吗？你真的能按你的需要配置I O口吗？一、准双向口输出准双向口输出类型可用作输出和输入功能而不需重新配置口线输出状态。
这是因为当口线输出为1时驱动能力很弱，允许外部装置将其拉低。
当引脚输出为低时，它的驱动能力很强，可吸收相当大的电流。
（准双向口有3个上拉晶体管适应不同的需要）准双向口读外部状态前,要先锁存为…1‟,才可读到外部正确的状态.二、强推挽输出推挽输出配置的下拉结构与开漏输出以及准双向口的下拉结构相同，但当锁存器为1时提供持续的强上拉。
推挽模式一般用于需要更大驱动电流的情况。
三、仅为输入（高阻）输入口带有一个施密特触发输入以及一个干扰抑制电路。
四、开漏输出配置(若外加上拉电阻，也可读)当口线锁存器为0时，开漏输出关闭所有上拉晶体管。
当作为一个逻辑输出时，这种配置方式必须有外部上拉，一般通过电阻外接到V c c。
如果外部有上拉电阻，开漏的I/O口还可读外部状态，即此时被配置为开漏模式的I/O口还可作为输入I/O口。
这种方式的下拉与准双向口相同。
开漏端口带有一个施密特触发输入以及一个干扰抑制电路。
关于I/O口应用注意事项：1.有些是I/O口由低变高读外部状态时,读不对,实际没有损坏,软件处理一下即可。
因为1T的8051单片机速度太快了,软件执行由低变高指令后立即读外部状态,此时由于实际输出还没有变高,就有可能读不对,正确的方法是在软件设置由低变高后加1到2个空操作指令延时,再读就对了.有些实际没有损坏,加上拉电阻就OK了有些是外围接的是NP N三极管,没有加上拉电阻,其实基极串多大电阻,I/O口就应该上拉多大的电阻,或者将该I/O口设置为强推挽输出.2.驱动L E D发光二极管没有加限流电阻,建议加1K以上的限流电阻,至少也要加470欧姆以上做行列矩阵按键扫描电路时,实际工作时没有加限流电阻,实际工作时可能出现2个I/O口均输出为低,并且在按键按下时,短接在一起,我们知道一个C MOS电路的2个输出脚不应该直接短接在一起,按键扫描电路中,此时一个口为了读另外一个口的状态,必须先置高才能读另外一个口的状态,而8051单?片机的弱上拉口在由0变为1时,会有2时钟的强推挽高输出电流输出到另外一个输出为低的I/O口,就有可能造成I/O口损坏.建议在其中的一侧加1K限流电阻,或者在软件处理上,不要出现按键两端的I/O口同时为低.一种典型三极管控制电路:如果用弱上拉控制，建议加上拉电阻R1(3.3K～10K)，如果不加上拉电阻R1(3. 3K～10K)，建议R2的值在15K以上，或用强推挽输出。
集成电路的三种输出结构
集成电路的三种输出结构集成电路(IC)是将多个电子元件(如晶体管、电阻、电容等)集成在一个小芯片上的电子器件。
IC的输出结构是指IC与外部电路连接的方式，主要有以下三种类型：1. 推挽式输出推挽式输出结构是IC中最常见的输出结构之一。
它使用一对互补晶体管(一个NPN晶体管和一个PNP晶体管)来控制输出信号。
当一个晶体管导通时，另一个晶体管截止，从而使输出信号在高电平和低电平之间切换。
推挽式输出结构具有以下优点：输出电流大：由于使用了两个晶体管，因此推挽式输出结构可以提供较大的输出电流，适合驱动高负载。
输出阻抗低：推挽式输出结构的输出阻抗较低，可以有效地减少信号失真。
抗干扰能力强：推挽式输出结构对电源噪声和共模干扰具有较强的抗干扰能力。
2. 开漏式输出开漏式输出结构是另一种常见的IC输出结构。
它只使用一个晶体管(NPN晶体管或PNP晶体管)来控制输出信号。
当晶体管导通时，输出信号为低电平；当晶体管截止时，输出信号为高电平。
开漏式输出结构具有以下优点：功耗低：由于只使用了一个晶体管，因此开漏式输出结构的功耗较低。
输出电压范围宽：开漏式输出结构的输出电压范围可以从0V到电源电压，因此可以连接各种外部电路。
抗干扰能力强：开漏式输出结构对电源噪声和共模干扰具有较强的抗干扰能力。
3. 三态输出三态输出结构是IC中比较特殊的一种输出结构。
它使用三个晶体管来控制输出信号，可以通过控制信号将输出信号设置为高电平、低电平或高阻态。
三态输出结构具有以下优点：输出状态可控：三态输出结构可以通过控制信号将输出信号设置为高电平、低电平或高阻态，因此可以灵活地控制信号的传输。
减少功耗：当输出信号设置为高阻态时，三态输出结构的功耗很低。
便于连接：三态输出结构可以很容易地连接在一起，从而实现多个IC之间的数据传输。
集成电路的输出结构有很多种，每种结构都有其独特的优点和缺点。
在选择IC 时，需要根据实际应用需求来选择合适的输出结构。
推挽等输出方式
推挽、开漏、强上拉、弱上拉、强下拉、弱下拉输出推挽输出:可以输出高,低电平,连接数字器件；推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).上拉电阻：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．高低电平的设定。
不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。
推挽、开漏、强上拉、弱上拉、强下拉、弱下拉输出
lilei 6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑 以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理 对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素： 1. 驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计时应注意两者之间的均衡。
2．下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时 ，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．高低电平的设定。
不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。
以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4． 频率特性。
以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。
上拉电阻的设定应考虑电路在这方面的需求。
下拉电阻的设定的原则和上拉电阻是一样的 OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；2V (高电平门限值)。
选上拉电阻时：500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。
如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V 即可。
当输出高电平时，忽略管子的漏电流，两输入口需200uA 200uA x15K=3V 即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。
推挽等输出方式
推挽、开漏、强上拉、弱上拉、强下拉、弱下拉输出推挽输出:可以输出高,低电平,连接数字器件；推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强（一般20ma 以内）.上拉电阻：1、当TTL 电路驱动COMS 电路时，如果TTL 电路输出的高电平低于COMS 电路的最低高电平（一般为 3.5V ），这时就需要在TTL 的输出端接上拉电阻，以提高输出高电平的值。
2、OC 门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS 芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点通常在1k到10k之间选取。
对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．高低电平的设定。
不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。
MCU引脚输出模式中推挽输出与开漏输出电路原理区别
MCU 引脚输出模式中推挽输出与开漏输出电路原理
区别
开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma 以内).
推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止.
我们先来说说集电极开路输出的结构。
集电极开路输出的结构如图1 所示，右边的那个三极管集电极什幺都不接，所以叫做集电极开路(左边的三极管为反相之用，使输入为0 时，输出也为0)。
对于图1，当左端的输入为0 时，前面的三极管截止(即集电极C 跟发射极E 之间相当于断开)，所以5V
电源通过1K 电阻加到右边的三极管上，右边的三极管导通(即相当于一个开关闭合);当左端的输入为1 时，前面的三极管导通，而后面的三极管截止(相当于开关断开)。
我们将图1 简化成图2 的样子。
图2 中的开关受软件控制，1 时断开，0 时
闭合。
很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。
而当开关断开时，则输出端悬空了，即高阻态。
这时电平状态未知，如果后面一个电阻负载(即使很轻的负载)到地，那幺输出端的电平就被这个负载。
有关推挽输出、开漏输出、复用开漏输出、复用推
有关推挽输出、开漏输出、复用开漏输出、复用推挽输出以及上拉输入、下拉输入、浮空输入、模拟输入的区别最近在看数据手册的时候，发现在Cortex-M3里，对于GPIO的配置种类有8种之多：（1）GPIO_Mode_AIN 模拟输入（2）GPIO_Mode_IN_FLOATING 浮空输入（3）GPIO_Mode_IPD 下拉输入（4）GPIO_Mode_IPU 上拉输入（5）GPIO_Mode_Out_OD 开漏输出（6）GPIO_Mode_Out_PP 推挽输出（7）GPIO_Mode_AF_OD 复用开漏输出（8）GPIO_Mode_AF_PP 复用推挽输出对于刚入门的新手，我想这几个概念是必须得搞清楚的，平时接触的最多的也就是推挽输出、开漏输出、上拉输入这三种，但一直未曾对这些做过归纳。
因此，在这里做一个总结：推挽输出:可以输出高,低电平,连接数字器件; 推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止。
高低电平由IC的电源低定。
推挽电路是两个参数相同的三极管或MOSFET,以推挽方式存在于电路中,各负责正负半周的波形放大任务,电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小、效率高。
输出既可以向负载灌电流，也可以从负载抽取电流。
推拉式输出级既提高电路的负载能力，又提高开关速度。
详细理解：如图所示，推挽放大器的输出级有两个“臂”（两组放大元件），一个“臂”的电流增加时，另一个“臂”的电流则减小，二者的状态轮流转换。
对负载而言，好像是一个“臂”在推，一个“臂”在拉，共同完成电流输出任务。
当输出高电平时，也就是下级负载门输入高电平时，输出端的电流将是下级门从本级电源经VT3拉出。
这样一来，输出高低电平时，VT3 一路和 VT5一路将交替工作，从而减低了功耗，提高了每个管的承受能力。
又由于不论走哪一路，管子导通电阻都很小，使RC常数很小，转变速度很快。
推挽输出与开漏输出(自己整理,网上最全讲解)
鉴于网友们对于开漏输出和推挽输出都不是很明白，我把网上所有关于开漏和推挽的讲解都做了整合，虽然不是原创，但也希望大家都可以从中获益！！推挽输出与开漏输出的区别单片机学习之推挽输出与漏极开路输出方式push- pull输出就是一般所说的推挽输出，在cmos电路里面应该较cmos输出更合适，因为在cmos里面的push－pull输出能力不可能做得双极那么大。
输出能力看ic内部输出极n管p管的面积。
和开漏输出相比，push－pull的高低电平由ic的电源低定，不能简单的做逻辑操作等。
push－pull是现在cmos电路里面用得最多的输出级设计方式。
一.什么是oc、od集电极开路门(集电极开路oc 或源极开路od)open-drain是漏极开路输出的意思，相当于集电极开路(open-collector)输出，即ttl中的集电极开路（oc）输出。
一般用于线或、线与，也有的用于电流驱动。
open-drain是对mos管而言，open-collector是对双极型管而言，在用法上没啥区别。
开漏形式的电路有以下几个特点：1.利用外部电路的驱动能力，减少ic内部的驱动。
或驱动比芯片电源电压高的负载.2. 可以将多个开漏输出的pin，连接到一条线上。
通过一只上拉电阻，在不增加任何器件的情况下，形成“与逻辑”关系。
这也是i2c，smbus等总线判断总线占用状态的原理。
如果作为图腾输出必须接上拉电阻。
接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢。
如果要求速度高电阻选择要小，功耗会大。
所以负载电阻的选择要兼顾功耗和速度。
3.可以利用改变上拉电源的电压，改变传输电平。
例如加上上拉电阻就可以提供ttl/cmos电平输出等。
4.开漏pin不连接外部的上拉电阻，则只能输出低电平。
一般来说，开漏是用来连接不同电平的器件，匹配电平用的。
5.正常的cmos输出级是上、下两个管子，把上面的管子去掉就是open-drain了。
集电极开路输出、开漏输出、推挽输出
【电子大讲堂】集电极开路输出、开漏输出、推挽输出集电极开路(OC)输出：集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路(左边的三极管为反相之用，使输入为"0"时，输出也为"0")。
对于图1，当左端的输入为“0”时，前面的三极管截止(即集电极C跟发射极E之间相当于断开)，所以5V 电源通过1K电阻加到右边的三极管上，右边的三极管导通(即相当于一个开关闭合);当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止(相当于开关断开)。
我们将图1简化成图2的样子。
图2中的开关受软件控制，“1”时断开，“0”时闭合。
很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。
而当开关断开时，则输出端悬空了，即高阻态。
这时电平状态未知，如果后面一个电阻负载(即使很轻的负载)到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
再看图三。
图三中那个1K的电阻即是上拉电阻。
如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭和时电阻为0(方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降)，所以在开关上的电压为0，即输出电平为0。
如果开关断开，则由于开关电阻为无穷大(同上，不考虑实际中的漏电流)，所以流过的电流为0，因此在1K电阻上的压降也为0，所以输出端的电压就是5V了，这样就能输出高电平了。
但是这个输出的内阻是比较大的(即1KΩ)，如果接一个电阻为R的负载，通过分压计算，就可以算得最后的输出电压为5*R/(R+1000)伏，即5/(1+1000/R)伏。
所以，如果要达到一定的电压的话，R就不能太小。
如果R真的太小，而导致输出电压不够的话，那我们只有通过减小那个1K的上拉电阻来增加驱动能力。
但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。
推挽输出、开漏输出、OC、OD
我们先来说说集电极开路输出的结构。
集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为"0"时，输出也为"0"）。
对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极C跟发射极E之间相当于断开），所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。
我们将图1简化成图2的样子。
图2中的开关受软件控制，“1”时断开，“0”时闭合。
很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。
而当开关断开时，则输出端悬空了，即高阻态。
这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
再看图三。
图三中那个1K的电阻即是上拉电阻。
如果开关闭合，则有电流从1K 电阻及开关上流过，但由于开关闭和时电阻为0（方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0。
如果开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1K电阻上的压降也为0，所以输出端的电压就是5V了，这样就能输出高电平了。
但是这个输出的内阻是比较大的（即1KΩ），如果接一个电阻为R的负载，通过分压计算，就可以算得最后的输出电压为5*R/(R+1000)伏，即5/(1+1000/R)伏。
所以，如果要达到一定的电压的话，R就不能太小。
如果R真的太小，而导致输出电压不够的话，那我们只有通过减小那个1K的上拉电阻来增加驱动能力。
但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。
推挽输出与开漏输出结构和原理详解
推挽输出与开漏输出结构和原理详解推挽输出和开漏输出是指在数字电路中用于驱动外部负载的两种常用结构。
它们在控制信号的输出方式、应用领域和工作原理等方面有所不同。
下面将对推挽输出和开漏输出进行详解。
1.推挽输出结构及原理推挽输出结构是一种常用的数字电路输出结构，它由一个NPN型晶体管和一个PNP型晶体管组成，用于驱动负载。
推挽输出在广泛的应用领域中，如信号灯控制、音频放大器、电机驱动等。
推挽输出的结构示意图如下：```VccR1Input signal/，\NPN PNP Load_______```推挽输出的工作原理如下：(1) 当输入信号为低电平（0V）时，NPN晶体管截止，PNP晶体管饱和，输出接近Vcc电压，负载得到驱动。
(2) 当输入信号为高电平（Vcc）时，NPN晶体管饱和，PNP晶体管截止，输出接近0V，负载失去驱动。
推挽输出的特点：-输出电流能够提供相对较高的电流驱动能力；- 输出电压可以与Vcc相同，也可以与地（GND）相同；-推挽输出的集电极电阻很小，因此可以提供较低的输出电压误差；-适用于推挽驱动、电机驱动、音频放大器等需要提供大电流的应用场景。
2.开漏输出结构及原理开漏输出结构也是一种常用的数字电路输出结构，它通过NPN晶体管或MOSFET管驱动负载。
开漏输出结构广泛应用于数字IC、微控制器、I2C总线等。
开漏输出的结构示意图如下：```VccR1Input signal_____，______ LoadNPNN-MOS```开漏输出的工作原理如下：(1)当输入信号为低电平（0V）时，NPN晶体管截止或MOSFET导通，输出接近0V，负载得到驱动。
(2) 当输入信号为高电平（Vcc）时，NPN晶体管饱和或MOSFET截止，输出为高阻态（Open），负载失去驱动。
开漏输出的特点：-输出电流能够提供相对较高的电流驱动能力；-输出电压只能接近地（GND）；-输出电压的高、低电平通过外部上拉电阻（R1）进行限制；-适用于非对称驱动、开关电源控制等需要较高的输出电流和开路状态的应用场景。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
推挽输出:可以输出高,低电平,连接数字器件;推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止.
开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).
我们先来说说集电极开路输出的结构。
集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。
对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极C跟发射极E之间相当于断开），所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。
我们将图1简化成图2的样子。
图2中的开关受软件控制，“1”时断开，“0”时闭合。
很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。
而当开关断开时，则输出端悬空了，即高阻态。
这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
再看图三。
图三中那个1K的电阻即是上拉电阻。
如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭其它三个口带内部上拉），当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于P0口来说，就是高阻态了。
对于漏极开路（OD）输出，跟集电极开路输出是十分类似的。
将上面的三极管换成场效应管即可。
这样集电极就变成了漏极，OC就变成了OD，原理分析是一样的。
另一种输出结构是推挽输出。
推挽输出的结构就是把上面的上拉电阻也换成一个开关，当要输出高电平时，上面的开关通，下面的开关断；而要输出低电平时，则刚好相反。
比起OC 或者OD来说，这样的推挽结构高、低电平驱动能力都很强。
如果两个输出不同电平的输出口接在一起的话，就会产生很大的电流，有可能将输出口烧坏。
而上面说的OC或OD输出则不会有这样的情况，因为上拉电阻提供的电流比较小。
如果是推挽输出的要设置为高阻态时，则两个开关必须同时断开（或者在输出口上使用一个传输门），这样可作为输入状态，AVR单片机的一些IO口就是这种结构。
开漏电路特点及应用
在电路设计时我们常常遇到开漏（open drain）和开集（open collector）的概念。
所谓开漏电路概念中提到的“漏”就是指MOSFET的漏极。
同理，开集电路中的“集”就是指三极管的集电极。
开漏电路就是指以MOSFET的漏极为输出的电路。
一般的用法是会在漏极外部的电路添加上拉电阻。
完整的开漏电路应该由开漏器件和开漏上拉电阻组成。
如图1所示：
组成开漏形式的电路有以下几个特点：
1. 利用外部电路的驱动能力，减少IC内部的驱动（或驱动比芯片电源电压高的负载）。
当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R pull-up ，MOSFET到GND。
IC 内部仅需很下的栅极驱动电流。
如图1。
2. 可以将多个开漏输出的Pin，连接到一条线上。
形成“与逻辑”关系。
如图1，当PIN_A、PIN_B、PIN_C任意一个变低后，开漏线上的逻辑就为0了。
这也是I2C，SMBus等总线判断总线占用状态的原理。
如果作为输出必须接上拉电阻。
接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢。
如果要求速度高电阻选择要小，功耗会大。
所以负载电阻的选择要兼顾功耗和速度。
3. 可以利用改变上拉电源的电压，改变传输电平。
如图2, IC的逻辑电平由电源Vcc1决定，而输出高电平则由Vcc2（上拉电阻的电源电压）决定。
这样我们就可以用低电平逻辑控制输出高电平逻辑了（这样你就可以进行任意电平的转换）。
（例如加上上拉电阻就可以提供TTL/CMOS电平输出等。
）
4. 开漏Pin不连接外部的上拉电阻，则只能输出低电平(因此对于经典的51单片机的P0口而言，要想做输入输出功能必须加外部上拉电阻，否则无法输出高电平逻辑)。
一般来说，开漏是用来连接不同电平的器件，匹配电平用的。
5. 标准的开漏脚一般只有输出的能力。
添加其它的判断电路，才能具备双向输入、输出的能力。
6.正常的CMOS输出级是上、下两个管子，把上面的管子去掉就是OPEN-DRAIN了。
这种输出的主要目的有两个：电平转换、线与。
7.线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如果本电路不想拉低，就输出高电平，因为OPEN-DRAIN上面的管子被拿掉，高电平是靠外接的上拉电阻实现的。
（而正常的CMOS输出级，如果出现一个输出为高另外一个为低时，等于电源短路。
）
8.OPEN-DRAIN提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。
因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。
所以如果对延时有要求，则建议用下降沿输出。
应用中需注意： 1. 开漏和开集的原理类似，在许多应用中我们利用开集电路代替开漏电路。
例如，某输入Pin要求由开漏电路驱动。
则我们常见的驱动方式是利用一个三极管组成开集电路来驱动它，即方便又节省成本。
如图4。
2. 上拉电阻R pull-up的阻值决定了逻辑电平转换的沿的速度。
阻值越大，速度越低功耗越小。
反之亦然。
Push-Pull输出就是一般所说的推挽输出，在CMOS电路里面应该较CMOS输出更合适，
因为在CMOS里面的push－pull输出能力不可能做得双极那么大。
输出能力看IC内部输出极N管P管的面积。
和开漏输出相比，push－pull的高低电平由IC的电源低定，不能简单的做逻辑操作等。
push－pull是现在CMOS电路里面用得最多的输出级设计方式。
当然open drain也不是没有代价，这就是输出的驱动能力很差。
输出的驱动能力很差的说法不准确，驱动能力取决于IC中的末级晶体管功率。
OD只是带来上升沿的延时，因为上升沿是通过外接上拉无源电阻对负载充电的，当电阻选择小时延时就小、但功耗大，反之延时大功耗小。
OPEN DRAIN提供了灵活的输出方式，但也是有代价的，如果对延时有要求，建议用下降沿输出。
电阻小延时小的前提条件是电阻选择的原则应在末级晶体管功耗允许范围内，有经验的设计者在使用逻辑芯片时，不会选择1欧姆的电阻作为上拉电阻。
在脉冲的上升沿电源通过上拉无源电阻对负载充电，显然电阻越小上升时间越短，在脉冲的下降沿，除了负载通过有源晶体管放电外，电源也通过上拉电阻和导通的晶体管对地形成通路，带来的问题是芯片的功耗和耗电问题。
电阻影响上升沿，不影响下降沿。
如果使用中不关心上升沿，上拉电阻就可选择尽可能的大点，以减少对地通路的电流。
如果对上升沿时间要求较高，电阻大小的选择应以芯片功耗为参考。