计算机组成原理 《8位指令系统结构(ISA)的设计和实现》
《计算机组成原理》教程第4章指令系统
4
二 指令的格式
即指令字用二进制代码表示的结构形式
包括 操作码：操作的性质 操作码 地址码：操作数（operand）的存储位置,即参加操作的 operand , 地址码 数据的地址和结果数的地址
操作码域（op） 地址码域（addr）
5
1.操作码 操作码
指令的操作码表示该指令应进行什么性质的操作。 组成操作码字段的位数一般取决于计算机指令系统的 规模。 固定长度操作码：便于译码，扩展性差 . 可变长度操作码：能缩短指令平均长度 操作码的的位数决定了所能表示的操作数,n位操 作码最多表示2n种操作
(2)． 堆栈工作过程 ．
（一）进栈操作 ① 建立堆栈，由指令把栈顶地址送入SP，指针 指向栈顶。 ② 进栈：(A)→Msp, (sp)-1→SP ；Msp:存储 器的栈顶单元 （二）出栈操作 （SP）+1→SP, (Msp)→A
22
五.指令类型
一个较完善的指令系统应当包括: 数据传送类指令： 例）move、load、store等 算术运算类指令： 例）add、sub、mult、div、comp等 移位操作类指令： 例） shl，shr，srl，srr 逻辑运算类指令： 例）and、or、xor、not等 程序控制类指令： 例）jump、branch、jsr、ret、int等 输入输出指令： 例）in、out等 字符串类指令： 例）如alpha中cmpbge、inswh、extbl等 系统控制类指令： 例）push、pop、test等
18
10) *段寻址方式 段寻址方式 Intel 8086 CPU中采用了段寻址方式（基址寻址的特例）。 由16位段寄存器和16位偏移量产生20位物理地址 11)*自动变址寻址 自动变址寻址 指在变址方式中,每经过一次变址运算时,都自动改变变址寄存 器的内容,以后在PDP-11中详讲.
2021年吉林大学软件工程专业《计算机组成原理》科目期末试卷A(有答案)
2021年吉林大学软件工程专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、一个存储器系统中，常常同时包含ROM和RAM两种类型的存储器，如果用lK×8位的ROM芯片和lK×4位的RAM芯片，组成4K×8位的ROM和1K×8位的RAM存储系统，按先ROM后RAM进行编址。
采用3-8译码器选片，译码信号输出信号为Y0~Y7，其中Y4选择的是（）。
A.第一片ROMB.第五片ROMC.第一片RAMD.第一片RAM和第二片RAM2、下列关于Cache和虚拟存储器的说法中，错误的有（）。
I.当Cache失效（即不命中）时，处理器将会切换进程，以更新Cache中的内容II.当虚拟存储器失效（如缺页）时，处理器将会切换进程，以更新主存中的内容III.Cache 和虚拟存储器由硬件和OS共同实现，对应用程序员均是透明的IV.虚拟存储器的容量等于主存和辅存的容量之和A.I、IⅣB.Ⅲ、VC. I、Ⅱ、ⅢD. I、Ⅲ、Ⅳ3、若x=103，y=-25，则下列表达式采用8位定点补码运算时，会发生溢出的是（）。
A.x+yB.-x+yC.x-yD.x-y4、某计算机字长为32位，按字节编址，采用小端（Litle Endian）方式存放数据。
假定有一个double型变量，其机器数表示为1122334455667788H，存放在00008040H开始的连续存储单元中，则存储单元00008046H中存放的是（）。
A.22HB.33HC.66HD.77H5、常用的（n，k）海明码中，冗余位的位数为（）。
A.n+kB.n-kC.nD.k6、在（）结构中，外部设备可以和主存储器单元统一编址。
A.单总线B.双总线C.三总线D.以上都可以7、一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连续单元读出或写入多个数据。
这种总线事务方式称为（）。
A.并行传输B.串行传输C.突发传输D.同步传输8、下列选项中，能缩短程序执行时间的措施是（）。
8位CPU的设计与实现
计算机组成原理CPU 实验题目 8位的系统设计1115106046 号学魏忠淋姓名B 11电子班班级凌朝东指导老师华侨大学电子工程系8位CPU的系统设计一、实验要求与任务完成从指令系统到CPU的设计，编写测试程序，通过运行测试程序对CPU设计进行正确性评定。
具体内容包括：典型指令系统（包括运算类、转移类、访存类）设计；CPU结构设计；规则文件与调试程序设计；CPU调试及测试程序运行。
1.1设计指标能实现加减法、左右移位、逻辑运算、数据存取、有无条件跳转、内存访问等指令；1.2设计要求画出电路原理图、仿真波形图；二、CPU的组成结构三、元器件的选择1.运算部件(ALU)ALU181的程序代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ALU181 ISPORT (S : IN STD_LOGIC_VECTOR(3 DOWNTO 0 );A : IN STD_LOGIC_VECTOR(7 DOWNTO 0);B : IN STD_LOGIC_VECTOR(7 DOWNTO 0);F : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);COUT : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);M : IN STD_LOGIC;CN : IN STD_LOGIC;CO,FZ: OUT STD_LOGIC );END ALU181;ARCHITECTURE behav OF ALU181 ISSIGNAL A9 : STD_LOGIC_VECTOR(8 DOWNTO 0);SIGNAL B9 : STD_LOGIC_VECTOR(8 DOWNTO 0);SIGNAL F9 : STD_LOGIC_VECTOR(8 DOWNTO 0);BEGINB9 <= '0' & B ; A9 <= '0' & A ;PROCESS(M,CN,A9,B9)BEGINCASE S ISWHEN ぜ?尰=> IF M='0' THEN F9<=A9 + CN ; ELSE F9<=NOT A9; END IF;WHEN IF M='0' THEN F9<=(A9 or B9) + CN ; ELSEF9<=NOT(A9 OR B9); END IF;WHEN 0 => IF M='0' THEN F9<=(A9 or (NOT B9))+ CN ; ELSEF9<=(NOT A9) AND B9; END IF;WHEN 1 => IF M='0' THEN F9<= ; ELSEF9<= END IF;WHEN 0 => IF M='0' THEN F9<=A9+(A9 AND NOT B9)+ CN ; ELSE F9<=NOT (A9 AND B9); END IF;WHEN 1 => IF M='0' THEN F9<=(A9 or B9)+(A9 AND NOT B9)+CN ; ELSE F9<=NOT B9; END IF;WHEN 0 => IF M='0' THEN F9<=(A9 - B9) - CN ; ELSE F9<=A9 XOR B9; END IF;WHEN 1 => IF M='0' THEN F9<=(A9 or (NOT B9)) - CN ; ELSE F9<=A9 and (NOT B9); END IF;WHEN @0 => IF M='0' THEN F9<=A9 + (A9 AND B9)+CN ; ELSE F9<=(NOT A9)and B9; END IF;WHEN @1 => IF M='0' THEN F9<=A9 + B9 + CN ; ELSE F9<=NOT(A9 XOR B9); END IF;WHEN A0 => IF M='0' THEN F9<=(A9 or(NOT B9))+(A9 AND B9)+CN ;ELSE F9<=B9; END IF;WHEN A1 => IF M='0' THEN F9<=(A9 AND B9)- CN ;ELSE F9<=A9 AND B9; END IF;WHEN H0 => IF M='0' THEN F9<=(A9 + A9) + CN ; ELSEF9<= END IF;WHEN H1 => IF M='0' THEN F9<=(A9 or B9) + A9 + CN ; ELSEF9<=A9 OR (NOT B9); END IF;WHEN I0 => IF M='0' THEN F9<=((A9 or (NOT B9)) +A9) + CN ; ELSEF9<=A9 OR B9; END IF;WHEN I1 => IF M='0' THEN F9<=A9 - CN ; ELSEF9<=A9 ; END IF;WHEN OTHERS => F9<=END CASE;IF(A9=B9) THEN FZ<='0';END IF;END PROCESS;F<= F9(7 DOWNTO 0) ; CO <= F9(8) ;COUT<=END behav;ALU的原理图：2.微控制器实现信息传送要靠微命令的控制，因此在CPU 中设置微命令产生部件，根据控制信息产生微命令序列，对指令功能所要求的数据传送进行控制，同时在数据传送至运算部件时控制完成运算处理。
计算机组成原理(十二条指令)
计算机学院计算机科学与技术专业《计算机组成原理课程设计》报告（2008/2009学年第一学期）学生姓名：闫全胜学生班级：计算机062202H学生学号： 200620030227指导教师：康葆荣2009年1月3日目录1 关于此次课程设计 (2)1.1 设计的目的： (2)1.2 设计内容及要求： (2)2 分析阶段 (3)2.1指令译码电路分析 (3)2.2 寄存器译码电路分析 (4)2.3 微指令格式分析 (5)2.4 时序分析 (6)3 初步设计阶段 (7)3.1 数据格式 (7)3.2指令描述 (7)3.3 存储器分区 (9)3.4 控制台微程序流程： (10)3.5 运行微程序 (11)4 详细设计阶段 (12)4.1控制台流程分解 (12)4.2 运行微程序子流程 (15)4.3 微程序总流程图 (24)5 实现阶段 (25)5.1 所用模型机数据通路的介绍 (25)5.2 微程序代码设计与编写 (26)微程序二进制代码表 (26)5.3 机器指令的输入及运行 (28)心得体会 (30)参考资料 (31)1 关于此次课程设计1.1 设计的目的：本课程设计是计算机科学与技术专业重要的实践性教学环节之一，是在学生学习完《计算机组成原理》课程后进行的一次全面的综合设计。
目的是通过一个完整的8位指令系统结构（ISA）的设计和实现，加深对计算机组成原理课程内容的理解，建立起整机系统的概念，掌握计算机设计的基本方法，培养学生科学的工作作风和分析、解决实际问题的工作能力。
1.2 设计内容及要求：基于TDN-CM++计算机组成原理实验教学系统，设计和实现一个8位指令系统结构（ISA），通过调试和运行，使设计的计算机系统能够完成指定的功能。
设计过程中要求考虑到以下各方面的问题：1、指令系统风格（寄存器-寄存器，寄存器-存储器，存储器-存储器）；2、数据类型（无符号数，有符号数，整型，浮点型）；3、存储器划分（指令，数据）；4、寻址方式（立即数寻址，寄存器寻址，直接寻址等）；5、指令格式（单字节，双字节，多字节）；6、指令功能类别（算术／逻辑运算，存储器访问，寄存器操作，程序流控制，输入／输出）；7、依据CPI值对指令系统进行性能分析。
国家开放大学电大《计算机组成原理》网络课形考网考作业及答案(Word最新版)
国家开放高校电大《计算机组成原理》网络课形考网考作业及答案通过整理的国家开放高校电大《计算机组成原理》网络课形考网考作业及答案相关文档，渴望对大家有所扶植，感谢观看！国家开放高校电大《计算机组成原理》网络课形考网考作业及答案100%通过考试说明：2021年秋期电大把该网络课纳入到“国开平台”进行考核，该课程共有6个形考任务，针对该门课程，本人汇总了该科全部的题，形成一个完整的标准题库，并且以后会不断更新，对考生的复习、作业和考试起着特殊重要的作用，会给您节约大量的时间。
做考题时，利用本文档中的查找工具，把考题中的关键字输到查找工具的查找内容框内，就可快速查找到该题答案。
本文库还有其他网核及教学考一体化答案，敬请查看。
课程总成果= 形成性考核×30% + 终结性考试×70% 形考任务1 一、单项选择题（每小题6分，共36分）题目1 下列数中最小的数是。
选择一项：A. （1010011）2 B. （42）8 C. （10011000）BCD D. （5A）16 题目2 某计算机字长16位，接受补码定点小数表示，符号位为1位，数值位为15位，则可表示的最大正小数为_____，最小负小数为_____。
选择一项：题目3 两个补码数相加，在符号位相同时有可能产生溢出，符号位不同时。
选择一项：A. 会产生溢出B. 也有可能产生溢出C. 不确定会产生溢出 D. 确定不会产生溢出题目 4 已知[X]原=010100，[X]反= 。
选择一项：A. 010100 B. 001011 C. 101011 D. 101100 题目5 已知[X]原=110100，[X]补= 。
选择一项：A. 110100 B. 001011 C. 101011 D. 101100 题目6 已知[X]原=110100，[X]移= 。
选择一项：A. 101100 B. 001100 C. 101011 D. 011011 二、多项选择题（每小题9分，共36分）题目7 机器数中，零的表示形式不唯一的是_____。
国开作业《计算机组成原理》 (80)
题目：计算机体系结构是指（）。
选项A：从高级语言程序设计人员所见到的计算机系统的属性选项B：从操作系统层面所见到的计算机系统的属性选项C：从机器语言或者汇编语言的程序设计人员所见到的计算机系统的属性选项D：从计算机的内特性所见到的计算机系统的属性答案：从机器语言或者汇编语言的程序设计人员所见到的计算机系统的属性题目：计算机组成是（）。
选项A：为了满足相同的计算机体系结构所要求的逻辑实现，只能有唯一的计算机组成设计方案。
选项B：分别设计硬件与软件两个子系统功能的逻辑实现选项C：计算机体系结构的逻辑实现选项D：依据计算机体系结构来考虑合理的性能价格比答案：计算机体系结构的逻辑实现题目：一条指令通常由（）组成。
选项A：操作数、操作数地址选项B：操作码、操作数选项C：操作码、操作数地址选项D：操作数、操作数内存地址答案：操作码、操作数地址题目：指令中操作数的类型通常有（）。
选项A：无操作数、单操作数、双操作数、多操作数选项B：无操作数、单操作数、双操作数选项C：无操作数、单操作数选项D：无操作数答案：无操作数、单操作数、双操作数、多操作数题目：控制器的功能是（）选项A：支持汇编程序选项B：完成数据运算选项C：执行语言翻译选项D：向计算机各部件提供控制信号答案：向计算机各部件提供控制信号题目：计算机系统是由（）组成。
选项A：运算器、存储器选项B：运算器、控制器、存储器选项C：运算器、控制器选项D：硬件、软件答案：硬件、软件题目：计算机系统的层次结构从下至上按顺序划分为（）。
选项A：数字逻辑层、微体系结构层、指令系统层、操作系统层、汇编语言层、高级语言层选项B：数字逻辑层、汇编语言层、微体系结构层、操作系统层、指令系统层、高级语言层选项C：微体系结构层、数字逻辑层、汇编语言层、指令系统层、操作系统层、高级语言层选项D：数字逻辑层、微体系结构层、操作系统层、指令系统层、汇编语言层、高级语言层答案：数字逻辑层、微体系结构层、指令系统层、操作系统层、汇编语言层、高级语言层题目：硬连线控制器是由以下部件组成（）选项A：程序计数器PC、指令寄存器IR、控制信号产生部件，步骤标记选项B：指令寄存器IR、控制信号产生部件，节拍发生器选项C：程序计数器PC、指令寄存器IR、控制信号产生部件，节拍发生器选项D：程序计数器PC、指令寄存器IR、控制信号产生部件答案：程序计数器PC、指令寄存器IR、控制信号产生部件，节拍发生器题目：微程序控制器中，机器指令与微指令的关系是（）选项A：一段机器指令组成的程序可由一条微指令来执行选项B：每一条机器指令由一段用微指令编成的微程序来解释执行选项C：一条微指令由若干条机器指令组成选项D：每一条机器指令由一条微指令来执行答案：每一条机器指令由一段用微指令编成的微程序来解释执行题目：微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。
2022年北京邮电大学世纪学院计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年北京邮电大学世纪学院计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM 区。
若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（）。
A.7B.8C.14D.162、主存按字节编址，地址从0A4000H到0CBFFFH，共有（）字节；若用存储容量为32K×8位的存储芯片构成该主存，至少需要（）片。
A.80K，2B.96K，2C.160K，5 C.192K，53、计算机中表示地址时，采用（）。
A.原码B.补码C.移码D.无符号数4、用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则校验位数至少为（）。
A.2B.3C.4D.55、若浮点数用补码表示，则判断运算结果为规格化数的方法是（）。
A.阶符与数符相同，则为规格化数B.小数点后第一位为1，则为规格化数C.数符与小数点后第1位数字相异，则为规格化数D.数符与小数点后第1位数字相同，则为规格化数6、在下列各种情况中，最应采用异步传输方式的是（）.A.I/O接口与打印机交换信息B.CPU与主存交换信息C.CPU和PCI总线交换信息D.由统一时序信号控制方式下的设备7、某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输率（总线带宽）是（）。
A.132MB/sB.264MB/sC.528MB/sD.1056MB/s8、在计算机系统中，作为硬件与应用软件之间的界面是（）。
A.操作系统B.编译程序C.指令系统D.以上都不是9、下列关于配备32位微处理器的计算机的说法中，正确的是（）。
该机器的通用寄存器一般为32位Ⅱ.该机器的地址总线宽度为32位Ⅲ.该机器能支持64位操作系统IV.一般来说，64位微处理器的性能比32位微处理器的高A.I、ⅡB.I、ⅢC.I、ⅣD.I、IⅡ、Ⅳ10、在中断周期，CPU主要完成以下工作（）。
计算机组成原理(本全)ppt课件
定点数的加减法实现
通过硬件电路实现定点数的加减法，包括加 法器、减法器等。
浮点数的加减运算
浮点数的表示方法
包括IEEE 754标准中浮点数的表示方法、规格化表示 和精度。
浮点数的加减法规则
包括阶码和尾数的运算规则、对阶操作、尾数加减运 算和结果规格化等。
浮点数的加减法实现
通过硬件电路实现浮点数的加减法，包括浮点加法器 、浮点减法器等。
指令的执行过程与周期
指令执行过程
取指、译码、执行、访存、写回等阶段 。
VS
指令周期
完成一条指令所需的时间，包括取指周期 、间址周期、执行周期等。
07
中央处理器（CPU）
CPU的功能与组成
控制器
负责指令的取指、译码和执行，控制 数据和指令在CPU内部的流动。
运算器
执行算术和逻辑运算，包括加、减、 乘、除、与、或、非等操作。
多核处理器与并行计算
多核处理器
将多个处理器核心集成在一个芯片上，每个核心可以独立执行指令，提高处理器的并行 处理能力。
并行计算
利用多核处理器或多个处理器同时处理多个任务或数据，加速计算过程，提高计算效率 。
08
输入输出系统
I/O接口与I/O设备
I/O接口的功能
实现主机与外设之间的信息交换，包括数据 缓冲、信号转换、设备选择等。
乘法与除法运算
浮点数的乘除法运算
包括浮点数的乘法、除法和平方根运算等。
定点数的乘除法运算
包括原码一位乘法、补码一位乘法、原码除 法和补码除法等。
乘除法运算的实现
通过硬件组成与设计
运算器的基本组成
包括算术逻辑单元（ALU）、寄存器组、数据总线等。
运算器的设计原则
2021年南通大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2021年南通大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、设指令由取指、分析、执行3个子部件完成，每个子部件的工作周期均为At，采用常规标量流水线处理器。
若连续执行l0条指令，则需要的时间为（）。
A.8∆tB.10∆tC.12∆tD.14∆t2、四地址指令OPA1A2A3A4的功能为（A1）OP（A2）一A3，且A4给出下一条指令地址，假设A1，A2，A3，A4都为主存储器地址，则完成上述指令需要访存（）次。
A.2B.3C.4D.53、假设在网络中传送采用偶校验码，当收到的数据位为10101010时，则可以得出结论（）A.传送过程中未出错B.出现偶数位错C.出现奇数位错D.未出错或出现偶数位错4、关于浮点数在IEEE754标准中的规定，下列说法中错误的是（）。
I.浮点数可以表示正无穷大和负无穷大两个值Ⅱ.如果需要，也允许使用非格式化的浮点数Ⅲ.对任何形式的浮点数都要求使用隐藏位技术IⅣ.对32位浮点数的阶码采用了偏移值为l27的移码表示，尾数用原码表示5、十进制数-0.3125的8位移码编码为（）。
A.D8HB.58HC.A8HD.28H6、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存储周期为400ns，下述说法中正确的是（）。
A.在400ns内，存储器可向CPU提供2位二进制信息B.在l00ns内，每个体可向CPU提供27位二进制信息C.在400ns内，存储器可向CPU提供2位二进制信息D.在100ns内，每个体可向CPU提供2位二进制信息7、有如下C语言程序段：for（k=0；k<1000；k++）a[k]=a[k]+32；若数组a及变量k均为int型，int型数据占4B，数据Cache采用直接映射方式、数据区大小为1KB，块大小位16B，该程序段执行前Cache为空，则该程序段执行过程中访问数组a的Cache缺失率约为（）。
8位模型机的设计与实现
结 构和数 据通 路如 图 １所 示． 制 器 是 整个 模 型 机 控
的 中心 ， 由它 来控制 计算 机指 令 的执行 ． 型机执行 模 指 令 的具 体过程 为 ： 先 控 制器 从 指令 寄 存 器 取得 首 指令， 编译 指 令 ， 输 出微 控 制 信 号 ， 制 ＡＬ 的 再 控 Ｕ 运算 ， Ｃ加 １ 并且 从 ＲＡＭ 中取 出数 据 运算 ， 算 Ｐ ， 运
方式后 ， 要掌握 其它类 型 的 寻址 方 式 （ 接寻 址 等） 间 就 比较 容易 了． 由于我 们 设计 模 型 机 的主要 目的 又 是 为 了使 学生掌握 计算机 的工作 原理及 指令在 计算 机 中执行 的流程 ， 而不 是 真 正要 实 现一 台计算 机 产 品 ， 以我们 只在模 型机 中实现这 两种 寻址方式． 所
觉得 计 算 机 组 成 原 理 整 机 实验 不 再 抽 象 难 懂 ． 关 键 词 ：模 型 机 ； 计 与 实 现 ； 设 ＶＨＤＬ 中 图 分 类 号 ：Ｔ ３ ３ Ｐ ０ 文 献 标 识 码 ：Ａ 文 章 编 号 ： １ ７ 一 ｌ ９ （ ０ １０ — ０ ７ —０ ６ １ ｌＸ ２ １ ）１ ０ １ ３
立 即数或 存储 单元 等操 作 数 ， ４位用 于保 存 指令 高 操 作码 ， 模型 机 的指令 格式 如图 ２ 示． 所 模型 机指令
系统 包括 数据 传送 类指 令 、 术逻辑 运算 类指令 、 算 转 移类 指令 、 停机 指令 ４类 指令 ， １ 共 ０条指令 ． 每条 指 令 的助记 符 、 令格 式 、 指 机器码 和指令 功能 如表 １所
存 器读 取 下一 条指令 ， 次循 环． 依
０ 引 言
计算 机组成 原理是 计算 机科 学 专业 的一 门重 要 的专 业基础 课 ， 内容 包 括 计算 机 部 件 和 整 机 的组 成
国开(中央电大)《计算机组成原理》网上形考任务试题及答案
国开（中央电大）《计算机组成原理》网上形考任务试题及答案国开（中央电大）《计算机组成原理》网上形考任务试题及答案形考任务一一、单项选择题（每题6分，共36分） 1.以下数中最小的数是。
(B) A.（1010011）2 B.（42）8 C.（10011000）BCD D.（5A）16 2.某计算机字长16位，采用补码定点小数表示，符号位为1位，数值位为15位，那么可表示的最大正小数为，最小负小数为。
(C) A. B. C. D. 3.两个补码数相加，在符号位相同时有可能产生溢出，符号位不同时。
(D) A.会产生溢出 B.也有可能产生溢出C.不一定会产生溢出 D.一定不会产生溢出 4.[X]原=010100，[X]反=。
(A) A.010100 B.001011 C.101011 D.101100 5.[X]原=110100，[X]补=。
(D) A.110100 B.001011 C.101011 D.101100 6.[X]原=110100，[X]移=。
(B) A.101100 B.001100 C.101011 D.011011 二、多项选择题（每题9分，共36分）1.机器数中，零的表示形式不唯一的是。
(ACD) A.原码 B.补码 C.移码 D.反码 2.ASCII编码。
(BC) A.是8位的编码 B.是7位的编码 C.共有128个字符 D.共有256个字符 E.有64个控制字符 3.相对补码而言，移码。
(BD) A.仅用于表示小数 B.仅用于浮点数的阶码局部 C.仅用于浮点数的尾数局部 D.1表示正号，0表示负号 4.当码距d=4时，海明校验码具有。
(ABDF) A.检错能力 B.纠错能力 C.只能发现1位错，但不能纠错 D.能发现1位错，并纠正1位错 E.能发现2位错，并纠正1位错 F.能发现2位错，并纠正2位错三、判断题 1.定点数的表示范围有限，如果运算结果超出表示范围，称为溢出。
对 2.浮点数数的表示范围取决于尾数的位数，精度取决于阶码的位数。
2021年湖南科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2021年湖南科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、某指令系统指令字长为8位，每一地址码长3位，用扩展操作码技术。
若指令系统具有两条二地址指令、10条零地址指令，则最多有（）条一地址指令。
A.20B.14C.10D.62、在通用计算机指令系统的二地址指令中，操作数的物理位置可安排在（）。
I.一个主存单元和缓冲存储器Ⅱ.两个数据寄存器IⅡ.一个主存单元和一个数据寄存器IV.一个数据寄存器和一个控制存储器V.一个主存单元和一个外存单元A. Ⅱ、Ⅲ、IVB.IⅡ、ⅡC. I、Ⅱ、ⅢD.I、Ⅱ、Ⅲ、V3、float型数据通常用IEEE754标准中的单精度浮点数格式表示。
如果编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是（）。
A.C1040000HB.C2420000HC. C1840000HD.CIC20000H4、float 型数据常用IEEE754单精度浮点格式表示。
假设两个float型变量x和y分别存放在32位寄存器fl和f2中，若（fl）=CC900000H，（f2）=BOC00000H，则x和y 之间的关系为（）。
A.x<y且符号相同B.x<y符号不同C.x>y且符号相同D.x>y且符号不同5、某计算机字长为32位，按字节编址，采用小端（Litle Endian）方式存放数据。
假定有一个double型变量，其机器数表示为1122334455667788H，存放在00008040H开始的连续存储单元中，则存储单元00008046H中存放的是（）。
A.22HB.33HC.66HD.77H6、在一个容量为l28KB的SRAM存储器芯片上，按字长32位编址，其地址范围可从0000H到（）。
A.3HB.7HC.7HD.3fH7、某机器字长32位，存储容量64MB，若按字编址，它的寻址范围是（）。
2022年吉林大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年吉林大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、一个存储器的容量假定为M×N，若要使用I×k的芯片（I<M，k<N），需要在字和位方向上同时扩展，此时共需要（）个存储芯片。
A.M×NB.（M/I）×（N/k）C.M/I×M/ID.M/I×N/k2、某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM 区。
若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（）。
A.7B.8C.14D.163、信息序列16位，若想构成能纠正一位错、发现两位错的海明码，至少需要加（）位校验位。
A.4B.5C.6D.74、用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则校验位数至少为（）。
A.2B.3C.4D.55、4位机器内的数值代码，则它所表示的十进制真值可能为（）。
I.16 Ⅱ.-1 Ⅲ.-8 V.8A. I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V6、在集中式总线控制中，响应时间最快的是（）。
A.链式查询B.计数器定时查询C.独立请求D.分组链式查询7、系统总线中的数据线、地址线、控制线是根据（）来划分的。
A.总线所处的位置B.总线的传输方向C.总线传输的内容D.总线的材料8、指令寄存器的位数取决（）。
A.存储器的容量B.指令字长C.机器字长人D.存储字长9、假设基准程序A在某计算机上的运行时间为100s，其中90s为CPU时间，其余为/O 时间。
若CPU速度提高50%，V/O速度不变，则运行基准程序A所耗费的时间是（）。
A.55sB.60sC.65 sD.70s10、计算机的外部设备指（）A.输入/输出设备B.外存储器C.输入/输出设备和外存储器D.以上均不正确11、禁止中断的功能可以由（）来完成。
A.中断触发器B.中断允许触发器C.中断屏蔽触发器D.中断禁止触发器12、在计算机体系结构中，CPU内部包括程序计数器（PC）、存储器数据寄存器（MDR）、指令寄存器（IR）和存储器地址寄存器（MAR）等。
0813022057 施磊磊 计082班 计算机组成原理课程设计(模型计算机的设计与实现)
南通大学计算机科学与技术学院计算机组成原理课程设计报告书课题名模型计算机的设计与实现班级计082姓名施磊磊学号 **********指导教师顾晖日期 2011.1.10 ～ 2011.1.14一、设计目的1、融会贯通教材各章的内容，通过知识的综合运用，加深对计算机系统各模块的工作原理及相互联系的认识，经阿什计算机工作中“时间-空间”概念的理解，从而清晰地建立计算机的整机概念。
2、学习设计和调试计算机的基本步骤和方法，培养科学研究的独立工作能力，取得工程设计和调试的实践和经验。
二、设计内容1、根据给定的数据格式和指令系统，设计一台微程序控制的模型计算机。
2、根据设计图，在QUARTUS II环境下仿真调试成功。
3、在调试成功的基础上，整理出设计图纸和相关文件，包括：（1）总框图（数据通路图）；（2）微程序控制器逻辑图；（3）微程序流程图；（4）微程序代码表；（5）设计说明书；（6）工作小结。
三、数据格式与指令系统1、数据格式数据字规定采用定点整数补码表示法，字长8位，其中最高位为符号位，其格式如下：7 6 5 4 3 2 1 02、指令格式本实验设计使用5条机器指令，其格式与功能说明如下：7 6 5 4 3 2 1 0INADDSTAOUTJMPIN指令为单字长（字长为8bits）指令，其功能是将数据开关的8位数据输入到R0寄存器。
ADD指令为双字长指令，第一个字为操作码，第二个字为操作数地址，其功能是将R0寄存器的内容与内存中地址为A的数相加，结果存放在R0寄存器中。
STA指令为双字长指令，第一个字为操作码，第二个字为操作数地址，其功能是将R0寄存器中的内容存储到以第二个字为地址的内存单元中。
OUT指令为双字长指令，第一个字为操作码，第二个字为操作数地址，其功能是将内存中以第二个字为地址的内存单元中的数据读出到数据总线，显示之。
JMP指令为双字长指令，第一个字为操作码，第二个字为操作数地址，其功能是程序无条件转移到第二个字指定的内存单元地址。
2022年福建工程学院计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年福建工程学院计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、某一计算机采用主存Cache存储层次结构，主存容量有8个块，Cache容量有4个块，采取直接映射方式。
若主存块地址流为0，1，2，5，4，6，4，7，1，2，4，1，3，7，2，一开始Cache为空，此期间Cache的命中率为（）。
A.13.3%B.20%C.26.7%D.33.3%2、主存与Cache间采用全相联映射方式，Cache容量4MB，分为4块，每块lMB，主存容量256MB。
若主存读/写时间为30ms，Cache的读/写时间为3ns，平均读/写时间为3.27ms，则Cache的命中率为（）。
A.90%B.95%C.97%D.99%3、某机字长8位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为（）A.2-9B.2-8C.2-7D.2-64、ALU属于（）。
A.时序电路B.控制器C.组合逻辑电路D.寄存器5、当满足下列（）时，x>-1/2成立。
A.x1必须为l，x2~x4至少有一个为1B.x1必须为1，x2~x4任意C.x1必须为0，x2~x4至少有一个为1D.x1必须为0，X2~x4任意6、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。
若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（）。
A.20nsB.40nsC.50nsD.80ns7、中断判优逻辑和总线仲裁方式相类似，下列说法中，正确的是（）。
I.在总线仲裁方式中，独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的II.在总线仲裁方式中计数器查询方式，若每次计数都从“0”开始，则所有设备使用总线的优先级相等III.总线仲裁方式一般是指I/O设备争用总线的判优方式，而中断判优方式一般是指I/O设备争用CPU的判优方式IV.中断判优逻辑既可以通过硬件实现，也可以通过软件实现，A. I，IIB. I，III，IVC. I，II，IVD.I，IV8、下列关于计算机操作的单位时间的关系中，正确的是（）。
全国2022年10月高等教育自学考试02318《计算机组成原理》试题(真题)
32.对于一个双向传输的Pபைடு நூலகம்I-Expressx32总线，若一个方向的数据传输速率为2.6Gb/s,该总线的总带宽是多少?
17. MIPS指令系统中指令的格式分为R型、________型和_________型三种类型。
18.根据不同的控制描述方式，控制器分为_________两种实现方式。
19.在计算机系统中，从层次结构上可以将存储器分为寄存器、________、________和外存。
20.常用的存储器芯片的扩展方式有字扩展、________扩展和________扩展等三种方式。
全国2022年10月高等教育自学考试全国统一命题考试
《计算机组成原理》
试题课程代码02318
1.请考生按规定用笔将所有试题的答案涂、写在答题纸上。
2.答题前,考生务必将自己的考试课程名称、姓名、准考证号用黑色字迹的签字笔或钢笔填写在答题纸规定的位置上。
一、单项选择题:本大题共15小题，每小题1分，共15分。在每小题列出的备选项中只有一项是最符合题目要求的，请将其选出。
34.假定主存与cache之间采用4路组相联映射方式，数据块大小为1024字节，cache数据区容量为64k字节，主存空间大小为1M字节，按字节编址。试回答:
(1)主存地址划分为哪几个部分?每个部分分别是哪几位地址?
(2) cache总容量是多少?
(3)当CPU访问地址为21300H的主存单元时，如何判断cache是否命中?
六、综合应用题:本大题共2小题，第33小题10分，第34小题12分，共22分。
2021年西北工业大学软件工程专业《计算机组成原理》科目期末试卷B(有答案)
2021年西北工业大学软件工程专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、一个存储器系统中，常常同时包含ROM和RAM两种类型的存储器，如果用lK×8位的ROM芯片和lK×4位的RAM芯片，组成4K×8位的ROM和1K×8位的RAM存储系统，按先ROM后RAM进行编址。
采用3-8译码器选片，译码信号输出信号为Y0~Y7，其中Y4选择的是（）。
A.第一片ROMB.第五片ROMC.第一片RAMD.第一片RAM和第二片RAM2、在对破坏性读出的存储器进行读/写操作时，为维持原存信息不变，必须辅以的操作是（）。
A.刷新B.再生C.写保护D.主存校验3、一个浮点数N可以用下式表示：N=mr me，其中，e=rc g；m：尾数的值，包括尾数采用的码制和数制：e：阶码的值，一般采用移码或补码，整数；Tm：尾数的基；re：阶码的基；p：尾数长度，这里的p不是指尾数的：进制位数，当ra=16时，每4个二进制位表示一位尾数；q：阶码长度，由于阶码的基通常为2，因此，在一般情况下，q就是阶码部分的二进制位数。
研究浮点数表示方式的主要目的是用尽量短的字长（主要是阶码字长q和尾数字长的和）实现尽可能大的表述范围和尽可能高的表数精度。
根据这一目的，上述6个参数中只有3个参数是浮点数表示方式要研究的对象，它们是（）。
A.m、e、rmB. rm、e、rmC.re、p、qD. rm、p、q4、当满足下列（）时，x>-1/2成立。
A.x1必须为l，x2~x4至少有一个为1B.x1必须为1，x2~x4任意C.x1必须为0，x2~x4至少有一个为1D.x1必须为0，X2~x4任意5、在浮点机中，判断原码规格化的形式的原则是（）。
A.尾数的符号位与第一数位不同B.尾数的第一数位为1，数符任意C.尾数的符号位与第一位相同D.阶符与数符不同6、下列关于总线说法中，正确的是（）I.使用总线结构减少了信息传输量II.使用总线的优点是数据信息和地址信息可以同时传送III.使用总结结构可以提高信息的传输速度IV.使用总线结构可以减少信息传输线的条数A.I，II，IIIB.II，III，IVC.III，IVD.只有I7、总线按连接部件不同可分为（）。
《计算机组成原理》(答案已补全)
《计算机组成原理》模拟题1一、名词解释1．总线2．指令系统3．微指令4．溢出二、填空题1．按冯·诺依曼设计原则，其硬件是由（）、（）、（）、（）和（）组成。
2．计算机系统是由（）和（）两大部分构成。
3．计算机最主要的三大性能指标是（）、（）、和（）。
4．一个完善的指令系统应满足（）、（）、（）、和（）的要求。
5．堆栈的硬件是由（）和（）构成，存取是按（）原则。
6．通常控制器的设计可分为（）和（），前者采用的核心器件是（），后者采用的核心器件是（）。
7．主机与外设的连接方式有（）、（）和（）。
8．目前在微型机中主机与外设广泛采用的信息交换方式是（）和（）。
三、简答题1．简述中断的处理过程。
它与程序查询方式有何不同点？2．按通道的工作方式，通道分哪几类？简述其特点。
3．画图说明存储系统的层次结构，并说明各种存储器的特点。
参考答案：1．答案要点：中断的处理过程大致可分为五个步骤：1）中断请求2）中断排队3）中断响应4）中断处理5）中断返回与程序查询方式的不同点：1）在程序中断方式下，CPU和外设可并行工作；而程序查询方式下，CPU与外设是串行工作的。
2）程序中断方式适合于对外界随机事件的处理。
而程序查询方式不具备这样的能力。
2．答案要点：按通道的工作方式，通道可分为字节多路通道、选择通道和数组多路通道三种类型。
特点：字节多路通道：1）有多个子通道，设备间可（分时）并行操作。
2）数据以字节为单位交叉传送。
3）适合于连接大量的低速设备。
选择通道：1）被选中的外设采用独占方式使用通道。
2）数据以成组（数据块）方式进行传输。
3）适合于连接高速外设。
数组多路通道：是将前二者的优点结合在一起的一种通道结构。
数组多路通道含有多个子通道，可同时执行多个通道程序，数据以成组方式进行传送。
既具有多路并行操作能力，又有很高的数据传输率，可用来连接多台中高速的外设。
3．答案要点：存储系统的层次结构如图所示：存储器的特点：1）高速缓存：存放当前要执行的程序和数据。
计算机组成原理课程设计完整版
目录1 需求分析 (1)1.1课程设计目的 (1)1.2课程设计内容及要求 (1)1.3TDN-CM++计算机组成原理实验教学系统特点 (2)1.4微指令格式分析 (2)1.5指令译码电路分析 (5)1.6寄存器译码电路分析 (6)1.7时序分析 (7)2 总体设计 (9)2.1数据格式和机器指令描述 (9)2.2机器指令设计 (11)3 详细设计 (16)3.1控制台微程序流程的详细设计 (16)3.2运行微程序流程的详细设计 (19)4 实现阶段 (31)4.1所用模型机数据通路图及引脚接线图 (31)4.2 测试程序及结果 (33)心得体会 (35)参考资料 (36)1 需求分析1.1 课程设计目的本课程设计是计算机科学与技术专业重要的实践性教学环节之一，是在学生学习完《计算机组成原理》课程后进行的一次全面的综合设计。
目的是通过一个完整的8位指令系统结构（ISA）的设计和实现，加深对计算机组成原理课程内容的理解，建立起整机系统的概念，掌握计算机设计的基本方法，培养学生科学的工作作风和分析、解决实际问题的工作能力。
1.2 课程设计内容及要求基于TDN-CM++计算机组成原理实验教学系统，设计和实现一个8位指令系统结构（ISA），通过调试和运行，使设计的计算机系统能够完成指定的功能。
设计过程中要求考虑到以下各方面的问题：（1）指令系统风格（寄存器-寄存器，寄存器-存储器，存储器-存储器）；（2）数据类型（无符号数，有符号数，整型，浮点型）；（3）存储器划分（指令，数据）；（4）寻址方式（立即数寻址，寄存器寻址，直接寻址等）；（5）指令格式（单字节，双字节，多字节）；（6）指令功能类别（算术／逻辑运算，存储器访问，寄存器操作，程序流控制，输入／输出）。
要求学生综合运用计算机组成原理、数字逻辑和汇编语言等相关课程的知识，理解和熟悉计算机系统的组成原理，掌握计算机主要功能部件的工作原理和设计方法，掌握指令系统结构设计的一般方法，掌握并运用微程序设计（Microprogramming）思想，在设计过程中能够发现、分析和解决各种问题，自行设计自己的指令系统结构（ISA）。
2022年中国石油大学克拉玛依校区数据科学与大数据技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年中国石油大学(北京)克拉玛依校区数据科学与大数据技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、采用指令Cache与数据Cache分离的主要目的是（）。
A.降低Cache的缺失损失B.提高Cache的命中率C.降低CPU平均访存时间D.减少指令流水线资源冲突2、有效容量为128KB的Cache，每块16B，8路组相联。
字节地址为1234567H的单元调入该Cache，其tag应为（）。
A.1234HB.2468HC.048DHD.12345H3、在原码两位乘中，符号位单独处理，参加操作的数是（）。
A.原码B.绝对值的补码C.补码D.绝对值4、某数采用IEEE754标准中的单精度浮点数格式表示为C6400000H，则该数的值是（）。
A.-1.5×213B.-1.5×212C.-0.5×213D.-0.5×2125、在定点机中执行算术运算时会产生溢出，其根本原因是（）。
A.主存容量不够B.运算结果无法表示C.操作数地址过大D.栈溢出6、系统总线中的数据线、地址线、控制线是根据（）来划分的。
A.总线所处的位置B.总线的传输方向C.总线传输的内容D.总线的材料7、总线按连接部件不同可分为（）。
A.片内总线、系统总线、通信总线B.数据总线、地址总线、控制总线C.主存总线I/O总线、DMA总线D.ISA总线、VESA总线、PCI总线8、计算机（）负责指令译码。
A.算术逻辑单元B.控制单元（或者操作码译码器）C.存储器电路D.输入/输出译码电路9、某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。
该机的MIPS数是（）。
A.100B.200C.400D.60010、下列选项中，能引起外部中断的事件是（）。
A.键盘输入B.除数为0C.浮点运算下溢D.访存缺贞11、在统一编址的方式下，存储单元和I/O设备是靠（）米区分的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3.1.1 数据格式
本设计中所有需要处理的数据全部采用定点无符号整数表示，8 个 bit 位，格式如
下：
76543210 数值
数据的范围是 0～28，即 0～255。
3.1.2 机器指令描述
机器指令描述见下表。
指令 类别 输 入 输 出 类 指 令
指令 名称 输入 指令
输出 指令
表 3-1 机器指令描述
图 2.3 时序信号图
TS1 时进行微程序控制器控制，TS2 时进行微指令寄存器控制，TS 时控制 LDIR、 LDAR，TS4 时对 P（1）、P（2）、P（3）、P（4）、AR、LOPC、LDRi、LDDR1、LDDR2 进行控制。
6
计算机组成原理课程设计
3 初步设计阶段
3.1 数据格式和机器指令描述
C 字段
9 8 7 开关 说明
0 0 1 P(1) 指令译码器中的 P(1)为低电平有效
0 1 0 P(2) 指令译码器中的 P(2)为低电平有效
0 1 1 P(3) 指令译码器中的 P(3)为低电平有效
1 0 0 P(4) 指令译码器中的 P(4)为低电平有效
1 1 0 LDPC 将自动输入的数据加 1 后输入到 PC 计数器中的控制开关
1 0 1 AR
本设计中不涉及
0 0 1 NULL 空操作
（5）字段 6～1 为该条微程序的八位二进制后继地址，其决定顺序执行哪条微程序。
3
计算机组成原理课程设计
2.2 指令译码电路分析 指令译码工作原理图如下：
SE5 SE4 SE3 SE2 SE1
FZ FC
SW-A T4 P(1)
SW-B P(2) P(3) P(4)
WE A9 A8
A
0
00
010
SW-B LDDR1
B
C
000 000
NULL
（1）打开 SW-B 将数据送到总线上，
（2）打开 LDDR1 将数据从总线流到 DR1 中。
3.
S3 S2 S1 S0 M CN 000001 F=A
WE A9 A8 1 01
WE CE
A 000 NULL
B 101 ALU-B
指令格式
助记符
IN
7 6543210
OP
R2
7 6543210 OP
OUT Addr
寻址方式
说明
寄存器寻 IN→R2 址
直接寻址 [Addr]→LED
7 6543210 Addr
存 取数
储
指令
7 6543210
器
OP
访
问
7 6543210
指
Addr
令
Lw Addr
直接寻址 [addr]→R0
7
计算机组成原理课程设计
强置改变有一个特点，当 SEi 为 1 时 无效，不能改变；只有 SEi 为 0 时，才能 对该位上的数进行改变；但只能由 0 变成 1，而不能逆转。
1. 强置写指令 当进行机器指令写入时，将 SWB,SWA 置成 01 状态，通过指令译码器的逻辑表达式 即可算出入口地址。 SE5=1 SE4=1 SE3=1 SE2=1 SE1=0 SE5～SE2 均无效，只有 SE1 有效，即可得出 010000 改变为 010001，即强置写的入 口地址为 21Q。 2. 强制写指令
2.3 寄存器译码电路分析
寄存器译码原理图如下。
I1 I0 LDRi
RD-B I3 I2
RS-B RI-B
译码器
S1
D1
S2
D4
ENB
译码器
S1
D1
S2
D4
ENB
译码器
S1
D1
S2
D4
ENB
LDB0 LDR1 LDR2 R0-B
R1-B
R2-B
图 2.2 寄存器译码原理图
寄存器的输入、输出不仅决定于输入、输出开关，还与机器指令的后四位(即 I3～I0) 有关，由其决定哪个寄存器被选中。
存数 指令
7 6543210
OP
R0
7 6543210 Addr
寄存 器间 传送 指令
无条 件转 移
7 6543210
OP
R2 R0
7 6543210 OP
7 6543210 Addr
STA Addr
直接寻址 R0→[addr]
MOV R2→R0 寄存器寻 R2→ R0 址
JMP Addr
立即寻址 Addr → PC
C 000 NULL
（1）打开 ALU-B 将数据送到总线上，其间 DR1 中的数据相当于
在 ALU 中做 F=A 的运算；
9
计算机组成原理课程设计
3.2.3 强置读
（2）打开 CE、WE 置成 01 状态，将数据从总线流到主存相应地 址单元中，完成数据写操作。
形成入口地址后，执行写操作。 1.
S3 S2 S1 S0 M CN WE
1.
S3 S2 S1 S0 M CN WE
000000
0
NULL
A9 A8 11
A 110 LDAR
B 110 PC-B
（1）打开 PC-B 将数据送到总线上；
（2）打开 LDAR 将数据从总线流到 AR 中；
（3）打开 LDPC，让自动加 1 的数据进入 PC 中。
2.
C 110 LDPC
S3 S2 S1 S0 M CN 000000 NULL
2.3.1 寄存器的输入 LDRi 为寄存器的输入开关，且为低电平有效(即 LDRi=0)，I1、I0 对寄存器进行选 择，决定数据进入哪个寄存器。
LDRi I1
I0
LDR0 0
0
0
LDR1 0
0
1
LDR2 0
1
0
2.3.2 寄存器的输出 RS-B、RD-B、RI-B 为寄存器的输出开关，且为低电平有效；I3、I2 对寄存器进行 选择，决定从哪个寄存器输出指令；从原理图上可以得出 R2-B 的输出，若 RI-B 有效则
说明
0 0 1 LDDRi 控制寄存器 Ri 的写入
0 1 0 LDDR1 暂存器 DR1 的控制开关
0 1 1 LDDR2 暂存器 DR2 的控制开关
1 0 0 LDIR 指令寄存器 IR 的控制开关
1 0 1 LOAD 非自动输入的数据装载入 PC 计数器的控制开关
1 1 0 LDAR 地址寄存器 AR 的控制开关
000000
0
NULL
A9 A8 11
A 110 LDAR
B 110 PC-B
（1）打开 PC-B 将数据送到总线上；
（2）打开 LDAR 将数据从总线流到 AR 中；
（3）打开 LDPC，让自动加 1 的数据进入 PC 中。
2.
C 110 LDPC
S3 S2 S1 S0 M CN 000000 NULL
5
计算机组成原理课程设计
无需关注 I3、I2 因而 I3、I2 可为任意状态。
RS-B RD-B RI-B I3
I2
R0-B 0
1
1
0
0
R1-B 0
1
1
0
1
R2-B 0
1
1
1
0
1
1
0
×
×
2.4 时序分析
T1、T2、T3、T4 为节拍控制端，本设计用了 T4 节拍控制端，当指令通过译码器 P （1）时，P（1）对操作码进行测试，通过节拍脉冲 T4 的控制，以便识别所要求的操作。
1
计算机组成原理课程设计
2 分析阶段
2.1 微指令格式分析
微指令格式如下表：
表 2-1 微代码定义
S3 S2 S1 S0 M CN WE A9 A8
A
B
C
24 23 22 21 20 19 18 17 16 15 14 12 11 10 9 8 7
13
每个字段的具体含义如下：
μA5～μA0 654321
WE A9 A8
A
0
01
010
WE CE LDDR1
B
C
000 000
NULL
（1）打开 CE、WE 置成 00 状态，将数据从主存送到总线上；
（2）打开 LDDR1 将数据从总线流到 DR1 中。
3.
S3 S2 S1 S0 M CN 000001 F=A
WE 1
NULL
A9 A8 10
LED-B
A 000 NULL
11
计算机组成原理课程设计
当进行机器指令写入时，将 SWB,SWA 置成 00 状态，通过指令译码器的逻辑表达式 即可算出入口地址。
停机 指令
7 6543210 OP
算术 减法 指令
7 6543210
OP
R0 R2
7 6543210 Addr
逻辑 或运 算指 令
7 6543210
OP
R0 R2
7 6543210 Addr
STOP
程序到此处终止
SUB Addr
直接寻址 R0-[Addr]→ R2
OR Addr
直接寻址 R0·[Addr]→ R2
S3 S2 S1 S0 M CN 000000
WE A9 A8 0 11 NULL
A 000
B 000
C 000
所有都为空操作，只是要通过后继地址转入到运行微程序的流
程中。
3.2.5 控制台指令 PC 计数器在用清零开关 CLR 清零后，通过控制台开始进行机器指令的读写和执行， 此 处 将 00Q 的 后 继 地 址 设 为 20Q （ 即 010000 ）。 此 时 只 有 P(4) 有 效 ， 即 P(4)=0,P(1)=P(2)=P(3)=1。