电路 集成电路的基本制造工艺
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
23
非 接 触 式 投影式
折射
各种光源的比较：
波长 （nm) 紫外光 365 ~ 436 UV 深紫外光 193 ~ 248 DUV 光谱 曝光方式 抗蚀 剂 各种有掩 光致 模方式 各种有掩 电子 模方式 掩模材料 玻璃/Cr 石英/Cr、Al 分辨率 0.5 μm 0.2 μm
极紫外光 EUV
Process Flow of Annealed Wafer
晶体生长
晶圆制作
高温退火
退火后的晶圆
Crystal Growth
硅晶体
Wafering
Slicing
切片
High Temp. Annealed Wafer Annealing (Surface Improvement）
（改善表面） Furnace 退火炉 Defect Free Surface by Surface Defect Annealing Map 利用退火消除缺陷
17
光刻是集成电路制造过程中最复杂 和最关键的工艺之一。光刻工艺利用光 敏的抗蚀涂层(光刻胶)发生光化学反应， 结合刻蚀的方法把掩膜版图形复制到圆 硅片上，为后序的掺杂、薄膜等工艺做 好准备。在芯片的制造过程中，会多次 反复使用光刻工艺。现在，为了制造电 子器件要采用多达24次光刻和多于250 次的单独工艺步骤，使得芯片生产时间 长达一个月之久。目前光刻已占到总的 制造成本的1/3以上，并且还在继续提高。
10
前部工序的主要工艺
晶圆处理制程（Wafer Fabrication；简称 Wafer Fab） 1. 图形转换：将设计在掩膜版(类似于照相底片)上的图 形转移到半导体单晶片上 2. 掺杂：根据设计的需要，将各种杂质掺杂在需要的
位置上，形成晶体管、接触等
3. 制膜：制作各种材料的薄膜
11
集成电路工艺
用于接触、接近 式曝光、投影式 曝光，生产周期 短，缺陷密度低。
图形刻蚀技术 (Etching Technology)
虽然，光刻和刻蚀是两个不同的加工工艺， 但因为这两个工艺只有连续进行，才能完成真正意 义上的图形转移。在工艺线上，这两个工艺是放在 同一工序，因此，有时也将这两个工艺步骤统称为 光刻。 湿法刻蚀：利用液态化学试剂或溶液通过化 学反应进行刻蚀的方法。
1.6 集成电路的基本制造工艺 流程 （见教材第1章）
1
1.1 硅衬底材料的制备
任何集成电路的制造都离不开衬底材 料—单晶硅。制备单晶硅有两种方法：悬 浮区熔法和直拉法。 悬浮区熔法是在20世纪50年代提出看 并很快被应用到晶体制备技术中。用这种 方法制备的单晶硅的电阻率非常高，特别 适合制作电力电子器件。目前悬浮区熔法 制备的单晶硅仅占有很小的市场份额。
X 射线
10 ~ 15
0.2 ~ 4
缩小全 反射
接近
电子 多涂层反射层/ 0.1 μm 金属吸收层
电子 Si、Si3N4、
Al2O3/ Au、Pt、 Os 等
0.1 μm
24
各种获得抗蚀剂图形的途径：
电、离子束图形发生器 CAD 光学图形发生器 掩模图形的产生 光学复制用的掩模 高分辨率用的掩模 用于深紫外光、 极紫外光、 X 射 线、电子束投影、 离子束投影等的 曝光，适宜于大 批量生产。 直接描画式曝光 用于电、离子束 扫描曝光，适宜 于试验性器件、 要求分辨率特别 高的器件、少量 生产的器件。 25 电、离子束曝光系统
图形转换：
光刻：接触光刻、接近光刻、投影光刻、电子 束光刻 刻蚀：干法刻蚀、湿法刻蚀
掺杂：
离子注入 扩散 退火
制膜：
氧化：干氧氧化、湿氧氧化等 CVD：APCVD、LPCVD、PECVD PVD：蒸发、溅射
12
三、后部封装 （在另外厂房）
（1）背面减薄 （2）划片、掰片 （3）粘片 （4）压焊：金丝球焊 （5）切筋 （6）整形 （7）封装 （8）沾锡：保证管脚的电学接触 （9）老化 （10）成测 （11）打字、包装
划片
13
金丝 劈
加热
压焊
14
版图与制版
设计与工艺制造之间的接口是版图。什么是 版图？它是一组相互套合的图形，各层版图相应 于不同的工艺步骤，每一层版图用不同的图案来 表示。版图与所采用的制备工艺紧密相关。 在计算机及其VLSI设计系统上设计完成的集 成电路版图还只是一些图像或(和)数据，在将设 计结果送到工艺线上实验时，还必须经过一个重 要的中间环节：制版。所以，在介绍基本的集成 电路加工工艺之前，先简要地介绍集成电路加工 的掩模(Masks)及其制造。 通常我们看到的器件 版图是一组复合图，这个复合图实际上是由若干 个分层图形叠合而成，这个过程和印刷技术中的 套印技术非常相像。
Si Crystal
抛光片
Polished Wafer
Si Melt
熔硅
Graphite Heater
石墨加热器
Polishing
抛光
8
二、前部工序
Mask 掩膜版
CHIP
9
晶圆处理制程
晶圆处理制程之主要工作为在硅晶圆上制作电 路与电子元件（如电晶体管、电容器、逻辑门等）， 为上述各制程中所需技术最复杂且资金投入最多的 过程 ，以微处理器（Microprocessor）为例，其所 需处理步骤可达数百道，而其所需加工机台先进且 昂贵，动辄数千万一台，其所需制造环境为为一温 度、湿度与 含尘（Particle）均需控制的无尘室/超 净间（Clean-Room），虽然详细的处理程序是随 著产品种类与所使用的技术有关；不过其基本处理 步骤通常是晶圆先经过适当的清洗（Cleaning）之 後，接著进行氧化（Oxidation）及沉积，最後进行 显影、蚀刻及离子注入等反覆步骤，以完成晶圆上 电路的加工与制作。
线条
21
几种常见的光刻方法
接触式光刻、接近式曝光、投影式曝光
22
光学曝光的各种曝光方式及其利弊
接 触 式 优点：设备简单，分辨率较高。
缺点：掩模版与晶片易损伤，成品率低。
接近式 优点：掩模版寿命长，成本低。 缺点：衍射效应严重，影响分辨率。 全反射 优点：无像差，无驻波效应影响。 缺点：光学系统复杂，对准困难。 优点：对片子平整度要求低，可采用 较大孔径的透镜以提高分辨率，掩模 制造方便。 缺点：设备昂贵，曝光效率低。
最大直径可达45厘米，最大长度为3米。
6
1.2 集成电路制造工艺
1.2.1 集成电路加工过程简介
一、硅片制备（切、磨、抛） *圆片（Wafer）尺寸与衬底厚度： 3— 0.4mm 5— 0.625mm 4— 0.525mm 6— 0.75mm 硅片的大部分用于机械支撑。
7
晶圆退火工艺流程
18
正 胶 ： 曝 光 后 可 溶 分 辨 率 高
负 胶 ： 曝 光 后 不 可 溶 分 辨 率 差
19
光刻 (Photolithography & Etching) 过程如下： 1．打底膜（HMDS--粘附促进剂） 2. 涂光刻胶 3. 前烘 4．对版曝光 5．显影 6. 坚膜 7．刻蚀：采用干法刻蚀（Dry Etching） 8．去胶：化学方法及干法去胶 (1)丙酮中，然后用无水乙醇 (2)发烟硝酸 (3)等离子体的干法刻蚀技术
29
扩
散
替位式扩散：杂质离子占据硅原子的位： Ⅲ、Ⅴ族元素 一般要在很高的温度(950～1280℃)下进行， 横向扩散严重。但对设备的要求相对较低。 磷、硼、砷等在二氧化硅层中的扩散系数均远 小于在硅中的扩散系数，可以利用氧化层作为 杂质扩散的掩蔽层 间隙式扩散：杂质离子位于晶格间隙： Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大6～7个数量级 （绝对不许用手摸硅片—防止Na+沾污。）
20
光刻三要素：光刻胶、掩膜版和光刻机
光刻胶又叫光致抗蚀剂，它是由光敏化合物、 基体树脂和有机溶剂等混合而成的胶状液体 光刻胶受到特定波长光线的作用后，导致其 化学结构发生变化，使光刻胶在某种特定溶 液中的溶解特性改变
正胶：分辨率高，在超大规模集成电路工
艺中，一般只采用正胶
负胶： 分辨率差，适于加工线宽≥3m的
30
Sc
源自文库
Sc
xJ
xJ
柱面 平面 球面 立体图 剖面图
4
生长硅单晶炉示意图
5
把块状多晶硅放入坩埚内加热到 1440℃再次熔化。为了防 止硅在高温下被氧化，坩埚内被抽成真空并注入惰性气体氩气。 之后用纯度 99.7% 的钨丝悬挂“硅籽晶”探入熔融硅中，以
2~20转/分钟的转速及 3~10毫米/分钟的速率从熔液中将单晶硅
棒缓慢拉出。这样就会得到一根纯度极高的单硅晶棒，理论上
干法刻蚀：主要指利用低压放电产生的等离子 体中的离子或游离基(处于激发态的分子、原子及 各种原子基团等)与材料发生化学反应或通过轰击 等物理作用而达到刻蚀的目的。
26
干法刻蚀是用等离子体进行薄膜刻蚀的技 术。它是硅片表面物理和化学两种过程平衡的结 果。在半导体刻蚀工艺中，存在着两个极端：离 子铣是一种纯物理刻蚀，可以做到各向异性刻蚀， 但不能进行选择性刻蚀；而湿法刻蚀如前面所述 则恰恰相反。人们对这两种极端过程进行折中， 得到目前广泛应用的一些干法刻蚀技术。例如； 反应离子刻蚀(RIE --Reactive Ion Etching)和高 密度等离子体刻蚀(HDP)。这些工艺都具有各向 异性刻蚀和选择性刻蚀的特点。反应离子刻蚀通 过活性离子对衬底的物理轰击和化学反应双重作 用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点， 同时兼有各向异性和选择性好的优点。目前， RIE已成为VLSI工艺中应用最广泛的主流刻蚀技 术。
2
随着超大规模集成电路的不 断发展，不但要求单晶硅的尺寸 不断增加，而且要求所有的杂质 浓度能得到精密控制，而悬浮区 熔法无法满足这些要求，因此， 直拉法制备的单晶硅越来越多地 被人们所采用。目前市场上的单 晶硅绝大部分是采用直拉法制备 得到的。
3
矽/硅晶圓材料（Wafer）
圓晶是制作矽半导体IC所用之矽晶片， 狀似圓形，故稱晶圓。材料是「矽」， IC （Integrated Circuit）工厂用的矽晶片即為 矽晶体，因為整片的矽晶片是單一完整的晶 体，故又稱為單晶体。但在整体固态晶体內， 眾多小晶体的方向不相，則為复晶體（或多 晶体）。生成單晶体或多晶体与晶体生長時 的溫度，速率与雜質都有關系。
15
制版的目的就是产生一套分层的版图掩 模，为将来进行图形转移，即将设计的版图转 移到硅片上去做准备。 制版是通过图形发生器完成图形的缩小和 重复。在设计完成集成电路的版图以后，设计 者得到的是一组标准的制版数据，将这组数据 传送给图形发生器(一种制版设备)，图形发生 器（PG-pattern generator）根据数据，将设 计的版图结果分层的转移到掩模版上(掩模版 为涂有感光材料的优质玻璃板)，这个过程叫 初缩。
16
1.2.2 图形转换（光刻与刻蚀工艺）
光刻是加工集成电路微图形结构的关键工艺技 术，通常，光刻次数越多，就意味着工艺越复杂。 另—方面，光刻所能加工的线条越细，意味着工艺 线水平越高。光刻工艺是完成在整个硅片上进行开 窗的工作。 光刻技术类似于照片的印相技术，所不同的是， 相纸上有感光材料，而硅片上的感光材料--光刻胶是 通过旋涂技术在工艺中后加工的。光刻掩模相当于 照相底片，一定的波长的光线通过这个“底片”， 在光刻胶上形成与掩模版（光罩）图形相反的感光 区，然后进行显影、定影、坚膜等步骤，在光刻胶 膜上有的区域被溶解掉，有的区域保留下来，形成 了版图图形。
第1章 硅集成电路工艺
1.1 硅衬底材料的制备 1.2 硅集成电路制造工艺 1.2.1 集成电路加工过程简介 1.2.2 图形转换（光刻与刻蚀工艺） 1.2.3 掺杂工艺（扩散与离子注入） 1.2.4 制膜 （制作各种材料的薄膜） 1.3 集成电路生产线 1.4 集成电路封装 1.5 集成电路工艺小结
27
1.2.3 掺杂工艺（扩散与离子注入）
通过掺杂可以在硅衬底上形成不同类型的半导体区 域，构成各种器件结构。掺杂工艺的基本思想就是通过 某种技术措施，将一定浓度的Ⅲ价元素，如硼，或Ⅴ价 元素，如磷、砷等掺入半导体衬底。
G D D
Al
SiO2
S
G
N
N
P-si S
28
掺杂：将需要的杂质掺入特定的 半导体区域中，以达到改变半导 体电学性质，形成PN结、电阻、 欧姆接触 磷(P)、砷(As) — N型硅 硼(B) — P型硅 掺杂工艺：扩散、离子注入
非 接 触 式 投影式
折射
各种光源的比较：
波长 （nm) 紫外光 365 ~ 436 UV 深紫外光 193 ~ 248 DUV 光谱 曝光方式 抗蚀 剂 各种有掩 光致 模方式 各种有掩 电子 模方式 掩模材料 玻璃/Cr 石英/Cr、Al 分辨率 0.5 μm 0.2 μm
极紫外光 EUV
Process Flow of Annealed Wafer
晶体生长
晶圆制作
高温退火
退火后的晶圆
Crystal Growth
硅晶体
Wafering
Slicing
切片
High Temp. Annealed Wafer Annealing (Surface Improvement）
（改善表面） Furnace 退火炉 Defect Free Surface by Surface Defect Annealing Map 利用退火消除缺陷
17
光刻是集成电路制造过程中最复杂 和最关键的工艺之一。光刻工艺利用光 敏的抗蚀涂层(光刻胶)发生光化学反应， 结合刻蚀的方法把掩膜版图形复制到圆 硅片上，为后序的掺杂、薄膜等工艺做 好准备。在芯片的制造过程中，会多次 反复使用光刻工艺。现在，为了制造电 子器件要采用多达24次光刻和多于250 次的单独工艺步骤，使得芯片生产时间 长达一个月之久。目前光刻已占到总的 制造成本的1/3以上，并且还在继续提高。
10
前部工序的主要工艺
晶圆处理制程（Wafer Fabrication；简称 Wafer Fab） 1. 图形转换：将设计在掩膜版(类似于照相底片)上的图 形转移到半导体单晶片上 2. 掺杂：根据设计的需要，将各种杂质掺杂在需要的
位置上，形成晶体管、接触等
3. 制膜：制作各种材料的薄膜
11
集成电路工艺
用于接触、接近 式曝光、投影式 曝光，生产周期 短，缺陷密度低。
图形刻蚀技术 (Etching Technology)
虽然，光刻和刻蚀是两个不同的加工工艺， 但因为这两个工艺只有连续进行，才能完成真正意 义上的图形转移。在工艺线上，这两个工艺是放在 同一工序，因此，有时也将这两个工艺步骤统称为 光刻。 湿法刻蚀：利用液态化学试剂或溶液通过化 学反应进行刻蚀的方法。
1.6 集成电路的基本制造工艺 流程 （见教材第1章）
1
1.1 硅衬底材料的制备
任何集成电路的制造都离不开衬底材 料—单晶硅。制备单晶硅有两种方法：悬 浮区熔法和直拉法。 悬浮区熔法是在20世纪50年代提出看 并很快被应用到晶体制备技术中。用这种 方法制备的单晶硅的电阻率非常高，特别 适合制作电力电子器件。目前悬浮区熔法 制备的单晶硅仅占有很小的市场份额。
X 射线
10 ~ 15
0.2 ~ 4
缩小全 反射
接近
电子 多涂层反射层/ 0.1 μm 金属吸收层
电子 Si、Si3N4、
Al2O3/ Au、Pt、 Os 等
0.1 μm
24
各种获得抗蚀剂图形的途径：
电、离子束图形发生器 CAD 光学图形发生器 掩模图形的产生 光学复制用的掩模 高分辨率用的掩模 用于深紫外光、 极紫外光、 X 射 线、电子束投影、 离子束投影等的 曝光，适宜于大 批量生产。 直接描画式曝光 用于电、离子束 扫描曝光，适宜 于试验性器件、 要求分辨率特别 高的器件、少量 生产的器件。 25 电、离子束曝光系统
图形转换：
光刻：接触光刻、接近光刻、投影光刻、电子 束光刻 刻蚀：干法刻蚀、湿法刻蚀
掺杂：
离子注入 扩散 退火
制膜：
氧化：干氧氧化、湿氧氧化等 CVD：APCVD、LPCVD、PECVD PVD：蒸发、溅射
12
三、后部封装 （在另外厂房）
（1）背面减薄 （2）划片、掰片 （3）粘片 （4）压焊：金丝球焊 （5）切筋 （6）整形 （7）封装 （8）沾锡：保证管脚的电学接触 （9）老化 （10）成测 （11）打字、包装
划片
13
金丝 劈
加热
压焊
14
版图与制版
设计与工艺制造之间的接口是版图。什么是 版图？它是一组相互套合的图形，各层版图相应 于不同的工艺步骤，每一层版图用不同的图案来 表示。版图与所采用的制备工艺紧密相关。 在计算机及其VLSI设计系统上设计完成的集 成电路版图还只是一些图像或(和)数据，在将设 计结果送到工艺线上实验时，还必须经过一个重 要的中间环节：制版。所以，在介绍基本的集成 电路加工工艺之前，先简要地介绍集成电路加工 的掩模(Masks)及其制造。 通常我们看到的器件 版图是一组复合图，这个复合图实际上是由若干 个分层图形叠合而成，这个过程和印刷技术中的 套印技术非常相像。
Si Crystal
抛光片
Polished Wafer
Si Melt
熔硅
Graphite Heater
石墨加热器
Polishing
抛光
8
二、前部工序
Mask 掩膜版
CHIP
9
晶圆处理制程
晶圆处理制程之主要工作为在硅晶圆上制作电 路与电子元件（如电晶体管、电容器、逻辑门等）， 为上述各制程中所需技术最复杂且资金投入最多的 过程 ，以微处理器（Microprocessor）为例，其所 需处理步骤可达数百道，而其所需加工机台先进且 昂贵，动辄数千万一台，其所需制造环境为为一温 度、湿度与 含尘（Particle）均需控制的无尘室/超 净间（Clean-Room），虽然详细的处理程序是随 著产品种类与所使用的技术有关；不过其基本处理 步骤通常是晶圆先经过适当的清洗（Cleaning）之 後，接著进行氧化（Oxidation）及沉积，最後进行 显影、蚀刻及离子注入等反覆步骤，以完成晶圆上 电路的加工与制作。
线条
21
几种常见的光刻方法
接触式光刻、接近式曝光、投影式曝光
22
光学曝光的各种曝光方式及其利弊
接 触 式 优点：设备简单，分辨率较高。
缺点：掩模版与晶片易损伤，成品率低。
接近式 优点：掩模版寿命长，成本低。 缺点：衍射效应严重，影响分辨率。 全反射 优点：无像差，无驻波效应影响。 缺点：光学系统复杂，对准困难。 优点：对片子平整度要求低，可采用 较大孔径的透镜以提高分辨率，掩模 制造方便。 缺点：设备昂贵，曝光效率低。
最大直径可达45厘米，最大长度为3米。
6
1.2 集成电路制造工艺
1.2.1 集成电路加工过程简介
一、硅片制备（切、磨、抛） *圆片（Wafer）尺寸与衬底厚度： 3— 0.4mm 5— 0.625mm 4— 0.525mm 6— 0.75mm 硅片的大部分用于机械支撑。
7
晶圆退火工艺流程
18
正 胶 ： 曝 光 后 可 溶 分 辨 率 高
负 胶 ： 曝 光 后 不 可 溶 分 辨 率 差
19
光刻 (Photolithography & Etching) 过程如下： 1．打底膜（HMDS--粘附促进剂） 2. 涂光刻胶 3. 前烘 4．对版曝光 5．显影 6. 坚膜 7．刻蚀：采用干法刻蚀（Dry Etching） 8．去胶：化学方法及干法去胶 (1)丙酮中，然后用无水乙醇 (2)发烟硝酸 (3)等离子体的干法刻蚀技术
29
扩
散
替位式扩散：杂质离子占据硅原子的位： Ⅲ、Ⅴ族元素 一般要在很高的温度(950～1280℃)下进行， 横向扩散严重。但对设备的要求相对较低。 磷、硼、砷等在二氧化硅层中的扩散系数均远 小于在硅中的扩散系数，可以利用氧化层作为 杂质扩散的掩蔽层 间隙式扩散：杂质离子位于晶格间隙： Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大6～7个数量级 （绝对不许用手摸硅片—防止Na+沾污。）
20
光刻三要素：光刻胶、掩膜版和光刻机
光刻胶又叫光致抗蚀剂，它是由光敏化合物、 基体树脂和有机溶剂等混合而成的胶状液体 光刻胶受到特定波长光线的作用后，导致其 化学结构发生变化，使光刻胶在某种特定溶 液中的溶解特性改变
正胶：分辨率高，在超大规模集成电路工
艺中，一般只采用正胶
负胶： 分辨率差，适于加工线宽≥3m的
30
Sc
源自文库
Sc
xJ
xJ
柱面 平面 球面 立体图 剖面图
4
生长硅单晶炉示意图
5
把块状多晶硅放入坩埚内加热到 1440℃再次熔化。为了防 止硅在高温下被氧化，坩埚内被抽成真空并注入惰性气体氩气。 之后用纯度 99.7% 的钨丝悬挂“硅籽晶”探入熔融硅中，以
2~20转/分钟的转速及 3~10毫米/分钟的速率从熔液中将单晶硅
棒缓慢拉出。这样就会得到一根纯度极高的单硅晶棒，理论上
干法刻蚀：主要指利用低压放电产生的等离子 体中的离子或游离基(处于激发态的分子、原子及 各种原子基团等)与材料发生化学反应或通过轰击 等物理作用而达到刻蚀的目的。
26
干法刻蚀是用等离子体进行薄膜刻蚀的技 术。它是硅片表面物理和化学两种过程平衡的结 果。在半导体刻蚀工艺中，存在着两个极端：离 子铣是一种纯物理刻蚀，可以做到各向异性刻蚀， 但不能进行选择性刻蚀；而湿法刻蚀如前面所述 则恰恰相反。人们对这两种极端过程进行折中， 得到目前广泛应用的一些干法刻蚀技术。例如； 反应离子刻蚀(RIE --Reactive Ion Etching)和高 密度等离子体刻蚀(HDP)。这些工艺都具有各向 异性刻蚀和选择性刻蚀的特点。反应离子刻蚀通 过活性离子对衬底的物理轰击和化学反应双重作 用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点， 同时兼有各向异性和选择性好的优点。目前， RIE已成为VLSI工艺中应用最广泛的主流刻蚀技 术。
2
随着超大规模集成电路的不 断发展，不但要求单晶硅的尺寸 不断增加，而且要求所有的杂质 浓度能得到精密控制，而悬浮区 熔法无法满足这些要求，因此， 直拉法制备的单晶硅越来越多地 被人们所采用。目前市场上的单 晶硅绝大部分是采用直拉法制备 得到的。
3
矽/硅晶圓材料（Wafer）
圓晶是制作矽半导体IC所用之矽晶片， 狀似圓形，故稱晶圓。材料是「矽」， IC （Integrated Circuit）工厂用的矽晶片即為 矽晶体，因為整片的矽晶片是單一完整的晶 体，故又稱為單晶体。但在整体固态晶体內， 眾多小晶体的方向不相，則為复晶體（或多 晶体）。生成單晶体或多晶体与晶体生長時 的溫度，速率与雜質都有關系。
15
制版的目的就是产生一套分层的版图掩 模，为将来进行图形转移，即将设计的版图转 移到硅片上去做准备。 制版是通过图形发生器完成图形的缩小和 重复。在设计完成集成电路的版图以后，设计 者得到的是一组标准的制版数据，将这组数据 传送给图形发生器(一种制版设备)，图形发生 器（PG-pattern generator）根据数据，将设 计的版图结果分层的转移到掩模版上(掩模版 为涂有感光材料的优质玻璃板)，这个过程叫 初缩。
16
1.2.2 图形转换（光刻与刻蚀工艺）
光刻是加工集成电路微图形结构的关键工艺技 术，通常，光刻次数越多，就意味着工艺越复杂。 另—方面，光刻所能加工的线条越细，意味着工艺 线水平越高。光刻工艺是完成在整个硅片上进行开 窗的工作。 光刻技术类似于照片的印相技术，所不同的是， 相纸上有感光材料，而硅片上的感光材料--光刻胶是 通过旋涂技术在工艺中后加工的。光刻掩模相当于 照相底片，一定的波长的光线通过这个“底片”， 在光刻胶上形成与掩模版（光罩）图形相反的感光 区，然后进行显影、定影、坚膜等步骤，在光刻胶 膜上有的区域被溶解掉，有的区域保留下来，形成 了版图图形。
第1章 硅集成电路工艺
1.1 硅衬底材料的制备 1.2 硅集成电路制造工艺 1.2.1 集成电路加工过程简介 1.2.2 图形转换（光刻与刻蚀工艺） 1.2.3 掺杂工艺（扩散与离子注入） 1.2.4 制膜 （制作各种材料的薄膜） 1.3 集成电路生产线 1.4 集成电路封装 1.5 集成电路工艺小结
27
1.2.3 掺杂工艺（扩散与离子注入）
通过掺杂可以在硅衬底上形成不同类型的半导体区 域，构成各种器件结构。掺杂工艺的基本思想就是通过 某种技术措施，将一定浓度的Ⅲ价元素，如硼，或Ⅴ价 元素，如磷、砷等掺入半导体衬底。
G D D
Al
SiO2
S
G
N
N
P-si S
28
掺杂：将需要的杂质掺入特定的 半导体区域中，以达到改变半导 体电学性质，形成PN结、电阻、 欧姆接触 磷(P)、砷(As) — N型硅 硼(B) — P型硅 掺杂工艺：扩散、离子注入