复旦大学集成电路工艺原理作业08
(完整版)集成电路工艺原理期末试题
电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷（120分钟）一张A4纸开卷教师：邓小川一二三四五六七八九十总分评卷教师1、名词解释：(7分)答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。
特征尺寸：集成电路中半导体器件能够加工的最小尺寸。
Fabless：IC 设计公司，只设计不生产。
SOI：绝缘体上硅。
RTA：快速热退火。
微电子：微型电子电路。
IDM：集成器件制造商。
Chipless：既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。
LOCOS：局部氧化工艺。
STI：浅槽隔离工艺。
2、现在国际上批量生产IC所用的最小线宽大致是多少，是何家企业生产？请举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？(7分) 答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。
在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材料；应变硅技术。
3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工艺是哪种器件隔离工艺，为什么？(7分)答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－STI两种隔离工艺。
主流深亚微米隔离工艺是：STI。
STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无侵蚀；与CMP兼容。
4、在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？(7分)答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞产生电子空穴对，热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。
LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。
LDD降低的杂质浓度减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，从而防止热载流子产生。
集成电路工艺原理接触及互连原理
6/47
各
种
延
迟
减小互连延迟的途径:
1）低电阻率金属(Cu) 2）low-k介质
7/47
对IC金属化系统的主要要求
电学、机械、热学、热力学及化学
(1) 金属和半导体形成低阻接触 (2) 低阻互连 (3) 与下面的氧化层或其它介质层的粘附性好 (4) 台阶覆盖好 (5) 结构稳定，不发生电迁移及腐蚀现象 (6) 易刻蚀 (7) 制备工艺简单
1540 2165 1326 992
TiN
50-150
2950
Ti30W70 Heavily doped poly-Si
75-200 450-10000
2200 1417
10/47
衡量欧姆接触质量的参数是比接触电阻 c
金属线 接触面积A
重掺杂硅
rc
1 dJ
dV V 0
定义：零偏压附近电流密
17/47
18/47
（1）铝的电迁移
当大密度电流流过金属薄膜时，具有大动量 的导电电子将与金属原子发生动量交换，使 金属原子沿电子流的方向迁移，这种现象称 为金属电迁移
电迁移会使金属原子在阳极端堆积，形成小 丘或晶须，造成电极间短路；在阴极端由于 金属空位的积聚而形成空洞，导致电路开路
void Hillock e
金属间介质（IMD）
钝化层（passivation）
3/47
后端工艺越来越重要 占了工艺步骤中大部分 影响IC芯片的速度
4/47
多层金属互 连增加了电 路功能并使 速度加快
5/47
互
连
的
速
度
限
制
可
以
作
由全局互连造成的延迟可以表达为：
集成电路技术集成电路工艺原理试卷(练习题库)(2023版)
集成电路技术集成电路工艺原理试卷（练习题库）1、用来做芯片的高纯硅被称为（），英文简称（），有时也被称为（）。
2、单晶硅生长常用（）和（）两种生长方式，生长后的单晶硅被称为（）。
3、晶圆的英文是（），其常用的材料是（）和（）。
4、晶圆制备的九个工艺步骤分别是（）、整型、（）、磨片倒角、刻蚀、（）、清洗、检查和包装。
5、从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（）、O 和（）。
6、CZ直拉法生长单晶硅是把（）变为（）并且（）的固体硅锭。
7、CZ直拉法的目的是（）。
8、影响CZ直拉法的两个主要参数是O和（）。
9、晶圆制备中的整型处理包括（）、（）和（）。
10、制备半导体级硅的过程：1、（）；2、（）；3、O011、热氧化工艺的基本传输到芯片的不同部分。
77、多层金属化指用来连接硅片上高密度堆积器件的那些金属层。
78、阻挡层金属是淀积金属或金属塞，其作用是增加上下层材料的附着。
79、关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。
80、传统互连金属线的材料是铝，即将取代它的金属材料是铜。
81、溅射是个化学过程，而非物理过程。
82、表面起伏的硅片进行平坦化处理，主要采用将低处填平的方法。
83、化学机械平坦化，简称CMP,它是一种表面全局平坦化技术。
84、平滑是一种平坦化类型，它只能使台阶角度圆滑和侧壁倾斜，但高度没有显著变化。
85、反刻是一种传统的平坦化技术，它能够实现全局平坦化。
86、电机电流终点检测不适合用作层间介质的化学机械平坦化。
87、在CMP为零的转换器。
133、CD是指硅片上的最小特征尺寸。
134、集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。
简而言之，这些操作可以分为四大基本类：薄膜135、人员持续不断地进出净化间，是净化间沾污的最大来源。
136、硅片制造厂可分为六个的区域，各个区域的照明都采用同一种光源以达到标准化。
137、世界上第一块集成电路是用硅半导体材料作为衬底制造的。
(完整版)集成电路工艺原理期末试题
Ti/TiN；Al/AlCu；TiN。
：接触层金属和阻挡层金属。
：导电层；
：阻挡层金属和抗反射涂层。
、 离子注入后为什么要退火，高温退火和快速热处理哪个更优越，为什么？
分)
离子注入会将原子撞击出晶格结构而损伤硅片晶格。如果注入的剂量很
这些间隙杂质只有经过高温退火过程才能被激活。退火能够加
∴ t2
＋0.5tox＝0.2×(2 +0.25)；即 tox＝ 0.4659μm
2 h内湿氧水汽氧化所生成的SiO
厚度为0.4659μm。
总的硅片氧化生成的二氧化硅厚度t
＝ 0.0855 +0.4659 =0.5514μm
∴ 消耗的硅层厚度为t
＝0.5514×0.45=0.2481μm
(a) ∵ t2
+ Atox＝B(t + τ)，又∵初始氧化层厚度为0；
∴ τ
＝ ( t2ox + Atox ) / B = 0 h
∵ t2
＋Atox＝B(t1 +τ1)，又∵ t1=0.5 h；
∴ t2
＋0.09tox＝0.03×(0.5 +0)；即 tox＝ 0.0855 μm
1.44的水溶液，光刻机使用的光源为波长193nm的准分子激光器，k
0.6，试求此镜头的数值孔径NA、焦深和光刻机的分辨率。(10分)
(1) 数值孔径： NA = (n)sinθ
≈(n)透镜半径/透镜的焦长≈6/10≈0.6
焦深： DOF = λ/2(NA)2 = 193/2*(0.6)2 =268 nm
20分）
、硅片热氧化生长遵从如下公式：t2
＋Atox＝B(t + τ)，其中tox为硅片经过t时
《集成电路工艺原理(芯片制造)》课程+试题库
一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。
2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。
3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。
4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。
5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。
6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。
7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。
影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。
8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。
9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。
氧化10．二氧化硅按结构可分为（）和（）或（）。
11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。
12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。
13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。
14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。
15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。
16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。
17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。
(完整版)集成电路工艺原理试题总体答案
目录一、填空题（每空1分，共24分）....................................................................二、判断题（每小题1。
5分,共9分）.................................................................三、简答题（每小题4分，共28分）..................................................................四、计算题（每小题5分，共10分）..................................................................五、综合题（共9分）...............................................................................一、填空题（每空1分，共24分）1.制作电阻分压器共需要三次光刻，分别是电阻薄膜层光刻、高层绝缘层光刻和互连金属层光刻。
2.集成电路制作工艺大体上可以分成三类,包括图形转化技术、薄膜制备技术、掺杂技术.3.晶体中的缺陷包括点缺陷、线缺陷、面缺陷、体缺陷等四种。
4.高纯硅制备过程为氧化硅→粗硅→ 低纯四氯化硅→ 高纯四氯化硅→ 高纯硅.5.直拉法单晶生长过程包括下种、收颈、放肩、等径生长、收尾等步骤.6.提拉出合格的单晶硅棒后,还要经过切片、研磨、抛光等工序过程方可制备出符合集成电路制造要求的硅衬底片。
7.常规的硅材料抛光方式有：机械抛光，化学抛光，机械化学抛光等。
8.热氧化制备SiO2的方法可分为四种，包括干氧氧化、水蒸汽氧化、湿氧氧化、氢氧合成氧化 .9.硅平面工艺中高温氧化生成的非本征无定性二氧化硅对硼、磷、砷(As）、锑（Sb）等元素具有掩蔽作用。
10.在SiO2内和Si— SiO2界面存在有可动离子电荷、氧化层固定电荷、界面陷阱电荷、氧化层陷阱等电荷.11.制备SiO2的方法有溅射法、真空蒸发法、阳极氧化法、热氧化法、热分解淀积法等。
复旦大学集成电路工艺原理作业03
作业3：光刻1
1. 对于NA ＝0.6的曝光系统，设k 1＝0.6，k 2＝0.5。
考虑100 nm
到1000 nm 之间的波长（DUV 至可见光），计算其在不同的曝光波长下的理论分辨率和焦深，并作图。
在图中标示出常用的光刻波长（i 线，g 线，KrF 和ArF ）。
根据计算和图，请说明ArF 对于0.13 μm 和0.1 μm 技术是否足够？
2、 计算有9块掩模工艺的的最终成品率。
掩膜中有4块平均致命
缺陷密度为0.1cm -2， 4块为0.25 cm -2，还有一块为1.0 cm -2，芯片面积为50mm 2.
3、 一个X 光接近式曝光系统，使用的光子能量为1 keV ，如果版
和硅片的间距为20 μm ，估算该系统所能达到的理论衍射分辨率。
（注：λ/hC E =）。
4、 假定某种光刻胶可以MTF ＝0.3分辨图形，如果曝光系统的
NA ＝0.4，S ＝0.5。
则采用i 线光源时光刻分辨的最小尺寸为多少？（选做）。
复旦集成电路工艺课件-05
一般， g线和i线胶的对比度在2～3，而DUV胶的对比 度为5～10。
依赖于工艺参数，如：显影液、前烘时间、曝光后及
坚膜的温度，光源波长和硅片的表面形貌等
INFO130024.02
集成电路工艺原理
第四章 光刻原理 (下)
局部曝光区域决定图形的陡直度
6/41
f
2、临界调制传递函数CMTF (critical modulation transfer function)：胶分辨图形所需的 最小光学传递函数MTF。
18/41
光源
NGL: X射线(5Å)，电子束(0.62Å)，离子束(0.12 Å)
INFO130024.02
集成电路工艺原理
第四章 光刻原理 (下)
19/41
248 nm
193 nm
157 nm
13.5 nm
INFO130024.02
集成电路工艺原理
第四章 光刻原理 (下)
2、Reducing resolution factor k1
Wmin g
投影式（远场衍射）：分辨率、 焦深、MTF、不相干度S
R k1 NA
掩模版制作 光刻机工作模式： 接触式，接近式，投 影式（扫描式，步进 式，步进扫描式）
DOF k2
( NA)2
光刻胶：正胶/负胶 光刻胶的组成 i线/g线（PAC） DUV（PAG）
INFO130024.02
集成电路工艺原理
第四章 光刻原理 (下)
30/41
45, 32, 22 nm Technology nodes 全氟聚烷基醚油
INFO130024.02
集成电路工艺原理
第四章 光刻原理 (下)
电子与通信技术：集成电路工艺原理考试资料(题库版)
电子与通信技术：集成电路工艺原理考试资料（题库版）1、问答题简述引线框架材料？正确答案：引线框架作为集成电路的芯片载体，是一种借助于键合材料（金丝、铝丝、铜丝）实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关（江南博哥）键结构件，它起到了和外部导线连接的桥梁作用。
引线框架材料的要求为：热匹配，良好的机械性能，导电、导热性能好，使用过程无相变，材料中杂质少，低价，加工特性和二次性能好。
2、问答题简述MCM的概念、分类与特性？正确答案：概念：将多块半导体裸芯片组装在一块布线基板上的一种封装。
分类：MCM-L是采用片状多层基板的MCM、MCM-C是采用多层陶瓷基板的MCM、MCM-D是采用薄膜技术的MCM。
特性：尺寸小、技术集成度高、数据速度和信号质量高、可靠性高、成本低、PCB板设计简化、提高圆片利用率、降低投资风险。
可大幅度提高电路连线密度，增加封装效率；可完成轻、薄、短、小的封装设计；封装的可靠性提升。
3、问答题矩形片式电阻由哪几部分组成？各部分的主要作用是什么？正确答案：基板：基板要具有良好的电绝G8P-1A4PDC12缘性、导热性和机械强度高等特征。
一般基板的材科多采用高纯度的（96%）AL203陶瓷。
其工艺要求表面平整、划线准确，以确保电阻、电极浆料印制到位。
电极：片式电阻器一般都采用三层电极结构，最内层的是内层电极，它是连接电阻体位于中间层的是中间电极，它是镀镍（Ni）层，也被称为阻挡层，其主要作用是提高电阻器在焊接时的耐热性，避免造成内层电极被溶蚀。
位于最外层的是外层电极，它也被称为可焊层，该层除了使电极具有良好的可焊性外，还可以起到延长电极保存期的作用。
通常，外层电极采用锡一铅（S。
-PB.合金电镀而成。
电阻膜：电阻膜是采用具有一定电阻率的电阻浆料印制在陶瓷基板上，然后再经过烧结而成的厚膜电阻。
保护层：保护层位于电阻膜的外部，主要起保护作用。
它通常可以细分为封包玻璃保护膜、玻璃釉涂层和标志玻璃层。
集成电路工艺原理课后作业
集成电路工艺原理课后作业第一章1.单晶Si片的制备工艺流程答：a）石英沙⇒冶金硅（粗硅）：SiO2+C⇒Si+CO2；b) 冶金硅粉末+HCl⇒三氯硅烷：将冶金硅压碎，制成冶金硅粉，通过与无水HCl 反应生成粗三氯硅烷，利用各组分沸点的不同来达到分离杂质的目的，通过气化和浓缩提纯三氯硅烷；c) 三氯硅烷+H2⇒多晶电子纯硅：精馏后的三氯硅烷，被高纯度H2带入“西门子反应器”还原。
d) 熔融的多晶电子纯硅（EGS）⇒单晶硅锭：①直拉法②区熔法e) 整型处理：去掉两端、径向研磨、定位边；单晶硅锭切片、磨片倒角、刻蚀、抛光；激光刻号，封装。
2.两种拉单晶的方法（CZ、FZ）及其特点答：直拉法：在石英坩埚中将多晶硅熔融，上面用单晶硅籽晶直接拉成单晶硅锭。
特点：便宜；大的硅片尺寸（直径300mm）；材料可回收利用。
区熔法：将材料局部熔化，形成狭窄的熔区，然后令熔区沿着材料缓慢移动，利用分凝现象来分离杂质，生长单晶体。
特点：更纯的单晶硅（无坩埚）；更贵，硅片尺寸小（150mm）；主要用于功率器件。
3.单晶硅中硅的原子密度答：8/a3＝5×1022/cm34.在硅半导体中形成替位式杂质的条件，可能的掺杂元素主要哪些？答：形成替位式杂质的条件：（1）原子大小：与原晶格上的原子大小接近。
（2）原子外部电子壳层和晶体结构具有相似性。
可能元素：Ⅲ、Ⅴ族元素B、P、As。
第二章1.热氧化法答：Si与氧或水汽等氧化剂在高温下发生化学反应生成SiO2。
2.SiO2在集成电路中的应用主要哪些？答：①自然层：无用②屏蔽层：离子注入③遮蔽层：扩散④场区氧化层及介局部氧化物：隔离⑤衬垫层：避免氮化物的强应力在Si中缺陷⑥牺牲层：消除Si表面缺陷。
⑦栅氧化层：栅极介质层。
⑧阻挡层：浅沟隔离STI。
3.热氧化法常用的氧化源有哪些？采用不同氧化源制备SiO2，其各自的特点是什么？答：①氧气（干氧氧化，薄膜均匀致密，生长速率慢）②水汽（水汽氧化，生长速率快，薄膜疏松，特性不好）③氢气与氧气（水汽氧化、湿氧氧化，氢气氧气摩尔比不同时，效果介于前两种之间）④含氯气体（掺入其它氧化剂中，使栅氧中可移动离子最小）4.在集成电路工艺中，制备厚的SiO2层主要采用什么氧化方式，其主要优点是什么？答：采用的是干氧-湿氧-干氧相结合的氧化方式。
集成电路工艺原理习题2013
$110 3.8% 1000100 $50 52
7
年开支=年产能 为1亿3千万 1000×100×52×$50×50% =$130,000,000
产率提高3.8%，将带来年利润1千万美元！
例题1、 <100> 硅片上表面有200 nm氧化层 （a）如果上述氧化层在1100 C干氧中生长，生长时间为多少？ （b）如果硅片重新送回氧化炉（往往是另一个炉子），继续在 1000 C下水汽氧化，多长时间可以增加氧化层厚度至500 nm？
2）推进退火的时间 假定在1100 C进行推进退火，则扩散系数D=1.5×10-13 cm2/s
t
drive in
3.7 10 9 cm2 6.8 hours 13 2 1.5 10 cm sec
3）所需离子注入的杂质剂量 可以推算出
Q Cs Dt 4 1017 3.7 10 9 4.3 1013 cm2
例题：CMOS中的p阱的形成。要求表面浓度Cs=4x1017 cm-3， 结深xj=3 mm。 已知衬底浓度为CB=1×1015 cm3。 设计该工艺过程。
离子注入 ＋ 退火
解：1）假设离子注入+推进退火 假定推进退火获得的结深，则根据
x2 j C B C s exp 4 Dt
4. 一集成电路厂 产量＝1000片/周×100芯片/片， 芯片价格为$50/芯片，如果产率为50％，则正好 保本。若要年赢利$15,000,000，产率应为多少？
1. 什么是图形转移技术？简述实现图形转移的两个步骤与特点。
图形转移技术：光刻＋刻蚀
2. 掺杂的两种方法及步骤与特点。
3. 热氧化的几种方法、过程与特点。 方法:
Dt pre dep 2.3 10 14 Dt drivein 3.7 10 9 即使
《集成电路工艺原理》试题第7章
第七章填空题1.当生长的外延层与衬底材料不同为外延；当生长的外延层与衬底材料相同为外延。
2.根据向衬底输送原子的方式，外延分类: 、和。
3.薄膜生长依靠晶体表面台阶的运动进行的。
4.在低阻材料上生长高阻外延层的工艺为。
5.在高阻材料上生长低阻外延层的工艺为。
6.实际外延温度选在区。
7.外延生长速率主要受析出硅原子过程和被释放出来的硅原子在衬底上生成的过程控制。
8.发生漂移和畸变的根本原因：硅的和腐蚀速率的。
9.晶面构造可以用三个特征来描述：、和。
答案1 异质，同质2 VPE，LPE，SPE3 横向运动4 正向外延5.反向外延6 高温区7 氢还原SiCl 4，单晶层8 生长，各向异性9平台，扭转，台阶选择题1.外延生长薄膜时，吸附原子必须到达位置才能开始横向生长。
BA.平台B. 扭转C. 台阶2.外延时，在低温区，生长速率对温度变化非常敏感，生长速率由控制。
CA.扩散速度B.气相质量输运C.表面化学反应3. 外延时，在高温区，生长速率对温度变化不敏感，生长速率由控制。
BA.扩散速度B.气相质量输运C.表面化学反应4.外延生长时，选用，均匀性较好。
AA.矩形腔B. 圆形腔C. A和B都好D.A和B都不好5.吸附原子所处位置稳定性排序：。
AA．扭转﹥台阶边缘﹥平台上 B. 平台上﹥台阶边缘﹥扭转C. 台阶边缘﹥扭转﹥平台上6. 在对多晶硅进行原位掺杂时，掺入杂质，会提高淀积速率。
BA. 磷B. 硼C. 硅D. 砷7. 一般认为，机制是决定保形覆盖的关键因素。
BA.入射B.再发射C.表面迁移8. 外延层生长时，在相同温度下，的生长率最高。
AA. SiH 4B. SiCl 4C. Si H 2Cl 4D. SiHCl 39 .外延层中的杂质原子在淀积时，当硅的生长速率保持恒定时，的掺入量随生长温度的上升而增加。
CA.AsB. PC. B10. 外延层生长时，在相同温度下，硅源的生长率最低。
BA. SiH 4B. SiCl 4C. Si H 2Cl 4D. SiHCl 311. 在任意特定的淀积温度下，都存在一个最大淀积率。
《集成电路工艺原理》试题第2章
工艺试题库第二章填空题1.硅的热氧化的两种极限情况是和__ ___。
2.杂质在二氧化硅中的存在形式有和。
3.热氧化制备SiO2的过程中，是氧或水汽等氧化剂穿过层，到达界面，与Si反应生成SiO2。
4.在SiO2表面附近存在一个气体附面层，也称。
5.根据氧化剂的不同，热氧化分为、和。
6.化学反应常数ks是支配的主要因素。
7.支配线性速率常数的主要因素是。
8.温度对抛物型速率常数的影响是通过氧化剂在SiO2中的产生的。
答案1 扩散控制，反应控制2 网络形成者，网络改变者3 SiO2，Si-SiO24 边界层5干氧氧化，水汽氧化，湿氧氧化6 线性速率B/A 7 化学反应常数ks 8 扩散系数选择题1.当靠近界面处的硅中杂质浓度高于靠近界面处二氧化硅中浓度时，其。
AA.m＞1B.m＜1C. m=12.硅的热氧化发生在。
CA. Si内B. SiO2内C.Si/SiO2界面3.均匀掺磷的硅片在一定温度下，快速的水汽氧化比慢速的干氧氧化所引起的再分布程度增大，即水汽氧化CS/Cb值比干氧氧化。
BA.小B.大C.不变4.均匀掺硼（m=0.3）的硅片在一定温度下，快速的水汽氧化比慢速的干氧氧化所引起的再分布程度增大，即水汽氧化CS/Cb值比干氧氧化。
AA.小B.大C.不变5.当靠近界面处的硅中杂质浓度低于靠近界面处二氧化硅中浓度时，其。
CA.m＞1B. m=1C. m＜16. 在氧化方法中，氧化的生长速率快。
BA.干氧B.水汽C.湿氧当氧化层中含有高浓度时，线性氧化速率常数和抛物型速率常数都明显增大。
CA. BB. PC. N aD. Ar7. 杂质属于m＞1,在SiO2中慢扩散的杂质。
BA. BB. PC. H 2气氛中的BD. Ga8. 杂质属于m＞1,在SiO2中快扩散的杂质。
DA. BB. PC. H 2气氛中的BD. Ga9. 杂质属于m＜1,在SiO2中慢扩散的杂质。
AA. BB. PC. H 2气氛中的BD. Ga10. 杂质属于m＜1,在SiO2中快扩散的杂质。
集成电路工艺原理（考试题目与答案_广工版）
集成电路工艺原理（考试题目与答案_广工版）1、将硅单晶棒制成硅片的过程包括哪些工艺？答：包括：切断、滚磨、定晶向、切片、倒角、研磨、腐蚀、抛光、清洗、检验。
2、切片可决定晶片的哪四个参数/答：切片决定了硅片的四个重要参数：晶向、厚度、斜度、翘度和平行度。
3、硅单晶研磨清洗的重要性。
答：硅片清洗的重要性：硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键，形成表面附近的自由力场，极易吸附各种杂质，如颗粒、有机杂质、无机杂质、金属离子等，造成磨片后的硅片易发生变花发蓝发黑等现象，导致低击穿、管道击穿、光刻产生针孔，金属离子和原子易造成pn结软击穿，漏电流增加，严重影响器件性能与成品率45、什么是低K材料？答：低K材料：介电常数比SiO2低的介质材料46、与Al 布线相比，Cu 布线有何优点？答：铜作为互连材料，其抗电迁移性能比铝好，电阻率低，可以减小引线的宽度和厚度，从而减小分布电容。
4、硅片表面吸附杂质的存在状态有哪些？清洗顺序？答：被吸附杂质的存在状态：分子型、离子型、原子型清洗顺序：去分子－去离子－去原子－去离子水冲洗－烘干、甩干5、硅片研磨及清洗后为什么要进行化学腐蚀，腐蚀的方法有哪些？答：工序目的：去除表面因加工应力而形成的损伤层及污染腐蚀方式：喷淋及浸泡6、CMP（CMP-chemical mechanical polishing）包括哪些过程？答：包括：边缘抛光：分散应力，减少微裂纹，降低位错排与滑移线，降低因碰撞而产生碎片的机会。
表面抛光：粗抛光，细抛光，精抛光7、SiO2按结构特点分为哪些类型？热氧化生长的SiO2属于哪一类？答：二氧化硅按结构特点可将其分为结晶形跟非结晶形，热氧化生长的SiO2为非结晶态。
8、何谓掺杂？答：在一种材料(基质)中，掺入少量其他元素或化合物，以使材料(基质)产生特定的电学、磁学和光学性能，从而具有实际应用价值或特定用途的过程称为掺杂。
9、何谓桥键氧，非桥键氧？它们对SiO2密度有何影响？答：连接两个Si—O四面体的氧原子称桥联氧原子，只与一个四面体连接的氧原子称非桥联氧原子。
(集成电路原理)作业习题与答案
2020/11/9
7
第1章 集成电路的基本制造工艺
1. 四层三结的结构的双极型晶体管中隐埋层的作用？ 2. 在制作晶体管的时候，衬底材料电阻率的选取对器件
有何影响？ 3. 简单叙述一下pn结隔离的NPN晶体管的光刻步骤？ 4. 简述硅栅p阱CMOS的光刻步骤？ 5. 以P阱CMOS工艺为基础的BiCMOS的有哪些不足？ 6. 以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？
40
5. 以P阱CMOS工艺为基础的BiCMOS的有哪些不足？
NPN晶体管电流增益小；
集电极的串联电阻很大;
NPN管C极只能接固定电位，从而限制了NPN管的使用。
2020/11/9
41
6. 以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？
并请提出改进方法。
PMOS
P+ P+ N阱
NMOS N+ N+ P- SUB
SiO2隔离岛
P-well
♣ 淀积氮化硅 光刻有源区 场区氧化 去除有源区氮化硅及二氧化硅
27
deposited nitride layer
2020/11/9
有源区
有源区光刻板 N型P型MOS制作区域
(漏-栅-源)
28
1） 淀积氮化硅：
P-well
氧化膜生长（湿法氧化）
2） 光刻有源区：
P-well
纵向NPN EB C
N+
N+
P
N阱
在现有N阱 CMOS工艺 上增加一块
掩膜板
优点：
• NPN具有较薄的基区，提高了其性能；
• N阱使得NPN管C极与衬底隔开，可根据电路需要接电位；
集成电路工艺原理作业（大四上）-复习笔记
集成电路工艺作业第一章 半导体衬底1、列举生产半导体级硅的三个步骤，给出反应方程式。
说明半导体级硅有多纯？*含硅的三氯硅烷气体经过再一次化学过程并用氢气还原制备出纯度为99.9999999%的半导体级硅。
2、为什么要用单晶进行硅片制造？这是因为器件的许多电学和机械性质都与它的原子级结构有关。
这就要求原子具有重复性结构，从而使得芯片与芯片之间的性能具有重复性。
3、CZ 单晶生长法定义Czochralski(CZ)－查克洛斯基法生长单晶硅，把熔化了的半导体级硅液体变为有正确晶向并且被掺杂成n 型或p 型的固体硅锭。
85％以上的单晶硅是采用CZ 法生长出来的。
CZ 法特点：a. 低功率IC 的主要原料。
b. 占有～80％的市场。
c. 制备成本较低。
d. 硅片含氧量高。
4、影响CZ 法直拉工艺的两个主要参数是什么？拉伸速率和晶体旋转速率。
12级微电四班国旗5、区熔法的特点是什么？a. 硅片含氧量低、纯度高。
b. 主要用于高功率IC。
c. 制备成本比CZ法低。
d. 难生长大直径硅晶棒。
e. 低阻值硅晶棒掺杂均匀度较差。
7、使用更大直径硅片的主要原因是什么？300mm硅片比200mm硅片面积大2.25倍，这样就会在一块硅片上生产更多的芯片。
每块芯片加工和处理时间都减少了，设备生产效率提高了。
使用300mm直径的硅片可以把每块芯片的成本减少30％。
节省成本是驱使半导体业转向使用更大直径硅片的主要原因。
8、硅中的晶体缺陷：点缺陷、位错、层错。
第二章 氧化1、半导体器件生产中使用的介质材料有二氧化硅、氮化硅、多晶硅、硅化物。
2、二氧化硅的基本性质有哪些？a、可以方便地利用光刻和刻蚀实现图形转移b、可以作为多数杂质掺杂的掩蔽c、优秀的绝缘性能d、很高的击穿电场 (>107 V/cm)e、体电学性能稳定、f、稳定、可重复制造的Si/ SiO2界面3、金属层间绝缘阻挡层目的：用于金属连线间的保护层。
4、热生长SiO2 的各种运用对厚度有不同要求栅氧（0.18μm工艺）：20-60埃；STI隔离氧化物：150埃；场氧：2500-15000埃5、有几种类型的电荷存在于氧化层内部或在SiO2和Si/SiO2界面附近？a)界面陷阱电荷; b)固定氧化层电荷; c)移动离子电荷; d)大量氧化层陷阱电荷6、干氧和湿氧氧化反应方程式及氧化层的特点？干氧生长的氧化膜表面干燥、结构致密，表面是非极性的硅烷（Si—O—Si）结构，光刻时与光刻胶接触良好、不易产生浮胶，但氧化速率极慢，这是由于O2 在SiO2中扩散系数通常小于H2 O 在SiO2 中的扩散系数。
《集成电路工艺原理(芯片制造)》课程+试题库-14页文档资料
一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（ GSG ），有时也被称为（电子级硅）。
2．单晶硅生长常用（ CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。
3．晶圆的英文是（ wafer ），其常用的材料是（硅）和（锗）。
4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。
5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（ 100 ）、（110 ）和（111 ）。
6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。
7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。
影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。
8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。
9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。
氧化10．二氧化硅按结构可分为（）和（）或（）。
11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。
12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。
13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。
14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（ STI ）。
15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。
16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。
17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。