去耦电容的选择、容值计算和布局布线

旁路、耦合、退耦电容的选取

旁路、退耦、耦合电容的选取高手和前辈们总是告诉我们这样的经验法则：“在电路板的电源接入端放置一个1〜10^F的电容，滤除低频噪声；在电路板上的电源与地线之间放置一个0.01〜0.1 H 的电容，滤除高频噪声。

”在书店里能够得到的大多数的高速PCB 设计、高速数字电路设计的经典教程中也不厌其烦的引用该首选法则（老外俗称Rule of Thumb ）。

但是为什么要这样使用呢？各位看官，如果你是电路设计高手，你可以去干点别的更重要的事情了，因为以下的内容仅是针对我等入门级甚至是门外级菜鸟。

做电路的人都知道需要在芯片附近放一些小电容，至于放多大？放多少？怎么放？将该问题讲清楚的文章很多，只是比较零散的分布于一些前辈的大作中。

鄙人试着采用拾人牙慧的方法将几个问题放在一起讨论，希望能加深对该问题的理解；如果很不幸，这些对你的学习和工作正好稍有帮助，那我不胜荣幸的屁颠屁颠的了。

（以上有些话欠砍，在此申明以上不是我所写）什么是旁路?旁路（Bypass），在电路中为了改变某条支路的频率特性，使得它在某些频段内存在适当的阻值，而在另一些频段内则处于近似短路的状态，于是便产生了旁路电容的概念。

旁路电容之所以为旁路电容，是因为它旁边还存在着一条主路,而并不是某些电容天生就是用来做旁路电容的，也就是说什么种类的电容都可以用来做旁路电容，关键在于电容容值的大小合适与否。

旁路电容并不是电解电容或是陶瓷电容的专利。

之所以低频电路中多数旁路电容都采用电解电容原因在于陶瓷电容容值难以达到所需要的大小。

使用旁路电容的目的就是使旁路电容针对特定频率以上的信号相对于主路来说是短路的。

如图形式：要求旁路电容需要取值的大小;已知：1、旁路电容要将流经电阻R的频率高于f的交流信号近似短路。

求旁路电容的大小？1 2 f?C12 f ?R2 f ?C 2 f ?R解：旁路电容C的目的就是在频率f以上将原本流经R的绝大多数电流短路; 也即频率为f时，容抗远小于电阻值；当f=1khz，R=1k时，C应该远大于0.16uf。

PCB布板布线规则

细述PCB板布局布线基本规则PCB又被称为印刷电路板（PrintedCircuitBoard）,它可以实现电子元器件间的线路连接和功能实现，也是电源电路设计中重要的组成部分。

今天就将以本文来介绍PCB板布局布线的基本规则。

、元件布局基本规则1.按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开;2.定位孔、标准孔等非安装孔周围1.27mm内不得贴装元、器件，螺钉等安装孔周围3.5mm（对于M2.5）、4mm（对于M3）内不得贴装元器件;3.卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路;4.元器件的外侧距板边的距离为5mm;5.贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm;6.金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。

定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm;7.发热元件不能紧邻导线和热敏元件;高热器件要均衡分布;8.电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。

特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。

电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔;9.其它元器件的布置：所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直；10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或0.2mm);11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。

重要信号线不准从插座脚间穿过;12、贴片单边对齐，字符方向一致，封装方向一致;13、有极性的器件在以同一板上的极性标示方向尽量保持一致。

二、元件布线规则1、画定布线区域距PCB板边W1mm的区域内，以及安装孔周围1mm内，禁止布线;2、电源线尽可能的宽，不应低于18mil;信号线宽不应低于12mil;cpu入出线不应低于10mil(或8mil);线间距不低于10mil;3、正常过孔不低于30mil;4、双列直插：焊盘60mil,孔径40mil;1/4W电阻：51*55mil(0805表贴)；直插时焊盘62mil,孔径42mil;无极电容：51*55mil(0805表贴)；直插时焊盘50mil,孔径28mil;5、注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。

去耦电容的选择、容值计算和布局布线

去耦电容的容值计算和布局布线有源器件在开关时产生的高频开关噪声将沿着电源线传播。

去耦电容的主要功能就是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播，和将噪声引导到地。

去耦电容的容值计算去耦的初衷是：不论I C对电流波动的规定和要求如何都要使电压限值维持在规定的允许误差范围之内。

使用表达式：C⊿U=I⊿t由此可计算出一个I C所要求的去耦电容的电容量C。

⊿U是实际电源总线电压所允许的降低，单位为V。

I是以A（安培）为单位的最大要求电流；⊿t是这个要求所维持的时间。

x i l i n x公司推荐的去耦电容容值计算方法：推荐使用远大于1/m乘以等效开路电容的电容值。

此处m是在I C的电源插针上所允许的电源总线电压变化的最大百分数，一般I C 的数据手册都会给出具体的参数值。

等效开路电容定义为：C=P/(f U^2)式中：P——I C所耗散的总瓦数；U——I C的最大D C供电电压；f——I C的时钟频率。

一旦决定了等效开关电容，再用远大于1/m的值与它相乘来找出I C所要求的总去耦电容值。

然后还要把结果再与连接到相同电源总线电源插针的总数相除，最后求得安装在每个连接到电源总线的所有电源插针附近的电容值。

去耦电容选择不同容值组合的原因：在去耦电容的设计上，通常采用几个不同容值（通常相差二到三个数量级，如0.1u F与10u F），基本的出发点是分散串联谐振以获得一个较宽频率范围内的较低阻抗。

电容谐振频率的解释：由于焊盘和引脚的原因，每个电容都存在等效串联电感（E S L），因此自身会形成一个串联谐振电路，L C串联谐振电路存在一个谐振频率，随着电力的频率不同，电容的特性也随之变化，在工作频率低于谐振频率时，电容总体呈容性，在工作频率高于谐振频率时，电容总体呈感性，此时去耦电容就失去了去耦的效果，如下图所示。

因此，要提高串联谐振频率，就要尽可能降低电容的等效串联电感。

电容的容值选择一般取决于电容的谐振频率。

电源的去耦

这里再介绍一下电源去耦电路参数的选择：C1的选择： c1=K*I*tr/U,这里假设电源提供电流为I，tr为brust时间，即电压变化稳定前后的时间。

K通常取10，是经验比例。

参数含义见图11。

(粘不上)一般应用时取电容标称值在计算值附近就可以了。

C2的选择：C2为高频陶瓷电容，一般在0.1uF以下取值。

本文来自: 原文网址：/articlescn/basic/0075647.html电源的去耦模电书上讲的去耦大多是讲电源的去耦，就是一个电路的各个单元共用同一电源供电，为了防止各单元之间的耦合，需加去耦电路。

造成耦合的原因有：数字电路——在电平翻转时的瞬间会有较大的电流，且会在供电线路上产生自感电压。

功率放大电路——因电流较大，此电流流过电源的内阻和公共地和电源线路时产生电压，使得电源电压有波动。

高频电路——电路中有高频部分因辐射和耦合在电源上产生干扰。

这些干扰会对同一供电电路中的对电源电压较敏感或精度要求较高的部分，比如微弱小信号放大器、AD转换器等产生干扰，或者相互干扰，严重时使整个电路无法工作。

为了阻止这种干扰，可以加电源去耦电路来解决，一般常用的电源去耦电路有RC或LC电路，要求较高的另加用稳压电路。

你可能对RC或LC去偶的原理不太明白，这里我举个通俗的例子：（不是很确切）有一条流动的水沟，水沟的一端水波动得很厉害，波纹就会传到另一端，为了不让波纹传到另一端，可以在水沟的中间放点稻草，如果你觉得还不够，可以在稻草后面挖个水池，这样在沟的另一端水就会平静多了。

在这里，水的波动相当于电压的波动，稻草相当于电阻或电感（对交流电有阻碍），水池相当于电容（很多人不是把大电容叫做大水塘吗？）。

现在明白了吧？不相同，电源滤波使用的是大容量的电解电容，是用来去除直流电中工频波形（50Hz－100Hz）减小直流电的波动程度，即起平滑波形的作用；去耦电容的容量很小，通常为0.01-0.1uF，是用来滤除电路在工作时产生的高频谐波成分。

正负电源间去耦电容位置-概述说明以及解释

正负电源间去耦电容位置-概述说明以及解释1.引言1.1 概述概述部分的内容可以从以下角度进行描述：正负电源间去耦电容位置是电子电路设计中一个非常重要的问题。

在电子设备中，正负电源提供电流和稳定的电压，而去耦电容则起到平滑和过滤电压的作用。

去耦电容的位置选择直接关系到电路的稳定性和性能的提升。

本文将对正负电源间去耦电容位置进行详细的讨论和探究。

首先，我们将介绍正负电源的基本概念和作用，以便读者能够更好地理解和把握去耦电容的重要性。

其次，我们将详细探讨正电源去耦电容的位置选择。

根据电路的结构和要求，我们将提出一些关键要点，包括但不限于去耦电容与正电源之间的距离、去耦电容与负载之间的关系等。

这些要点将有助于读者在实际应用中合理选择去耦电容的位置，以提高电路的稳定性和性能。

接着，我们将研究负电源去耦电容的位置选择。

与正电源类似，负电源去耦电容的位置也直接影响电路的性能。

我们将探讨一些关键要点，例如负电源去耦电容与地/负载之间的连接方式、位置选择的考虑因素等。

通过深入分析和研究，读者将能够准确选择负电源去耦电容的位置，以优化电路性能和提高稳定性。

最后，在结论部分，我们将总结正负电源去耦电容位置的重要性。

通过本文的阐述，读者将更好地理解去耦电容的作用和位置选择的原则，并明确其在电路设计中的必要性。

同时，我们也将提出一些进一步研究的方向，以促进这一领域的发展和提高电路设计的水平。

通过对正负电源间去耦电容位置的详细讨论，我们旨在帮助读者深入理解这一问题的关键点，并能够在实际应用中准确选择去耦电容的位置，以提高电路的稳定性和性能。

1.2 文章结构本文将分为引言、正文和结论三个部分来探讨正负电源间去耦电容位置的问题。

引言部分将对本文的主题进行概述，介绍正负电源去耦电容在电子设备中的作用，并说明文章的目的。

正文部分将重点讨论正电源去耦电容的位置和负电源去耦电容的位置。

对于正电源去耦电容位置，我们将提出一些关键要点，包括其作用、放置位置的选择以及相关的注意事项等。

去耦电容的选择

去耦电容的选择在高速时钟电路中，尤其要注意元件的RF去耦问题。

究其原因，主要是因为元件会把一部分能量耦合到电源/地系统之中。

这些能量以共模或差模RF的形式传播到其他部件中。

陶瓷片电容需要比时钟电路要求的自激频率更大的频率，这样可选择一个自激频率在10～30 MHz，边沿速率是2 ns或者更小的电容。

同理可知，由于许多PCB的自激范围是200～400 MHz，当把PCB 结构看做一个大电容时，可以选用适当的去耦电容，增强EMI的抑制。

表5－1和表5－2所示给出了电容选择方面有用的数据。

从这两个表中，可以知道由于引线中不可避免存在较小电感，表面安装元件具有更高的（大约两个数量级）自激频率。

铝电解电容不适用于高频去耦，主要用于电源或电力系统的滤波。

由实际经验可知，选择不同去耦电容的依据，通常是根据时钟或处理器的第一谐波来选择。

但是，町电流是由3次或5次谐波产生的，此时就应该考虑这些谐波，采用较大的分立电容去耦。

在达到200～300 MHz以上频率的电流工作状态后，0.1μF 与0.01μF并联的去耦电容由于感性太强，转换速度缓慢，不能提供满足需要的充电电流。

在PCB上放置元件时，必须提供对高频RF的去耦。

必须确保所选去耦电容能满足可能的要求。

考虑自激频率的时候需要考虑对重要谐波的抑制，一般考虑到时钟的5次谐波。

以上这些要点对高速时钟电路尤为重要。

对去耦电容容抗的计算是选择去耦电容的基础，表示为其中，Xc是容抗（Ω）；f是谐振频率（Hz）；C为电容大小。

选择去耦电容的关键是计算所用电容的容值大小，这里向大家介绍常在高速电路里使用的波形法。

如图1所示，逻辑状态由0转换到1，实际的时钟边沿速率发生了变化。

虽然切换位置仍然保持不变，但t1、t2，已改变，这是因为电容充、放电使信号边沿变化变缓的原因。

图1 时钟信号的容性影响利用表的公式可以计算图1中的时钟边沿变化率。

在设计时要注意的是，必须确保最慢的边沿变化率不会影响其工作性能。

去耦电容的容值计算和布局布线

去耦电容的容值计算和布局布线去耦电容是一种常见的电子电路组件，用来消除电源电压中的小幅度变化和高频噪声，保持电路的稳定性和准确性。

去耦电容的容值计算和布局布线对于电子电路的设计和实施非常重要。

在本文中，我们将详细介绍去耦电容的容值计算和布局布线的一些基本原则和步骤。

一、容值计算：容值计算是确定去耦电容的容量大小的过程。

容值的选择取决于被去耦电路的功耗和工作频率。

下面是一些常见的容值计算方法：1.基本原则：根据供电电路的功耗和工作频率，选择一个合适的容值范围。

一般来说，容值越大，电路的抗干扰能力越强。

但是过大的容值可能导致电容器体积过大、成本上升等问题。

2.能量平衡法：通过估计电路的能量变化情况，选择一个合适的容值范围。

根据传输速率和功耗等参数，计算出电路在单位时间内的能量变化量，然后根据能量变化量和容量大小的关系来确定一个合适的容值范围。

3.经验法则：通常情况下，可以参考一些经验法则来选择去耦电容的容值。

例如，对于数字电路，可以使用供电电流的10%作为参考容值；对于模拟电路，可以使用供电电流的1%作为参考容值。

二、布局布线：布局布线是指去耦电容在电路板上的位置和连接方式。

正确的布局布线可以提高电路的抗干扰能力和信号完整性。

1.位置选择：尽量将去耦电容放置在供电接口附近，以最大限度地去除电源电压中的噪声。

可以通过模拟电路和数字电路分区的方式来布局。

2.布线方式：一般来说，去耦电容与供电引脚之间需要短而粗的连接线路，以降低电阻和电感。

可以使用直接连接方式或者通过PCB布线来实现。

在进行PCB布线时，尽量缩短去耦电容与电源引脚之间的距离，降低电阻和电感。

3.接地方式：去耦电容的一端应该与地线相连，形成电路的回路。

可以选择直接与普通电路板的地线相连，或者单独设计一个地线平面来连接。

4.绕线方式：在进行布线时，尽量避免与其他电路、信号线和高频线路交叉，以降低串扰和干扰。

5.EMI控制：如果需要进一步降低电磁干扰（EMI），可以在电路板上使用屏蔽设备或者滤波电路来控制电磁干扰。

去耦电容选择原则

去耦电容选择原则
1. 去耦电容的容值应选择足够大，以提供足够的电流响应能力。

一般来说，容值在10uF或以上是比较常见的选择。

2. 选择电容器时，应注意其最大工作电压是否符合电路要求，以避免电容器过压损坏。

3. 需要注意电容器的尺寸和重量，以确保其可以适应所设计的电路板和整体产品结构。

4. 可以考虑使用低阻抗的电解电容器（如固态铝电解电容器）来减小电路中的串扰和噪声。

5. 根据电路的特性，可以选择使用不同类型的电容器，如铝电解电容器、固态铝电解电容器、陶瓷电容器等。

6. 在选择电解电容器时，应注意其额定寿命和温度范围是否符合电路的要求。

7. 对于需要高频去耦的电路，可以选择使用陶瓷电容器，因为其具有较低的ESR（等效串联电阻）和较好的高频性能。

8. 可以根据电路的需求选择使用多个并联的去耦电容器，以提高去耦效果和系统稳定性。

退藕电容的一般配置原则

1.14.1、退藕电容的一般配置原则1.电源输入端跨接10~100uf的电解电容器。

如有可能，接100uf 以上的更好。

2.原则上每个集成电路芯片都应布置一个0.01pf的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10pf的但电容。

3.对于抗噪能力弱、关断时电源变化大的器件，如ram、rom存储器件，应在芯片的电源线和地线之间直接入退藕电容。

4、电容引线不能太长，尤其是高频旁路电容不能有引线。

此外，还应注意以下两点：a、在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用附图所示的rc电路来吸收放电电流。

一般r取1~2k，c取2.2~47uf。

b、cmos的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。

由于大部分能量的交换也是主要集中于器件的电源和地引脚，而这些引脚又是独立的直接和地电平面相连接的。

这样，电压的波动实际上主要是由于电流的不合理分布引起。

但电流的分布不合理主要是由于大量的过孔和隔离带造成的。

这种情况下的电压波动将主要传输和影响到器件的电源和地线引脚上。

为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。

这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。

当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。

这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。

去耦电容配置的一般原则如下：●电源输入端跨接一个10～100uF的电解电容器，如果印制电路板的位置允许，采用100uF以上的电解电容器的抗干扰效果会更好。

●为每个集成电路芯片配置一个0.01uF的陶瓷电容器。

如遇到印制电路板空间小而装不下时，可每4～10个芯片配置一个1～10uF钽电解电容器，这种器件的高频阻抗特别小，在500kHz～20MHz范围内阻抗小于1Ω，而且漏电流很小（0.5uA以下）。

PCB板布局布线基本规则

PCB板布局布线基本规则一、元件布局基本规则1.按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开；2.定位孔、标准孔等非安装孔周围1.27mm内不得贴装元、器件，螺钉等安装孔周围3.5mm （对于M2.5）、4mm（对于M3）内不得贴装元器件；3.卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路；4.元器件的外侧距板边的距离为5mm；5.贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；6.金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。

定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm；7.发热元件不能紧邻导线和热敏元件；高热器件要均衡分布；8.电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。

特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。

电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔；9.其它元器件的布置：所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直；10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或0.2mm)；11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。

重要信号线不准从插座脚间穿过；12、贴片单边对齐，字符方向一致，封装方向一致；13、有极性的器件在以同一板上的极性标示方向尽量保持一致。

二、元件布线规则1、画定布线区域距PCB板边≤1mm的区域内，以及安装孔周围1mm内，禁止布线；2、电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil；cpu入出线不应低于10mil （或8mil）；线间距不低于10mil；3、正常过孔不低于30mil；4、双列直插：焊盘60mil，孔径40mil；1/4W电阻：51*55mil（0805表贴）；直插时焊盘62mil，孔径42mil；无极电容：51*55mil（0805表贴）；直插时焊盘50mil，孔径28mil；5、注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。

由多个电组成的去耦旁路电路,电容怎么布局摆放,先大后小还是先小后大？

由多个电组成的去耦旁路电路,电容怎么布局摆放,先大后小还是先小后大？
对于噪声敏感的IC电路，为了达到更好的滤波效果，通常会选择使用多个不同容值的电容并联方式，以实现更宽的滤波频率，如在IC电源输入端用1μF、100nF和10nF并联可以实现更好的滤波效果。

那现在问题来了，这几个不同规格的电容在PCB布局时该怎么摆，电源路径是先经大电容然后到小电容再进入IC，还是先经过小电容再经过大电容然后输入IC。

我们知道，在实际应用中，电容不仅仅是理想的电容C，还具有等效串联电阻ESR及等效串联电感ESL，如下图所示为实际的电容器的简化模型：
在高速电路中使用电容需要关注一个重要的特性指标为电容器的自谐振频率，电容自谐振频率公式表示为：
自谐振频率点是区分电容器是容性还是感性的分界点，低于谐振频率时电容表现为电容特性，高于谐振频率是电容表现为电感特性，只有在自谐振频率点附近电容阻抗较低，因此，实际去耦电容都有一定的工作频率范围，只有在其自谐振频率点附近频段内，电容才具有很好的去耦作用，使用电容器进行电源去耦时
需要特别注意这一点。

电容的特性阻抗可表示为：
可见大电容（1uF）的自谐振点低于小电容(10nF)，相应的，大电容对安装的PCB电路板上产生的寄生等效串联电感ESL的敏感度小于小电容。

SO，小电容应该尽量靠近IC的电源引脚摆放，大电容的摆放位置相对宽松一些，但都应该尽量靠近IC摆放，不能离IC距离太远，超过其去耦半径，便会失去去耦作用。

以上情况适用于未使用电源平面的情况，对于高速电路电路，一般内层会有完整的电源及地平面，这时去耦电容及IC的电源地引脚直接过孔via打到电源、地平面即可，不需用导线连接起来。

4层板去耦电容放置指南

4层板去耦电容放置指南
1. 电源层：在四层板中，通常会有一个专门的电源层。

将去耦电容尽可能靠近芯片的电源引脚放置，可以提供最短的电流路径和最小的阻抗。

这样可以有效地降低电源噪声并提供稳定的电源供应。

2. 地层：地层用于提供信号返回路径和屏蔽。

将去耦电容放置在地层上，可以提供良好的接地，减少信号干扰。

确保电容的负极连接到地层，以提高去耦效果。

3. 对称放置：对于对称布局的电路，尽量将去耦电容对称放置在芯片的两侧。

这样可以保持信号路径的对称性，减少信号失真和反射。

4. 靠近时钟源：如果电路板上存在时钟信号源，将去耦电容放置在时钟源附近可以减少时钟信号的噪声和抖动。

这样可以提高系统的稳定性和可靠性。

5. 避免走线穿过电容：尽量避免在去耦电容上方或下方走线，因为走线会增加电容的寄生电感，降低去耦效果。

如果必须走线，尽量保持走线短而粗。

6. 分组放置：根据不同的电源域或功能模块，将去耦电容分组放置。

这样可以方便管理和维护，同时减少不同电源域之间的相互干扰。

7. 使用多个电容值：使用多个不同容值的去耦电容可以在不同频率范围内提供更好的去耦效果。

一般选择几个不同容值的电容，如 0.1uF、1uF 和 10uF 等。

总之，合理的去耦电容放置可以提高电路板的性能和可靠性。

在设计过程中，应根据具体的电路需求和布局约束来优化电容的放置。

单片机去耦电容作用

单片机去耦电容作用单片机去耦电容作用是非常重要的，因为去耦电容的作用能够提供防干扰效果，从而保证单片机的正常工作。

接下来，我们将详细介绍单片机去耦电容的作用和实现方式。

2. 单片机去耦电容应该如何选型单片机去耦电容的选型需要根据单片机的工作频率和电源电压来决定。

一般来说，单片机工作频率越高，需要的去耦电容就越大。

电源电压也是影响去耦电容选型的因素之一。

在实际应用中，可以根据单片机厂商提供的去耦电容选型公式来确定具体的电容值。

ST公司的STM32系列单片机，其去耦电容的选型公式为：Cdec = Imax × Vdec / (ΔV × Fosc)Cdec为单片机去耦电容的容值；Imax为单片机最大电流；Vdec为电压下降值，一般为0.3V；ΔV为电容器耐压值；Fosc为单片机操作频率。

3. 单片机去耦电容的实现方式单片机去耦电容的实现方式一般有两种，一种是使用表面贴装电容，另一种是使用插件式电容。

表面贴装电容常用于小型电子产品中，其特点是体积小，重量轻，可以在PCB板的两侧安装，使得整个电路板更加紧凑。

插件式电容则一般用于大型电子产品中，其特点是具有更好的耐用性和更大的电容值，但是体积较大，需要占用更多的空间。

1) 正确放置电容：将去耦电容放置在单片机电源引脚和电源电容之间，这样可以很好地滤除高频噪声。

2) 选择适当的引脚连接方式：将去耦电容与单片机连接的引脚长度要尽量短，同时最好使用银河屏蔽线等有一定抗干扰能力的线材来连接。

3) 正确的板布局：将去耦电容尽可能靠近单片机，同时在设计PCB板时还应尽量减少电源线的长度，从而降低由于线路电阻和电感产生的电流噪声。

4) 具备良好的接地和电源设计: 设计单片机电路时，需要保证其具备良好的接地和电源设计，从而使去耦电容能够起到最佳的滤波效果。

单片机去耦电容的作用非常重要，能够有效地提高单片机的抗干扰能力，保证其正常工作。

在设计单片机电路时一定要注意为其选择合适的去耦电容，同时合理安装和布局，从而有效提高单片机的可靠性。

去耦电容摆放规则

去耦电容摆放规则
去耦电容的摆放规则主要包括以下几点：
1. 配置位置：去耦电容应尽量靠近目标芯片的电源引脚，这样可以最大限度地缩短电流路径，减少所经过的电阻和电感，提供更好的补偿效果。

2. 大小选择：去耦电容的大小应根据目标芯片的需求和工作频率来选择。

一般而言，较大的电容值能够提供更好的瞬态补偿效果。

常见的去耦电容值通常在几十微法（uF）到几百微法（uF）范围内。

3. 多电容并联：针对不同频率范围的干扰，可以配置多个电容并联来实现更好的滤波效果。

例如，可以同时配置一个较小容值的陶瓷电容和一个较大容值的电解电容，以满足高频和低频噪声的补偿需求。

4. 电容的连接：电容的连接应确保电流的流畅性和稳定性，应尽量避免在电容器上使用走线以降低连接电感。

应将电容放置在有源器件附近以共享相同的过孔，同时应将过孔放置在靠近安装焊盘的位置，并尽可能靠近两个电容器过孔。

5. 电容的安装：在安装电容时，应将所有本地帽安装在最靠近平面的板上，将电容焊接焊盘附近放置过孔，同时将电容器放置在与数字和模拟接地相同的层上。

对于BGA（球栅阵列）的去耦电容器放置，应放置在BGA另一侧的引脚下方，而不是在BGA的电源/接地部分内每个球放置一个过孔。

遵循这些规则可以确保去耦电容的正确摆放，从而提高电路的性能和稳定性。

去耦电容计算公式

去耦电容计算公式去耦电容在电子电路中可是个重要的角色，咱们今儿就来好好聊聊它的计算公式。

先来说说啥是去耦电容。

打个比方啊，就像咱家里用电，要是同时开了好多电器，电压可能就不太稳，这时候就需要个稳压器来帮忙。

在电路里，去耦电容就扮演着类似稳压器的角色，能让电路里的电压更稳定，减少干扰和噪声。

那去耦电容的计算公式是啥呢？一般来说，常用的公式是C = ΔI ×Δt / ΔV 。

这里面的 C 就是去耦电容的容量，ΔI 是瞬间电流的变化量，Δt 是电流变化的时间，ΔV 是允许的电压波动范围。

比如说，在一个电路里，瞬间电流从 100mA 变到 200mA ，变化时间是10μs ，允许的电压波动是 0.1V ，那咱们算算去耦电容得多大。

先把单位统一一下，电流变化量就是 100mA ，也就是 0.1A ，时间是10×10⁻⁶ s 。

把这些数代到公式里，C = 0.1 × 10×10⁻⁶ / 0.1 ，算出来就是1μF 。

不过啊，这只是个大概的计算，实际情况要复杂得多。

就像我之前修一台老式收音机的时候，老是有杂音，怎么弄都不行。

后来一检查，发现就是去耦电容出了问题。

我按照这个公式算了半天，换了个合适的电容，嘿，杂音立马就没了，那感觉，真叫一个爽！而且，影响去耦电容效果的因素还不少呢。

比如说，电容的类型，电解电容、陶瓷电容、钽电容，它们的性能都不太一样。

还有电路板的布线、元件的布局，这些都会对去耦效果有影响。

再说说频率的问题。

不同的频率下，去耦电容的效果也不一样。

高频的时候，小容量的电容效果好；低频的时候，大容量的电容更管用。

这就好比跑步，短跑运动员爆发力强，适合短距离冲刺；长跑运动员耐力好，适合长距离奔跑。

总之，去耦电容的计算公式是个基础，但实际应用中还得综合考虑各种因素。

就像做菜一样，知道了食材和调料的比例只是第一步，怎么搭配、怎么烹饪才能做出美味的菜肴，那才是真功夫！希望大家在处理电路问题的时候，能把去耦电容这一招用得得心应手，让电路稳稳当当，不出岔子！。

详细解析电源完整性去耦电容原理及选型

详细解析电源完整性去耦电容原理及选型（电源）完整性在现今的（电子产品）中相当重要。

有几个有关电源完整性的层面：（芯片）层面、（芯片封装）层面、电路板层面及系统层面。

在电路板层面的电源完整性要达到以下三个需求：1、使芯片引脚的电压噪声+电压纹波比规格要求要小一些（例如芯片电源管脚的输入电压要求1V之间的误差小于+/-50 mV）2、控制接地反弹（地弹）（同步切换噪声SSN、同步切换输出SSO）3、降低电磁干扰（EMI）并且维持（电磁兼容）性（（EMC））：电源分布（网络）（PDN）是电路板上最大型的导体，因此也是最容易发射及接收噪声的（天线）。

“地弹”，是指芯片内部“地”电平相对于电路板“地”电平的变化现象。

以电路板“地”为参考，就像是芯片内部的“地”电平不断的跳动，因此形象的称之为地弹（ground bounce）。

当器件输出端由一个状态跳变到另一个状态时，地弹现象会导致器件逻辑输入端产生毛刺。

对于任何形式封装的芯片，其引脚必会存在电感（电容）等寄生（参数），而地弹主要是由于GND引脚上的阻抗引起的。

（集成电路）的规模越来越大，开关速度不断提高，地弹噪声如果控制不好就会影响电路的功能，因此有必要深入理解地弹的概念并研究它的规律。

我们可以用下图来直观地解释一下。

图中开关Q的不同位置代表了输出的“0”“1”两种状态。

假定由于电路状态转换，开关Q接通RL 低电平，负载电容对地放电，随着负载电容电压下降，它积累的电荷流向地，在接地回路上形成一个大的（电流）浪涌。

随着放电电流建立然后衰减，这一电流变化作用于接地引脚的电感LG，这样在芯片外的电路板“地”与芯片内的地之间，会形成一定的电压差，如图中VG。

这种由于输出转换引起的芯片内部参考地电位漂移就是地弹。

芯片A的输出变化，产生地弹。

这对芯片A的输入逻辑是有影响的。

接收逻辑把输入电压和芯片内部的地电压差分比较确定输入，因此从接收逻辑来看就像输入（信号）本身叠加了一个与地弹噪声相同的噪声。

退耦电容的布置和布线

去耦电容的布局与布线作者卢起斌日期2009-5-4 版本1.0去耦电容放置在负载器件的电源和地之间，主要有两个作用：一方面是作为负载器件的蓄能电容，避免由于电流的突变而使电压下降，相当于滤除纹波；另一方面旁路掉该器件的高频噪声。

在很多设计中，去耦电容通常使用容量相差一个数量级以上的两个甚至更多的电容并联，为的是提高电源供应电路从高到低频的瞬态响应。

理论上电容越大，低频的通过性越好，滤波效果也越好，但电容器的原理和结构也决定了大容量电容的分布参数，如等效电感和等效电阻都明显高于小电容，同时 PCB1线也存在一定的分布参数。

只是这些分布参数的在低频时表现并不明显，所以布局安排上可以将大容量电容放得远离有源器件一些。

随着工作频率升高，滤波器件的感抗和PC 战路感抗开始呈现，且频率越高感抗越大，对供电回路的纹波影响越明显，因此需要选用感抗小的小容量电容提供良好的去耦。

同时还应缩短滤波电容两端到负载的电源与地的距离，尽可能将去耦电容和负载器件放置在同一层。

为降低EMI ，也应尽量减小电源线和地回路之间包围的面积。

以下图例都是说明如何设计良好的去耦电路拓扑结构和布线策略。

图1各种布线方式对去耦质量的影响a) VCC and GND lead to supply70.se not via □ &Cap, DeCap has not ehsctb) GND lead noise to systam GND noi$e CL.ir$nt flo-TS partly v a DeCap DeCap has hardly eTacie) '.'CC and G N D lead ：i& supplyno se f&.n-s not DaCap. DeCap has not affect討 GNC is not shon competed rcDeCap GND and □«cap a loop cjr^snl 匚e 匚EQ has hardly effectM mmp cored connec:ed to yC and p&.-.er acpply.high speed current win “ supported from DeDvCdpCb GND lead no 辭 to S/stam GND noiae current flc -；s partl\ v a□ &Cap, DeCap has hardfy sffect■V 1 jz Hl lc J…J IC■ ■■■■■■■T'—L 1 kn2006-3-19不合il* iai果电流是滾动的.则会在电客前的写遑上玉成压降，这拝取的电區就是波动的‘电源a图2两种拓扑结构的对比喪片■gzVersion B : good图3多器件时两种去耦布线的对比loi ge orecLoyoul ol Wcc ond GNDS' nailer afea图4如何减小电源和地回路所包围的面积not good good best PADComp on ent grounding图5使用地平面时如何优化地线焊盘的引线和过孔思考一下：对于稳压器，其输入端、输出端的电容如何放置？以上图片均来自互联网，仅供研究、学习之用。

去耦电容和旁路电容--电容值选择方法

旁路电容定义可将混有高频电流和低频电流的交流信号中的高频成分旁路掉的电容，称做“旁路电容”。

例如当混有高频和低频的信号经过放大器被放大时，要求通过某一级时只允许低频信号输入到下一级，而不需要高频信号进入，则在该级的输出端加一个适当大小的接地电容，使较高频率的信号很容易通过此电容被旁路掉（这是因为电容对高频阻抗小），而低频信号由于电容对它的阻抗较大而被输送到下一级放大旁路是把前级或电源携带的高频杂波或信号滤除；去藕是为保正输出端的稳定输出（主要是针对器件的工作）而设的“小水塘”，在其他大电流工作时保证电源的波动范围不会影响该电路的工作；补充一点就是所谓的藕合：是在前后级间传递信号而不互相影响各级静态工作点的元件对于同一个电路来说，旁路（bypass）电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除，而去耦（decoupling，也称退耦）电容是把输出信号的干扰作为滤除对象。

去耦电容电路电源和地之间的有两个作用一方面是集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。

数字电路中典型的去耦电容值是0.1μF。

这个电容的分布电感的典型值是5μH。

0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。

1μF、10μF的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。

每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右。

最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。

要使用钽电容或聚碳酸酯电容。

去耦电容在集成电路电源和地之间的有两个作用：一方面是本集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。

去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。

旁路电容实际也是去耦合的，只是旁路电容一般是指高频旁路，也就是给高频的开关噪声提高一条低阻抗泄防途径。

PCB板布局布线基本规则

一、元件布局基本规则1. 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开；2.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件，螺钉等安装孔周围3.5mm （对于M2.5）、4mm（对于M3）内不得贴装元器件；3. 卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路；4. 元器件的外侧距板边的距离为5mm；5. 贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；6. 金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。

定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm；7. 发热元件不能紧邻导线和热敏元件；高热器件要均衡分布；8. 电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。

特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。

电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔；9. 其它元器件的布置：所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直；10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或0.2mm)；11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。

重要信号线不准从插座脚间穿过；12、贴片单边对齐，字符方向一致，封装方向一致；13、有极性的器件在以同一板上的极性标示方向尽量保持一致。

二、元件布线规则1、画定布线区域距PCB板边≤1mm的区域内，以及安装孔周围1mm内，禁止布线；2、电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil；cpu入出线不应低于10mil （或8mil）；线间距不低于10mil；3、正常过孔不低于30mil；4、双列直插：焊盘60mil，孔径40mil；1/4W电阻：51*55mil（0805表贴）；直插时焊盘62mil，孔径42mil；无极电容：51*55mil（0805表贴）；直插时焊盘50mil，孔径28mil；5、注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。