叠层芯片引线键合技术在陶瓷封装中的应用

叠层芯片引线键合技术在陶瓷封装中的应用
摘要：随着集成电路封装技术向高密度封装的发展，以及系统产品向多功能性
的不断发展，已经生产出堆叠封装技术。

同时，分析了芯片堆叠封装的传统引脚
封装结构，详细分析了新型芯片交叉型封装结构，并将封装结构应用于陶瓷封装
工艺中。

具体实施和讨论，并分析引线键合本身的可靠性和评估测试。

通过相关
实验研究表明，叠层芯片引线键合技术也可广泛应用于陶瓷封装产品中。

关键词：叠层芯片；悬空键合；低弧键合；3D封装
1引言
陶瓷封装主要采用陶瓷材料作为基板和密封封装，采用可伐合金作为盖子完
成密封，使气密性更好，减少内部含水量，提高器件温度使用范围，封装本身具
有很高的可靠性，并且还能够构建多个信号，接地和电源平面，以及在单个封装
中封装复杂器件的能力。

陶瓷基板技术还实现了百层布线的能力，其可以在陶瓷基板上集成诸如电阻器，电容器和电感器的无源元件，以实现高密度封装。

它自身的散热也很好。

陶
瓷封装因其优异的性能而广泛应用于航空航天和大型计算机等许多领域。

近年来，国内航空电子产品对更高性能和更低功耗的需求促进了国产微电子
陶瓷封装向更高密度三维封装的发展。

三维包装不仅制作自己的包装。

提高了密度，减小了芯片间互连线的长度，有效提高了器件本身的工作速度，使用多层封
装的要求也可以实现多功能化。

设备本身芯片叠层封装主要是可以广泛使用的三
维封装技术。

主要的3D芯片叠层封装主要是在垂直方向叠层多个芯片，以及主
要的传统引线封装结构，然后有效地封装它。

其传统的引脚封装结构主要有两种：一种是金字塔型叠层封装，并且有自己的芯片尺寸，上层芯片的区域小于下层芯
片区域，因此下层芯片表面区域有足够的区域和空间可用于完成芯片之间引线的
键合；另一种是使用相同尺寸的芯片，在上下芯片之间增加隔板普通硅片，以便
于下面芯片的引线键合，该隔板垫片是普通硅片尺寸小于上下芯片尺寸。

然而，当叠层多个芯片时，并非使用上述两个封装可以执行所有芯片叠层方案，并且可以从该基础制造交叉型叠层。

包装正在发展。

本文给出了在当前陶瓷
封装工艺中使用交叉型叠层封装技术的相关实验验证和相关讨论。

2 叠层芯片的引线键合
2.1 键合材料的准备
为了验证交叉型叠层封装技术是否可以用于陶瓷封装工艺，镀金硅片用于替
代裸芯片，设计了裸芯片用于5种不同尺寸（4 mm×3 mm，4mm×2mm，
3mm×2mm，3mm×1.5mm，2mm×1mm的镀金硅片，以选择CQFP240的陶瓷外壳。

芯片叠层为5层，键合线主要使用（常熟）有限公司生产Φ30μmHD2金线。

2.2试验方法
该项目主要采用研磨设备将硅片减薄至150μm，并采用表面蒸发设备实现硅
片表面金属化，然后使用切割装置实现硅片面积有5种不同尺寸，尺寸为4
mm×3mm和4mm×2mm和3mm×2mm以及3mm×1.5mm和2mm×1mm，并且使
用高精度点胶专用设备进行绝缘胶粘合用于完成所需的贴片，然后在150°C下固
化1小时，使用超声波金球焊球机进行所需的连接键合，键合使用陶瓷加工的劈
刀（由SPT，USA制造），并且将直径为30μm的金线（由Changshu Heli Co.，Ltd。

制造，断裂力大于11g）键合到硅片上。

然后使用连续放置工艺和粘合工艺对硅
片进行其自身的交叉叠层施压粘合。

粘合和键合可靠性测试使用Dage4000微量测试仪，测量其自身键合金线的拉伸强度和300℃和1小时烘烤后以及在300℃和1小时烘烤后的蒸金硅片粘合强
度和键合金球剪切阻力。

强度的特征在于其自身粘合和键合的可靠性，并且粘合
强度和键合金球剪切阻力剪切刀位置要附合要求，键合拉伸强度测试钩本身的位
置低于每条线的最高点，即弧本身的位置。

2.3 键合工艺参数
交叉型叠层硅片的粘合成功同时还有引线的键合，键合工艺参数的准确应用
起着非常重要的作用，如线弧高度和控制线弧形参数以及键合压力和控制突出的
芯片引线。

相关参数等由于芯片厚度的减小和叠层芯片层数量的增加，交叉型叠
层芯片引线键合技术涉及低弧线键合技术，并且过去使用的引线键合技术具有其
自己的线弧高度。

通常将其保持在约200μm，并且不可能有效地满足用于低弧线
键合的叠层芯片的要求。

目前，使用较好的键合设备结合反拱键合技术可以非常
成功地实现线弧高度为60μm的引线键合。

为了使传统的弓丝满足低弧线的要求，调整线高控制折角使弧线形可以达到很好的效果。

交叉型叠层芯片引线键合技术还涉及外部悬出芯片的键合技术，过去使用的
引线键合技术不能解决外部悬出芯片本身的键合，并且它的键合使芯片边缘产生
的弹性效应经常导致悬出芯片的碎裂和电弧的不稳定性，以及键合球形不一致性
和不能键合的问题。

目前，在优化外悬出芯片引线键合参数的同时使用控制可以
很好地处理存在的问题。

2.4 键合质量检验
（1）键合点变形检查，在显微镜下检查键合点在电路上其自身的变形，叠层芯片和单片键合点在电路的变形能满足GJB548B-2005方法的外观检查要求。

（2）在显微镜下检查键合电弧外观的质量检验，并确定电弧的外观质量，检测结果正常。

（3）键合完成后，对键合线的抗拉伸强度进行了详细测试，叠层芯片键合引线拉伸试验结果可满足GJB548B-2005方法2011.1的要求。

（4）键合完成后，测试金球自身的剪切强度，进行相关试验（金球直径约为80μm）。

根据EIA / JESD22-B116球压焊的破坏性剪切试验方法，并且剪切强度最
低的球的试验值需要保持在在35克，这与相关要求保持一致。

3 叠层芯片的引线键合可靠性试验
为了进一步验证粘合本身的可靠性，进行300℃和1小时的烘烤试验，并在
试验后测试引线的键合拉力。

经过相关测试，我们可以看出烘烤后的张力值没有
产生明显的下降，拉伸值仍然高于10克。

从上述测试结果可以看出，通过叠层
芯片进行引线键合的电路可以利用相关的可靠性进行试验和测试，从而解决了低
弧线键合的技术问题，防止了键合线的产生“塌陷线”的问题还可以解决芯片易碎，电弧不稳定，球体不一致，外部悬出芯片粘接过程中不能粘接的问题。

4总结
过去使用的引线键合技术导致系统产品的不断多样化和三维封装的不断发展，从而产生了用于叠层芯片的引线键合技术。

因为叠层在自己的包装中的产品有很
多功能并且自身性能也不错，而且自身速度也很快，而且还具有功耗相对较低的
优点，相信随着推进技术和成本降低堆叠包装产品的应用涉及许多不同的领域。

这种情况不仅限于消费产品的广泛使用，还需要能够涵盖尖端技术产品和陶瓷包装。

该领域被广泛使用。

参考文献：
[1]孙宏伟.叠层芯片封装技术与工艺探讨[J]. 电子工业专用设备，2006，136：65-74.
[2]Li X，Wang J，Zhao L Y. The investigation of board-levelvibration for the stacked memory device[C]. ICEPTConference，2014.
[3] GJB-548B. Test methods and procedures for microelectronicdevice[S]. 2005.
[4] Pang J W，Wang J，Zhao L Y. Study on the board-leveldrop test of the stacked memory device by FEA[C]. ICEPTConference，2014.
[5] Liu D S，Chao Y C，Wang C H. Study of wire bondinglooping formation in the electronic packaging process usingthe three-dimensional finite element method[J]. FiniteElements in Analysis and Design，2004，40（3）：263-286.。