数电09复习课题目

合集下载

数字电路复习题及参考答案

11级数字电路复习题及参考答案一、单选题1. 同或逻辑对应的逻辑图是( )。

A.≥1≥1&答案：A2. 在下列逻辑电路中，不是组合逻辑电路的是( ) 。

A. 译码器B. 编码器C. 全加器D. 寄存器答案：D3. 用触发器设计一个同步十七进制计数器所需要的触发器数目是( ) 。

A. 2B. 3C. 4D. 5答案：D4. 在下列各图中，或非逻辑对应的逻辑图是 ( ) 。

.C. D.答案：B5. 在何种输入情况下，“或非”运算的结果是逻辑“1” 。

A. 全部输入是“0”B. 任意输入是“1”C. 仅一输入是“1”D. 全部输入是“1”答案：A6. 一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系属于（）逻辑。

a.与；b. 或；c.非；d.与非答案：a7. 在一个四变量逻辑函数中，（）为最小项。

a.AACD ；b.ABC ；c.ABCD ；d.()AB C D +答案：c8. 一个4路数据选择器，其地址输入（选择控制输入）端有（）个。

A. 2个 B. 3个 C. 4个 D. 5个答案：A9. 由与非门构成的基本RS 触发器的输入端为R 、S ，则其约束条件为（）。

A. RS=0 B. R+S=1 C. RS=1 D. R+S=0 答案：A10. 在下列各图中，异或逻辑对应的逻辑图是（）。

答案：D11. JK 触发器在CP 脉冲作用下，欲使 n+1nQ =Q , 则对输入信号描述不正确的是( )。

J =K =1.J =Q ，K =QC.J =Q ， K =QD.J =Q ，K =1 答案：B12. 当异步置数端I R S D D ==时，输出状态是在CP 由1变0时刻发生变化，且与CP=1期间输入状态变化无关，只取决于CP 由1变0前瞬间输入状态而定的触发器是（）。

A. 基本RS 触发器B. D 锁存器C. 同步JK 触发器D. 负边沿JK 触发器答案：D13. 时序逻辑电路中一定包含（）。

《数字电子技术》复习题(含答案)

《数字电子技术》复习题一．单项选择题1．以下逻辑函数等式不成立的是（ C ）。

A ．B A B A A +=+ B. A AB A =+ C. B A B A +=+ D. C A AB C A BC AB +=++2．逻辑电路如下图所示，电路输出端的表达式为（ A ）。

A ．AB Y = B. 0=Y C. 1=Y D. AB Y =3. 能够实现线与功能的门电路是（ C ）。

A ．传输门 B. 三态门 C. OC 门 D. 与非门 4. 下列器件属于组合逻辑电路的是：（ D ）A ：74LS160B ：74LS191C ：74LS290D ：74LS475. 优先编码器74LS148工作时，如果输入是1011101101234567=I I I I I I I I ，则输出012Y Y Y 是（ D ）。

A ：110B ：000C ：010D ：001 6．实现逻辑函数C A C B B A Y ++=的电路：（ B ）A. 不存在竞争也不存在冒险B. 存在竞争，但不存在冒险C. 存在竞争也存在冒险D. 不存在竞争，存在冒险 7. 只具有“置0”、“置1”功能的触发器是（ B ） A ：JK B ：D C ：T D ：RS 8．构成十三进制计数器至少需要（ C ）个触发器。

A ：2 B ：3 C ：4 D ：59．集成双向移位寄存器74LS194当（ C ）实现左移功能。

A ：0001=S SB ：0101=S SC ：1001=S SD ：1101=S S10.使逻辑函数Y A BC =+为1的变量取值是（ B ）。

A. 010 B.011 C.101 D.110 11.输出有高阻状态的是( B )A.与非门B.三态门C.计数器D.555定时器 12.在下列电路中，不属于组合逻辑电路的是( B )。

A ．编码器B ．JK 触发器C ．译码器D ．数据选择器 13.下面逻辑等式中，正确的是（ C ）。

《数字电子技术》课期末考试复习题复习课程

《数字电子技术》课期末考试复习题复习课程一、填空题（每小题△△分，共△△分）（1）逻辑代数中的三种基本的逻辑运就是（与）运算、（或）运算和（非）运算。

（2）逻辑变量和逻辑函数的取值惟独（0）和（1）两种取值。

它们表示两种相反的逻辑状态。

（3）与逻辑运算规则能够归纳为有0出（0），全1出（1）。

（4）或逻辑运算规则能够归纳为有1出（1），全0出（0）。

（5）与非逻辑运算规则能够归纳为有（0）出1，全（1）出0。

（6）或非逻辑运算规则能够归纳为有（1）出0，全（0）出1。

（7）二极管从导通到截止所需时刻称为（开通）时刻。

（8）OC门是集电极（开路）门，使用时必须在电源VCC与输出端之间外接（电阻）。

（9）在数字电路中，三极管工作在（饱和）状态和（截止）状态。

（10）三态输出门输出的三个状态分不为（低电平）、（高电平）、（高阻态）。

（11）逻辑代数中三条重要的规则是（代入）规则、（对偶）规则和（反演）规则。

（12）化简逻辑函数的要紧办法有（代数）化简法和（卡诺图）化简法。

（13）逻辑函数的表示办法要紧有（函数表达式）、（真值表）、（逻辑）、卡诺图和波形图。

（31）编码器按功能别同分为（二进制）编码器、（二-十进制）编码器和优先编码器。

（32）译码器按功能别同分为（二进制）译码器、（二-十进制）译码器和显示译码器。

（33）8选1数据挑选器在所有输入数据都为1时，其输出标准与或表达式共有（ 8 ）个最小项。

（34）输入3位二进制代码的二进制译码器应有（ 8 ）个输出端，共输出（ 8 ）个最小项。

（35）共阳极LED数码管应由输出（低）电平的七段显示译码器来驱动点亮。

而共阴极LED数码管应由输出（高）电平的七段显示译码器来驱动点亮。

（41）二进制数是以（ 2 ）为基数的计数体制，十进制数是以（ 10 ）为基数的计数体制，十六进制是以（ 16 ）为计数体制。

（42）十进制数转换为二进制数的办法是：整数部分用（除2取余），小数部分用（乘2取整）法。

(完整版)数字电路期末复习试题和答案解析

数字电路期末复习题及答案一、填空题1数字信号的特点是在时间上和幅值上都是断续变化的,其高电平和低电平常用1 _ 和_0 ___ 来表示。

2、分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。

3、逻辑代数又称为布尔代数。

最基本的逻辑关系有与、或、非三种。

常用的几种导出的逻辑运算为与非或非与或非同或异或。

4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。

5、逻辑函数F=A BCD +A+B+C+ __________ 。

6、逻辑函数F=A B A B A B AB = ________ 0 _______ 。

7、OC门称为集电极开路门，多个OC门输出端并联到一起可实现丄与功能。

8、TTL与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。

9、触发器有2 个稳态，存储8位二进制信息要__8 ________________________个触发器。

1 0、一个基本RS触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S = 0且R= 0的信号。

11、一个基本RS触发器在正常工作时，不允许输入R=S= 1的信号，因此它的约束条件是RS=0 。

1 2、在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。

13、施密特触发器具有回差现象，又称电压滞后特性；单稳触发器最重要的参数为脉宽。

14、半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。

15、对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。

16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。

17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。

、选择题1 一位十六进制数可以用 C 位一进制数来表示。

A 1B . 2 C.4D162、十进制数25用8421BCD码表示为 B 。

A 10 101B . 0010 0101 C.100101 D .101013、以下表达式中符合逻辑运算法则的是D。

[政史地]2009数电期末复习

R1 RW 1
RW RW 2
R2
vC
C
VC C
VC C
RD
8
4
7
D
v I1 6
3
vO
v I2 2 5 5 5
1
5
0 .0 1 μ F
h
4
❖ Page 图为一心律失常报警电路，图中vI是经过放大后的心电信号，其幅值vIm=4V。
❖ （1）对应vI分别画出图中vo1、vo2、vo三点的电压波形；
❖ （2）说明电路的组成及工作原理
定时器构成可重复触发的单稳态触发器，也称为失落脉冲捡出电路。当心律正常时，Vo1的频率较高，周期较短，，Vo始终为低电平，发光二极管D1亮，D2不亮，表示心律正常；当心律异常时，脉冲间隔拉大，Vo1的的周期加长，可使VC充电至2/3Vcc ， Vo2变为低电平，Vo变为高电平，发光二极管D2亮，D1不亮，表示心律失常。
❖ 若要使字数扩大两倍，可以对两组8k×16位存储器的E1、E2加适当的控制，并将其它端分别相并，即可扩展为16k×16位的存储器系统。其中， DQ0～DQ15是它的16条数据输入/输出线，A0～ A13为14条地址输入线，W为写允许，G为读允许。扩展的存储器系统如图所示。
h
14
8
E1
DQ 7 ~D Q 0
VCC (+ 5 V )
8
4
R
7
vI
6 555 3 v O1 T
C
2
15
VCC (+ 5 V )
8
4
7
3 v O2
6 555
2 15
D1
1
vO
D2
v I

(完整版)数电各章复习题及答案

第1章逻辑代数基础一、选择题（多选题）1．以下代码中为无权码的为。

A. 8421BCD 码B. 5421BCD 码C. 余三码D. 格雷码2．一位十六进制数可以用位二进制数来表示。

A. １B. ２C. ４D. 163．十进制数25用8421BCD 码表示为。

A.10 101B.0010 0101C.100101D.101014．与十进制数（53.5）10等值的数或代码为。

A.(0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)85.与八进制数(47.3)8等值的数为：A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)26.常用的B C D 码有。

A.奇偶校验码B.格雷码C.8421码D.余三码7.与模拟电路相比，数字电路主要的优点有。

A.容易设计B.通用性强C.保密性好D.抗干扰能力强8. 逻辑变量的取值１和０可以表示：。

A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无9．求一个逻辑函数F 的对偶式，可将F 中的。

A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”E.常数不变10. A+BC= 。

A .A +B B.A +C C.（A +B ）（A +C ） D.B +C11.在何种输入情况下，“与非”运算的结果是逻辑0。

A ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是112.在何种输入情况下，“或非”运算的结果是逻辑0。

A ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为113.以下表达式中符合逻辑运算法则的是。

A. C ·C =C 2B.1+1=10C.0<1D.A +1=114. 当逻辑函数有n 个变量时，共有个变量取值组合？A. nB. 2nC. n 2D. 2n15. 逻辑函数的表示方法中具有唯一性的是。

数电复习题及答案教学资料

数电复习题及答案数电复习题及答案一、多选择题1．以下代码中为无权码的为。

CDA. 8421BCD 码B. 5421BCD 码C. 余三码D. 格雷码2．以下代码中为恒权码的为。

ABA.8421BCD 码B. 5421BCD 码C. 余三码D. 格雷码3．十进制数25用8421BCD 码表示为。

BA.10 101B.0010 0101C.100101D.101014. 以下表达式中符合逻辑运算法则的是。

DA.C ·C=C2B.1+1=10C.0<1D.A+1=15. 逻辑函数的表示方法中具有唯一性的是。

ADA .真值表 B.表达式 C.逻辑图 D.卡诺图6.F =A B +BD +CDE +A D = 。

AC A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++7.逻辑函数F= ()A A B ⊕⊕ = 。

AA.BB.AC.B A ⊕D. B A ⊕8. 三态门输出高阻状态时，是正确的说法。

ABA.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动9. 以下电路中可以实现“线与”功能的有。

CDA.与非门B.三态输出门C.集电极开路门D.漏极开路门10．以下电路中常用于总线应用的有。

AA.TSL 门B.OC 门C. 漏极开路门D.CMOS 与非门11．对于T 触发器，若原态Q n =0，欲使新态Q n+1=1，应使输入T= 。

BD A.0 B.1 C.Q D. Q12．对于T 触发器，若原态Q n =1，欲使新态Q n+1=1，应使输入T= 。

AD A.0 B.1 C.Q D. Q13．对于D 触发器，欲使Q n+1=Q n ，应使输入D= 。

C A.0 B.1 C.Q D. Q14．对于JK 触发器，若J=K ，则可完成触发器的逻辑功能。

CA.RSB.DC.TD.T ˊ15.下列各函数等式中无冒险现象的函数式有。

(完整版)数电试题及答案

通信 071~5 班 20 08 ~20 09 学年第二学期《数字电子技术基础》课试卷试卷类型： A 卷一、单项选择题（每小题2分，共24分）1、8421BCD 码01101001.01110001转换为十进制数是：（）A ：78.16B ：24.25C ：69.71D ：54.562、最简与或式的标准是：（）A ：表达式中乘积项最多，且每个乘积项的变量个数最多B ：表达式中乘积项最少，且每个乘积项的变量个数最多C ：表达式中乘积项最少，且每个乘积项的变量个数最少D ：表达式中乘积项最多，且每个乘积项的变量个数最多3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（） A ：消去1个表现形式不同的变量，保留相同变量 B ：消去2个表现形式不同的变量，保留相同变量C ：消去3个表现形式不同的变量，保留相同变量表1D ：消去4个表现形式不同的变量，保留相同变量4、已知真值表如表1所示，则其逻辑表达式为：（） A ：A ⊕B ⊕CB ：AB + BCC ：AB + BCD ：ABC （A+B+C ）5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7）C ：F(A,B,C)=∑m （0，2，3，4）D ：F(A,B,C)=∑m （2，4，6，7）6、欲将一个移位寄存器中的二进制数乘以（32）10需要（）个移位脉冲。

A ：32B ： 10C ：5D ： 67、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，则输出Y 7 ～Y 0是：（）A ：11111101B ：10111111C ：11110111D ：111111118、要实现n1n Q Q =+，JK 触发器的J 、K 取值应是：（） A ：J=0，K=0 B ：J=0，K=1 C ：J=1，K=0 D ：J=1，K=19、能够实现线与功能的是：（） A ： TTL 与非门 B ：集电极开路门 C ：三态逻辑门 D ： CMOS 逻辑门10、个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz ，经过（）可转换为4位并行数据输出。

数字电路总复习题

09级4班数字电路总复习题没有DAC 、ADC 部分一、填空题1．在逻辑电路中,任意时刻的输出状态仅取决于该时刻输入信号的状态,而与信号作用前电路的状态无关,这种电路称为 ;因此在电路结构上,一般由组合而成;2．3510= 2, 101012= 103．电路能产生周期的脉冲波形；电路可将正弦波变成矩形波;4．三态门具有、、三种状态,因此常用于结构中;5．右图所示的波形是一个进制加、减法计数器的波形;若由触发器组成该计数器,触发器的个数应为 ,它有个无效状态,分别为和 ;6．组合逻辑电路的设计步骤为：① ； ② ； ③简化和变换逻辑表达式,从而画出逻辑图;7．欲将一个频率为10kH Z 的矩形波变换成频率为1kH Z的矩形波,应选用电路;8．逻辑表达式C AB Y +A CD+A BD 的最小项之和的形式是：;9．分析组合逻辑电路的步骤为：① ；② ；③ ；④ 根据真值表和逻辑表达对逻辑电路进行分析,最后确定其功能;10．为实现图逻辑表达式的功能,请将多余输入端C 进行处理只需一种处理方法其中图Y 1、Y 2为TTL 电路,图Y 3、Y 4为CMOS 电路;Y 1的C 端应 ,Y 2的C 端应 ,Y 3的C 端应 ,Y 4的C 端应 ;11．在任何时刻,输出状态只决定于同一时刻各输入状态的组合,而与先前状态无关的逻辑电路称为 ,而若逻辑电路的输出状态不仅与输出变量的状态有关,而且还与系统原先的状态有关,则称其为 ;12．双极性三极管饱和工作状态的条件是 ;13．正与门与门等效;CP 0Q 1Q 2Q14．“逻辑相邻”是指两个最小项________因子不同,而其余因子________;15．数字比较器是用于对两数 ,以判断其的逻辑电路; 16．数2转化为八进制数是 ,十六进制数是 ;17．在同步计数器中,各触发器的CP 输入端应接时钟脉冲;18．有一两端输入的TTL 与非门带同类负载门的个数为N,已知门电路的|I IS |=,|I IH |=10μA,|I OL |=15mA |I OH |=400μA 试问电路带负载门个数N= ;19．四位双向移位寄存器T4194的功能表如表所示;由功能表可知,要实现保持功能,应使 ,当1 D R ,S 1=1,S 0=0时,电路实现功能;20．图中所示电路中,当电路其他参数不变：仅R b 减小时,三极管的饱和程度；仅R C 减小时,三极管的饱和程度 ,它的饱和压降U CES ;21．TTL 反相器电气特性如图所示,该门电路输入短路电流I IS = ,高电平输入电流I IH = 若带同类门,其带负载能力N ≤ ;22．由555定时器构成的施密特触发器,已知电源电压U CC =9V 其正向阈值电压U+= ；负向阈值电压U-= ,回差电压△U T = ;23．某计数器的状态转换图如图所示,试问该计数器是一个进制法计数器,它有个有效状态, 个无效状态,该电路自启动;若用JK 触发器组成,至少要个;24．单稳态触发器的特点是电路有一个和一个 ;25．TTL 或非门多余输入端的处理是 ;7．电路中的二极管均为理想二极管,判断各二极管的状态和输出电压V o的大小;D 1 ； D 2 ；D 3 ； V O ;26．555定时器构成的单稳态触发器,该电路是触发脉冲的触发,有两种状态：和；电路要求输入信号负脉冲的宽度必须输出脉冲宽度;27．三个JK 触发器组成的计数器,最多有效状态是个,它是进制计数器；若要构成五进制计数器,最少需个触发器,它的无效状态有个;28．在下图所示的组合电路框图中 ,若A 1 , A 2 …A m 为输入逻辑变量 ,Y 1 ,Y 2…Yn 为输出逻辑函数,其输入和输出间的函数关系可表示为Y 1 = f 1 由此可见,组合电路的输出只决定于而与无关;29．十六进制数64H转换为十进制数则为;30．将二进制数11010102转换成十进制数是,八进制数是,十六进制数是;31．右图为555定时器构成的输入与输出的波形,该电路t w≈电路正常工作时,要求T W t w;32．已知如图a所示各电路输出电压波形如图b所示,填写电路名称;电路1为,电路2为,电路3 ;33．施密特触发器和单稳态触发器是一种脉冲电路,多谐振荡器是一种脉冲电路;34．若在时钟脉冲高电平期间RS端信号不发生变化,则同步RS触发器的状态变化是在时钟脉冲发生的,主从RS触发器的状态转变是在时钟脉冲发生的;35．TTL与非门电路中,为了提高工作速度采到了以下措施：1 ,2 ,3 ;二、选择题1．用555定时器组成的三种应用电路如下图所示,其中图a对应电路名称是,图b对应电路名称是,图c对应电路名称是;⑴施密特触发器；⑵单稳态触发器；⑶多谐振荡器;2．以下单元电路中,具有“记忆”功能的单元电路是：A、运算放大器；B、触发器；C、TTL门电路；D、译码器；3．以下各电路中属于组合逻辑电路有;A、编码器B、译码器C、寄存器D、计数器4．在数字电路中,晶体管的工作状态为：A、饱和；B、放大；C、饱和或放大；D、饱和或截止；5．图a 由555定时器组成的何种电路 ,已知图a 输入,输出脉冲波形如图b 所示,则输出脉冲的宽度Tw=A 单稳态触发器B 施密特触发器C 多谐振荡器⑴T W =⑵T W =⑶T W =2RC6．电路如图所示,指出能实现1n n Q AQ +=的电路是 ,实现1n n Q A Q +=的电路是 ,实现1n n Q A Q +=+的电路是 ;7．下图所示波形是一个进制加法计数器的波形图;试问它有个无效状态;A 二；B 四；C 六；D 八8．半加器的逻辑关系是A 、与非B 、或非C 、与或非D 、异或9．有四个触发器的二进制计数器,它们有种计数状态;A 、8B 、16；C 、 256D 、64;10．下列函数中等于A 的是 ;A 、A+1B 、A+A D 、AA+B11．图中所示电路中图的逻辑表达式AB F =12．摩根定律反演律的正确表达式是：A 、;B A B A ⋅=+ B 、;B A B A +=+C 、;B A B A +=+D 、;B A B A ⋅=+13．在555定时器组成的三种电路中,能自动产生周期为T=R 1+2R 2C 的脉冲信号的电路是 ; ⑴施密特触发器；⑵单稳态触发器；⑶多谐振荡器;14．指出四变量A 、B 、C 、D 的最小项应为A 、)(D C AB + B 、DC B A +++C 、D C B A +++ D 、CD B A15．右图CT54H 系列的TTL 门电路的输出状态A 、高电平B 、低电平C 、高阻态D 、无法确定；16．指出下列各种类型的触发器中能组成移位寄存器的应该是A 、基本RS 触发器B 、同步RS 触发器C 、主从结构触发器D 、维持阻塞触发器；17．下列说法正确的是：A 、单稳态触发器是振荡器的一种B 、单稳态触发器有两个稳定状态C 、JK 触发器是双稳态触发器D 、振荡器有两个稳定状态18．图示为一简单的编码器,其中E 、F 、G 是一般信号,A 、B 是输出二位二进制代码变量,今令 AB = 10 ,则输入的信号是 ;A 、EB 、FC 、G19．设所有触发器的初始状态皆为0,找出下图各触发器在时钟信号作用下输出电压波形不为0的是：图 ;20．组合逻辑电路任何时刻的输出信号与该时刻的输入信号 ,与电路原来所处的状态A 、关,无关B 、无关,有关C 、有关,无关D 、有关,有关21．在函数K=AB+CD 的真值表中,F=1的状态有多少个A 、2B 、4C 、6D 、7；E 、1622．电路如图所示,这是由定时器构成的：A 多谐振荡器B 单稳态触发器C 施密特触发器D 双稳态触发器23．如图所示TTL 电路中逻辑表达式为Y=A+B 的是 ;24．欲将一正弦波信号转换为与之频率相同的矩形脉冲信号,应采用：A 、单稳态触发器B 、施密特触发器C 、 A/D 转换器 D 、移位寄存器25． 74LS138是３线—８线译码器,译码为输入低电平有效,若输入为A 2A 1A 0=100时,输出01234567Y Y Y Y Y Y Y Y 为A 、00010000B 、11101111C 、D 、0000010026．下列数中最小数是 ;A 、 2610B 、10008421BCDC 、100102D 、37827．下列触发器中只有计数功能的是 ;A 、RS 触发器B 、JK 触发器C 、D 触发器 D 、T 触发器28．逻辑电路如图所示,其逻辑函数式为： A 、;B A B A + B 、;AB B A +C 、;B A B A +D 、;A AB +29．在图中,选择能实现给定逻辑功能A Y =的电路 ;30．TTL 与非门中多余的输入端应接电平是：A 、低B 、高C 、地D 、悬空31．特性征方程中含有约束条件的触发器是：A 、主从RS 触发器B 、主从JK 触发器C 、JK 边沿触发器D 、D 边沿触发器32．CMOS 传输门相当于一个：A 、与门B 、非门C 、或门D 、开关33．不能用来描述组合逻辑电路的是：A 、真值表B 、卡诺图C 、逻辑图D 、驱动方程34．下列电路中,不属于组合电路的是：A 、数字比较器B 、寄存器C 、译码器D 、全加器35．下列逻辑代数运算错误的是：A 、A+A=AB 、A 0=⋅AC 、A ·A = 1D 、A+1=A36．NMOS 管的开启电压U GSth =2V 外加漏源电压U DD =10V ,为使管子截止,则要求U GSth1 >2V 2=2V 3<2V37．二进制数B 转换为十进制数则为：A 、B 、11.75C 、D 、38．JK 触发器的特征方程为：A 、1n n n J K Q Q Q +=+B 、 Q Q n n K J +=+1C 、 Q Q n n K J +=+1D 、 Q Q nn K J +=+139．二进制加法计数器从0 计到十进制数12时,需要个触发器构成,它有个无效状态;A 、4B 、3C 、8D 、1640．下列逻辑代数运算错误的是：A 、A 00=⋅B 、A+1=AC 、A A =⋅1D 、A+0=A41．如图所示CMOS 电路中逻辑表达式Y=A 的是 ;42．逻辑函数LA 、B 、C 、D=()()15.14.13.12.11.109,6,5,2,1d m +∑ 化简结果为：A 、D C A D CB DC A ++ B 、D C A D C B CD A ++C 、D C D C + D 、CD D C +43．当Cr=0时,移位寄存器处于状态：A 、保持B 、左移C 、右移D 、清除三、判断题1．编码器,译码器,数据选择器都属于组合逻辑电路;2．请将下列触发器的特性方程与其对应触发器用线连接起来特性方程中,触发器的输入端用字符A 、B ……．表示;1 T 触发器 a 1n n n Q AQ BQ +=+2 RS 触发器 b 1n Q A +=3 JK 触发器 c 1 0n n Q A BQ AB +=+=4 D 触发器 d 1n n n Q AQ A Q +=+3．化简逻辑函数,就是把逻辑代数式写成最小项和的形式;4．对于TTL 数字集成电路来说,在使用中应注意：电源电压极性不得接反,其额定值为5V;5．主从RS 触发器能够克服空翻,但不能消除不定态;6．二进制加法计数器从0计数到十进制24时,需要5个触发器构成,有7个无效状态;7．在所示的反向器电路中,为了加深三极管的饱和深度,可以采用下列方法中的哪一种在可以采用的方法后面画√,在不可以采用的方法后面画×;1三极管的β 2减小R C3减小R 2 4减小E Q5 加大R 38．“同或”逻辑关系是,输入变量到值相同输出为1；取值不同,输出为零;9．有8个触发器数目的二进制计数器,它具有256个计数状态;10．单稳态触发器中,欲加大输出脉冲宽度,可增加输入脉冲宽度;11．某一时刻编码器只能对一个输入信号进行编码;12．要实现图中各TTL 门电路输出端所示的逻辑关系,各电路的解法是否正确a b c d13．常用逻辑门电路的真值表如下表所示,试判断它们分别属于哪种类型门电路．即F 1、F 2、F 3、F 4和F 5分别属于何种常用逻辑门;F 1 ；F 2 ；F 3 ； F 4 ；F 5 ;14．用二进制代码表示某一信息称为编码;反之把二进制代码所表示的信息翻译出来称为译码;15．数字钟计时是否准确主要取决于计数器的精度;16．N 进制计数器可以实现N 分频；17．利用卡诺图化简逻辑表达式时,只要是相邻项即可画在包围圈中;18．下图是用D 触发器组成的寄存器电路;当在u i 端随CP 脉冲依次输入1011时,经过四个CP 脉冲后,串行输出端的状态是1011;Q 1Q 2Q 3Q 4的初始状态是0000;19．TTL 与非门输出端不能并联使用；20．为了确保逻辑输出的确定性,JK 触发器的J 和K 输入端不能同时为逻辑高电平1 ;21．译码器、计数器、全加器、寄存器都是组合逻辑电路;22．判断图中所示各CMOS 电路的逻辑表达式是否正确;对者√ 错的打×;23．C B A Y ⋅=的对偶式是C B A Y ++='24．连续异或85个“1”的结果是0 ;25．全加器的输出不仅取决于输入,同时还取决于相邻低位的进位,因此说全加器属于时序逻辑电路;26．当TTL 门电路的输入端接地时,才称之为该输入端所接为逻辑低电平;27．四位移位寄存器经过4个CP 脉冲后,四位数码恰好全部移入寄存器,因此可以得到四位串行输出;28．对于TTL 数字集成电路来说,在使用中应注意：不使用的输入端接1;29．数据选择器能从多个输入信号中选择2个信号送到输出器;A B F 1 F 2 F 3 F 4 F 5 0 0 0 1 0 0 1 0 1 1 1 0 1 0 1 0 1 1 0 1 0 1 1 0 0 1 1 030．两个不同最小项乘积恒为零;31．如果在时钟脉冲CP=1的期间,由于干扰的原因使触发器的数据输入信号经常有变化,此时不能选用TTL 主从型结构的触发器,而应选用边沿型和维持阻塞型的触发器;32．对于低电平输入有效的基本RS 触发器,其RS 端的输入信号不得同时为低电平;33．对于高电平输入有效的基本RS 触发器,其RS 端的输入信号不得同时为高电平;34．判断下图所示各触发器中哪些触发器的状态1n n Q Q += ;35．要实现图中各TTL 电路输出端所示的逻辑关系,各电路的接法是否正确;36．图中均为TTL 电路,试问哪些电路能实现CD AB +的逻辑关系37．C B A Y ⋅=的对偶式是C B A Y ++=' ;38．TTL 与非门输入端可以接意值电阻;39．对于TTL 数字集成电路来说,在使用中应注意;输入端可以串有电阻器,但其数值不应大于关门电阻;四、计算题本题分,共题1．利用卡诺图化简:Y+ABCABD++=++CADCDCABDCA2．试分析下图时序电路的逻辑功能,写出驱动方程状态方程和输出方程;3．分别写出如图所示的各触发器次态的逻辑函数表达式;4．写出如图所示电路逻辑表达式,并将其化简后用最简单的组合电路实现此组合电路; 5．如图a所示逻辑电路,已知CP为连续脉冲,如图b所示,试画出Q1,Q2的波形;6．用5G555设计一个多谐振荡器,要求输出脉冲的振荡频率为f 0 = 20KHz 占空比D = 25% ;7．图a 是555定时器构成的单稳态电路,已知u i 和u c 的波形见图b;1对应画出u o 的波形;2估算脉宽t w 的数值;8．十进制计数器T4160构成的计数器电路如图所示,试分析该电路是几进制计数器,画出状态转换图;T4160的功能表见下表;9．用代数法将下列函数化简为最简与或表达式; 1;)(AC BC AB C B A ABC Y ++⋅+++= 2G BC E C B D C B C D AC B A Y +++++=10．在图中所示的时序电路中,X 为控制信号,Q 1、Q 2为输出信号,CP 为一连续脉冲;1画出其状态转换图;2说明电路的功能;11．设计一多数表决电路;要求A 、B 、C 三人中只要有半数以上同意,则决议就能通过;但A 还具有否决;计算振荡器振荡12．用555定时器组成的多谐振荡器电路如下图所示,已知：V cc=15V,R1=R2=5K,C=F周期T;13．设计一个组合电路,其输入是十进制数的8421编码,输出为3循环码,见真值表;14．某产品有A、B、C、D四项质量指标;规定：A必须满足要求,其它三项中只要有任意两项满足要求,产品算合格,试列出真值表,通过卡诺图求出产品合格的最简与或表达式,并画出用与非门实现的逻辑图;15．电路如图所示,已知：CMOS与非门U OL=0V、U OH=5V、I OH=、三极管β=40、U BE=、U CES=;为实现F=AB的逻辑功能,求R b的取值范围;16．如图所示电路图中,试问在哪些输入情况输出Z=117．已知OC 门I OL ≤25mA 、I OH ≤100,用OC 门驱动三极管电路;已知三极管β=20、U BES =、U CES =;求电路中R b 的到值;18．1证明等式：C AB C B C A AB +=++2化简函数：Y 1=∑mn 0,1,3,5,8,9+∑d 10,11,12,13,14,1519．试分析如图所示电路,写出驱动方程,状态方程,画出状态图,说明计数器类型;20．触发器电路如图所示,试根据CP,A,B 的波形,对应画出输出端Q 的波形,设触发器的初试状态为0;21．下图是555定时器构成的施密特触发器,已知电源电压V CC =12V ,求：1电路的U T+,U T-和△U T 各为多少2如果输入电压波形如图,试画出输出u O 的波形;3若控制端接至+6V ,则电路的U T+,U T-和△U T 各为多少22．将下图所示电路化简成最简与或表达式;23．试判断如图所示电路中硅三极管工作在什么状态并求集电极电位;五、综合题1．分析下图时序电路的逻辑功能,写出电路驱动方程状态方程,画出状态转换图;2．分析图中所示的时序电路;写出电路的驱动方程和状态方程；画出完整的状态转换图,画出时序图至少有六个CP;假设触发器的初态均为0;3．由理想二极管组成的幅度选择电路如图所示,试求电路的输出电压U O 值,电流I 值;4．试用图中所示的或非门实现下列函数：1;1A F = 2;2AB F = 3;3B A F += 4;4B A F ⊕=5．在各种功能的触发器中,若输入端用A,B 单端输入用A,双端输入A,B 表示,请根据表对应写出JK 触发器,D 触发器和T 触发器的现状;6．写出图中所示电路的最简与或表达式;7．下图所示是一什么电路,其特点是什么8．化简图所示的电路,要求化简后的电路逻辑功能不变;9．用卡诺图化简下列函数,并用与非门画出逻辑电路图;FA 、B 、C 、D=Σ0、2、6、7、8、9、10、13、14、1510．画出如图所示各触发器在时钟脉冲作用下输出端的电压波形;设所有触发器的初始状态皆为Q = 0;11．1或非门能否作反相器使用若可以其输入端如何连接2写出下图CMOS 门电路输出函数式：12．画出如图时序电路的状态转换图和时序图;13．已知逻辑函数A C C B B A F ++=,试用真值表,卡诺图及逻辑图表示;14．有一个“与非”门组成的基本S-R 锁存器2当输入脉冲如图b波形时重复上述练习;15．根据要求完成下列各题;利用二输入端与非门组成非门、与门、或门、或非门和异或门,要求列出表达式并画出最简逻辑图;16．分析如图所示逻辑电路的逻辑功能,设各触发器的初始状态均为“0”,试列出它的表达式,画出Q0、Q1、Q2的工作波形图;17．电路如图所示,写出状态方程,列状态转换表,画出状态转换图,并说明该电路的逻辑功能;1写出电路的驱动方程和状态方程；2画出状态转换图,判断能否启动；3说明该电路的逻辑功能;。

数字电路复习题及答案课件

数字电路复习题（注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。

） 1、逻辑电路可以分为组合逻辑电路电路和时序逻辑电路电路。

2、数字电路的基本单元电路是门电路和触发器。

3、数字电路的分析工具是逻辑代数（布尔代数）。

4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （0001000000010010 ）8421BCD6、数字电路中的最基本的逻辑运算有与、或、非。

7、逻辑真值表是表示数字电路输入和输出之间逻辑关系的表格。

8、正逻辑的与门等效于负逻辑的或门。

9、表示逻辑函数的4种方法是真值表、表达式、卡诺图、逻辑电路图。

其中形式惟一的是真值表。

10、对于变量的一组取值，全体最小项之和为 1 。

11、对于任意一个最小项，只有一组变量的取值使其值为 1 ，而在变量取其他各组值时这个最小项的取值都是 0 。

12、对于变量的任一组取值，任意两个最小项之积为0。

13、与最小项ABC 相邻的最小项有C AB 、C B A 、BC A 。

14、组合逻辑电路的特点是输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件）。

15、按电路的功能分，触发器可以分为 RS 、 JK 、 D 、 T 、 T ’。

16、时序电路可分为同步时序逻辑电路和异步时序逻辑电路两种工作方式。

17、描述时序电路逻辑功能的方法有逻辑方程组（含驱动方程、输出方程、状态方程）、状态图、状态表、时序图。

18、（251）10 =（11111011）2 =（FB ）1619、全体最小项之和为 1 。

20、按照使用功能来分，半导体存储器可分为 RAM 和 ROM 。

21、RAM 可分为动态RAM 和静态RAM 。

数字电路复习指导(有答案)

第一章逻辑代数基础一、本章知识点1. 数制及不同数制间的转换熟练掌握各种不同数制之间的互相转换。

2. 码制定义、码的表示方法BCD码的定义，常用BCD码特点及表示十进制数的方法。

3. 原码、反码、补码的表示方法正数及负数的原码、反码、补码。

\4. 逻辑代数的基本公式和常用公式掌握逻辑代数的基本公式和常用公式。

5. 逻辑代数的三个基本定理定义，应用6•逻辑函数的表示方法及相互转换7•逻辑函数最小项之和的标准形式&逻辑函数的化简公式法化简逻辑函数卡诺图法化简逻辑函数的基本原理及化简方法二、例题数制转换1. 10= ( )2 =( )8=( )162. 16=( )2=( )103. 2=( )8=( )10写出下列数的八位二进制数的原码、反码、补码原码，就是用最高位表示数符(0表示正数、1表示负数)。

正数，原码=反码=补码；负数, 反码：除符号位以外，对原码逐位取反；补码：反码+11. (-35) 10=() 原码=()反码=()补码2. (+35)10 = (00100011 )原码=(00100011)反码=(00100011)补码3. (-110101)2 =()原码=()反码=()补码4. (+110101)2 = (00110101 )原码=(00110101)反码=(00110101)补码5. (-17)8=() 原码=()反码=()补码.将下列三位BCD码转换为十进制数根据BCD码的编码规则，四位一组展成对应的十进制数。

1. ()余3 码=(263) 102. ()8421 码= (596) 10分别求下列函数的对偶式Y ‘和反函数Y1. Y (A B)C DY' (A B) C DY (A B) C D2. Y AB C ADY' (A B C) (A D)Y (A B) C D求下列函数的与非-与非式。

1. Y AB AB\ Y AB AB将下列函数展成最小项之和的标准形式1. Y= A B B CY A B (C C) B C (A A) ABC ABC ABC ABC ABC A B；C ABC2. Y S RQY S RQ S(R R)(Q Q) RQ(S S)SRQ SRQ SRQ SRQ SRQ用公式法化简下列函数1. Y(A, B,C) AC ABC BC ABCY(A,B,C) AC ABC BC ABCC ABC C2. Y AB AC BC CD DY AB AC BC (CD D) AB (AC BC C)(AB A B) C D 1 C D 1用卡诺图化简下列逻辑函数Y BC AC CD2. Y(A,B,C,D) m(2,4,6,7,12,15)d(0,1,3,8,9,11)\uu£XPl 10111 jj11110X |xl|•iCD CD ACY CD CD AC1. 丫(A,B,C,D)m(2,4,5,6,10,11,12,13,14,15)卩 11JJ■r 1rJ/J00011110BC AC CDC(A AB B) ABC百度文库-让每个人平等地提升自我3.Y(A,B,C,D)吨1,2,5,7,8,9)约束条件:AB AC 0第三章组合逻辑电路一、本章知识点（一）概念1•组合电路：电路在任一时刻输出仅取决于该时刻的输入，而与电路原来的状态无关。

数字电路期末复习(含答案)

数字集成电路一、填空题1. “全1出0，有0出1”描述的逻辑关系是与非逻辑。

2. 101ABC =时，函数C B AB Y +=之值为Y = 1 。

3. 逻辑函数的表示方法有真值表、逻辑表达式、逻辑图、波形图、卡诺图五种。

4. A B +=，AB =，A AB += A +B ，AB AB += A 。

5. 常用的集成组合逻辑电路有编码器、译码器、数据选择器等。

6. 编码器的功能是将输入信号转化为二进制代码输出。

7. 对于时序逻辑电路来说，某一时刻电路的输出不仅取决于当时的输入状态，而且还取决于电路原来的状态。

所以时序电路具有记忆性。

8. 计数器的主要用途是对脉冲进行计数，也可以用作分频和定时等。

9. 用n 个触发器构成的二进制计数器计数容量最多可为 2n-1 。

10. 寄存器可分成数码寄存器和移位寄存器。

11. 寄存器主要用来暂时存放数码或信息，是一种常用的时序逻辑部件。

12. 一个触发器可以构成 1 位二进制计数器，它有 2 种工作状态，若需要表示n 位二进制数，则需要 n 个触发器。

13. 在计数器中，当计数脉冲输入时，所有触发器同时翻转，即各触发器状态的改变是同时进行的，这种计数器称为同步计数器。

14. 施密特触发器具有回差现象，又称滞回特性。

15. 单稳态触发器最重要的参数为脉冲宽度；多谐振荡器最重要参数为振荡周期。

16. 常见的脉冲产生电路有多谐振荡器，常见的脉冲整形电路有单稳态触发器、施密特触发器。

17. 施密特触发器有两个稳态，单稳态触发器有一个稳态，多谐振荡器有零个稳态。

18. 单稳态触发器输出脉冲宽度由定时元件参数决定；而施密特触发器输出脉冲宽度由输入信号决定。

19. 施密特触发器的主要用途有波形变换、整形、脉冲幅度鉴别、构成多谐振荡器等。

二、选择题1. Y ABC AC BC =++，当1A C ==时， D 。

数电复习资料汇编

数字电子技术典型题选、填空题（基础型）1．在数字电路中，逻辑变量的值只有 2 个。

2．在逻辑函数的化简中，合并最小项的个数必须是2^n 个。

3．化简逻辑函数的方法，常用的有公式和卡诺图。

4．逻辑函数A、B 的同或表达式为A⊙B= /A/B+AB 。

T 触发器的特性方程Q n+1= T/Qn+/TQn。

5.已知函数Y AB AC，反函数Y = （A+/B）*/（/A+C），对偶式Y '= （/A+B ）*/（A+/C ）。

6．4 线—10 线译码器又叫做2-10 进制译码器，它有 4 个输入端和个输出端, 6 个不用的状态。

7．组合逻辑电路的输出仅取决于该电路当前的输入信号,与电路原来的状态有关。

8．TTL 三态门的输出有三种状态：高电平、低电平和高阻态状态。

9．组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于同步计数器。

10．四位双向移位寄存器74LS194A的功能表如表所示。

由功能表可知，要实现保持功能，应使，当RD=1；S1=1,S0=0时，电路实现功能。

74LS194A 的功能表如11．若要构成七进制计数器，最少用个触发器，它有个无效状态。

12．根据触发器结构的不同，边沿型触发器状态的变化发生在CP 边沿时，其它时刻触发器保持原态不变。

13．用中规模集成计数器构成任意进制计数器的方法通常有三种，它们是级连法，和。

14．由555定时器构成的单稳态触发器，若已知电阻R=500K? ，电容C=10μF，则该单稳态触发器的脉冲宽度tw≈。

15．在555 定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中，电路能自动产生脉冲信号，其脉冲周期T≈。

16. 用555 定时器组成的三种应用电路如图所示，其中图（a）、（b）、（c）分别对应的电路名称是（a），（b），（c）17. A/D 转换器的转换过程包括，，，四个步骤一、填空题（综合提高型）1．施密特触发器有 2 个稳定状态.，单稳态触发器有1 个稳定状态.，多谐振荡器有0 个稳定状态。