组成原理复习题

第二章
1 设x=-15，y=+13，数据用补码表示，用带求补器的阵列乘法器求出乘积x×y，并用十进制数乘法进行验证。

2 已知x=-0.01111，y=+0.11001,求：
① [x]补，[-x]补，[y]补，[-y]补；
② x+y,x-y,判断加减运算是否溢出。

3 某机字长32位，定点表示时，最高位为符号位，浮点表示时，阶码占10位，尾数占22位（各包含一位符号位），（要求用补码考虑数的大小）
请回答下列问题：
⑴带符号定点小数的表示范围是多少？
⑵浮点表示时，负数的表示范围是多少？
4 设由S，E，M三个域组成的一个32位二进制字所表示的非零规格化数x，真值表示为
X=(-1)S ×(1.M)×2E-128
问：它所能表示的规格化最大正数，最小正数，最大负数，最小负数是多少？
5 有两个浮点数N1=2j1×S1,N2=2j2×S2，其中阶码用4位移码、尾数用8位原码表示（含1位符号位）。

设j1=(11)2, S1=(+0.0110011)2, j2= (-10)2, S2=(+0.1101101)2，求N1+N2，写出运算步骤及结果。

6 将数(20.59375)10转换成IEEE754标准32位浮点的二进制存储格式。

7 若浮点数x的IEEE754标准存储格式为(41260000)16，求其浮点数的十进制数值。

第三章
1 用2M×8位的SRAM芯片，设计8M×32位的SRAM存储器。

2 某计算机系统中，CPU可输出20条地址线（A19～A0），8条数据线（D7～D0）和1条控制线（WE#），主存储器按字节编址，由容量为
8KB的ROM和32KB的RAM构成，拟采用8K × 4位的ROM芯片2片，32K × 2位的RAM芯片4片。

要求：ROM的地址范围为18000H～19FFFH，RAM的地址范围为98000H～9FFFFH，画出CPU与主存储器的连接图。

3 设存储器容量为64M字，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。

存储周期T=100ns，数据总线宽度为64位，总线传送周期=50ns。

求：顺序存储器和交叉存储器的带宽各是多少？
4 某计算机系统的内存储器由cache和主存构成，cache的存取周期为45ns，主存的存取周期为200ns。

已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存。

问：
　（1）cache命中率是多少？
　（2）CPU访问内存的平均时间是多少ns?
　（3）cache－主存系统的效率是多少？
5 某计算机的存储系统由cache、主存和磁盘构成。

cache的访问时间为15ns；如果被访问的单元在主存中但不在cache中，需要用60ns的时间将其装入cache，然后再进行访问；如果被访问的单元不在主存中，则需要10ms的时间将其从磁盘中读入主存，然后再装入cache中并开始访问。

若cache的命中率为90%，主存的命中率为60%，求该系统中访问一个字的平均时间。

6 某计算机的存储器系统采用L1、L2 Cache和主存3级分层结构，访问第一级命中率95％，访问第二级时命中率50％，其余50％访问主存，假定访问L1 Cache需要1个时钟周期，访问L2 Cache和主存分别需要10个和100个时钟周期。

问：平均需要多少个时钟周期？
第四章
1．某机的指令格式如下所示
X为寻址特征位：X=00：直接寻址；X=01：用变址寄存器R X1寻址；X=10：用变址寄存器R X2寻址；X=11：相对寻址
设(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表十六进制数），请确定下列指令中的有效地址：
①4420H ②2244H ③1322H ④3521H
2．一种二进制RS型32位的指令结构如下：
其中OP为操作码字段，X为寻址模式字段，D为偏移量字段，其寻址模式定义为有效地址E算法及说明列表如下：
请写出6种寻址方式的名称。

3．某机器的单字长单地址指令，指令字长为32位，共有40条指令，通用寄存器有128个，主存最大寻址空间为64M。

寻址方式有立即寻址、直接寻址、寄存器寻址、寄存器间接寻址、基址寻址、相对寻址六种。

请设计指令格式，并做必要说明。

第五章
1　某32位机共有微操作控制信号52个，构成5个相斥类的微命令组，各组分别包含4个、5个、8个、15个和20个微命令。

已知可判定的外部条件有CY和ZF两个，微指令字长29位。

　（1）给出采用用断定方式的水平型微指令格式。

　（2）控制存储器的容量应用多少位？
2　CPU的数据通路如图所示。

运算器中R0～R3为通用寄存器，DR为数据缓冲寄存器，PSW为状态字寄存器。

D-cache为数据存储器，I-cache为指令存储器，PC为程序计数器（具有加1功能），IR为指令寄存器。

单线箭头信号均为微操作控制信号（电位或脉冲），如LR0表示读出R0寄存器，SR0表示写入R0寄存器。

（1）机器指令“LDA　(R3),R0”实现的功能是：以（R3）的内容为数存单元地址，读出数存该单元中数据至通用寄存器R0中。

（2）机器指令“STO　R1,（R2）”实现的功能是：将寄存器R1中的数据写到以（R2）的地址的数存单元中。

（3）机器指令“ADD　R2，R0”实现的功能是：将R2和R1的数据进行相加，求和结果打入到寄存器R0中。

（4）机器指令“JMP （R3）”实现的功能是：将寄存器（R3）的内容2008送到程序计数器PC，下一条指令将从指存2008号单元读出执行。

JMP是无条件转移指令。

请画出该取数指令周期流程图，并在CPU周期框外写出所需的微操作
控制信号。

（一个CPU周期有T1～T4四个时钟信号，寄存器打入信号必须注明时钟序号）。

3　一台模拟机的数据通路如图所示，其中ALU完成加、减、传送（X）三种操作，MUX是三选一多路开关，R1～R3是通用寄存器。

RAM是双端口存储器，其中DRAM为数据存储器（CE1为读写使能，RD/WE#为读/写命令），IRAM为指令存储器（只读）。

AR为数据地址存储器，PC为程序计数器（具有自动加1功能），IR为指令寄存器。

所有的单箭头为控制微命令。

请回答下列5个问题：
⑴指出运算器中的相斥性微操作。

⑵指出存储器中的相容性微操作。

⑶采用直接控制方式，设计微程序控制器中的微指令格式。

规定判
别字段2位，下地址字段5位。

⑷部分微命令采用编码控制，设计微指令格式。

要求微指令字长
≤24位。

⑸画出存数指令STA的指令周期流程图。

PC中已存放指令地址，DRAM
的数据地址由R3提供，写入数据由R2提供。

4　某机字长32位，采用微程序控制方式，微指令字长40位，采用水平型直接控制与编码控制相结合的微指令格式、断定方式，共有微命令40个，其中有10个微命令采用直接控制方式，30个微命令采用编码控制方式，共构成4个相斥类，各包含4个、16个、8个和2个微命令，可判定的外部条件有4个（CF、ZF、SF、OF）
⑴设计出微指令的具体格式
⑵控制存储器容量可达到多少位？
⑶画出微程序控制器的结构框图
5　一条微指令字长40位，其中微指令字段30位，判别字段4位，下址字段6位。

画出微程序控制器原理框图。

说明各组成部分的功能与数据。

6。