存储系统的基本要求和并行主存系统
计算机系统结构 复习笔记
第一章概论本章重点：计算机系统的层次结构、计算机系统结构的定义、计算机系统的设计思路、系统结构并行性开发的方法和计算机系统的分类。
本章难点：透明性分析。
复习建议：本章在历年考试中，为必考的章节，但一般考察基本概念和基本知识;从题型来讲主要为单项选择题和填空题。
建议学员在复习时注意基本概念的理解和掌握。
第一节计算机系统的多级层次结构一、计算机系统的层次(1)从使用语言的角度，计算机系统可以被看成是按功能划分的多层机器级所组成的层次结构。
层次结构由高到低依次为应用语言机器级、高级语言机器级、汇编语言机器级、操作系统机器级、传统机器语言机器级和微程序机器级，如图所示。
(2)对各级机器级的理解对每一级编程的程序员来说，只要熟悉和遵守该级语言的使用规定，所编写的程序就能在此机器上运行并得到结果，而不用考虑该机器级是如何实现的。
机器：能存储和执行相应语言程序的算法和数据结构的集合体。
(3)各级机器的实现技术各级机器的实现主要采用翻译或解释技术来实现，或者两者结合。
多级机器构成的层次结构推动了计算机系统结构的发展。
第二节计算机系统结构、计算机组成和计算机实现一、计算机系统结构的定义★系统结构是对计算机系统中的各级界面的定义及其上下的功能分配。
在多级的层级结构中，每层每级都有自己的系统结构。
不同机器级的程序员所看到的计算机属性是不同的，这就是计算机系统不同层次的体现。
系统结构就是要研究对于某级，哪些属性应透明，哪些不应透明。
透明，即如果客观存在的事物或属性从某个角度看不到，则称对它是透明的。
★计算机系统结构也称为计算机系统的体系结构(Computer Architecture)，它指的是层次结构中传统机器级的系统结构，其界面之上的功能包括操作系统级、汇编语言级、高级语言级和应用语言级中所有软件的功能。
界面之下的功能包括所有硬件和固件的功能。
计算机系统结构是软件和硬件的交界面。
就目前的通用机来说，计算机系统结构的属性应包括：★l 硬件能直接识别和处理的数据类型和格式等的数据表示;l 最小可寻址单位、寻址种类、地址计算等的寻址方式;l 通用/专用寄存器的设置、数量、字长、使用约定等的寄存器组织;l 二进制或汇编级指令的操作类型、格式、排序方式、控制机构等的指令系统;l 主存的最小编址单位、编址方式、容量、最大可编址空间等的存贮系统组织;l 中断的分类与分级、中断处理程序功能及入口地址等的中断机构;l 系统机器级的管态和用户态的定义和切换;l 输入输出设备的连接、使用方式、流量、操作结束、出错指示等的机器级I/O结构;l 系统各部分的信息保护方式和保护机构;【例题】下列对应用程序员不透明的是( )(2012年单选题)A.标志符数据表示中的标志符B.输入输出系统硬件的功能C.虚拟地址到主存实地址的变换D.“执行”指令【答案】B【解析】对应用程序员来说只需要知道输入输出系统硬件的功能，就能进行应用系统的开发，而标志符、虚地址与实地址如何变换、“执行”指令均属于底层机器级所要确定的问题，对其是透明的。
计算机系统结构_知识点测评
【例题】下列对应用程序员不透明的是(B )（2012年单选题）A．标志符数据表示中的标志符B．输入输出系统硬件的功能C．虚拟地址到主存实地址的变换D．"执行"指令1．（单选题）以下不属于计算机系统结构的属性为（）。
∙A．寻址种类∙B．主存的最小编址单位∙C．中断的分类∙D．加法采用行波进位还是先行进位【答案】D【解析】根据计算机系统结构的定义，系统结构主要对软、硬件之间的功能分配进行定义，确定系统设计有关的计算机属性，选项A、B、C均属于计算机系统结构的属性。
而选项D属于计算机组成，即逻辑实现的属性，故答案为D。
【知识点】计算机系统结构的定义【例题】主存的逻辑结构属于( ) （2012年单选题）A．计算机实现B．计算机组成C．计算机系统结构D．计算机应用隐藏答案【答案】B【解析】根据计算机系统结构的属性，主存的容量、编址方式、容量等属于计算机系统结构，为达到性能价格要求，主存速度为多少或者逻辑结构是否采用多体交叉属于计算机组成。
所以B选项正确。
2．（单选题）以下不属于计算机组成范畴的为（）。
∙A．是否具有浮点乘法运算∙B．取指令的具体操作∙C．是否采用多体交叉存储的逻辑结构∙D．乘法指令是否采用专门的乘法器实现【答案】A【解析】根据计算机组成的定义，计算机组成主要定义了计算机的逻辑实现，包括数据流和控制流的组成及逻辑设计等，选项B、C、D均属于计算机组成，而选项A是否具有浮点运算，是计算机系统结构的范畴。
【知识点】计算机组成的定义3．（单选题）目前一般通用计算机系统的设计方法为（）。
∙A．从上自下，从如何满足应用要求出发∙B．从中间开始向两边设计∙C．由下往上，从目前已有的器件出发∙D．乘法指令是否采用专门的乘法器实现【答案】B【解析】"从中间向两边"的设计：这是目前通用机一般采用的方法。
它可以克服"自上而下"和"自下而上"两种设计方法中，软、硬件设计分离和脱节的致命缺点，故答案为B。
《计算机系统结构》课程大纲
《计算机系统结构》理论课教学大纲一、课程基本信息二、课程目标与任务目标：通过本课程的学习，使学生更好地理解计算机系统的软、硬件功能分配重要性，进一步树立和加深对计算机系统的整体概念，熟悉有关计算机系统结构的概念、原理，了解常用的基本结构，领会结构设计思想和方法，提高分析解决问题的能力。
了解近代计算机系统结构上的进展和今后发展的趋势。
任务：能独立地应用这些基本理论、基本方法来分析计算机系统性能及指标，使学生具有一定评估计算机系统性能的能力。
三、课程主要内容、要求及学时分配四、主要教学组织形式与方法手段计算机系统结构是一门与计算机专业理论性很强的专业课程。
要求学生不但能了解计算机体系方面的理论探索内容，还能让学生具有一定的计算机专业功底技能。
因此，在理论教学的组织形式、方式方法上，应特别注意与现有各类计算机结构相结合，引进国际工程教育改革的最新成果——CDIO（Conceive, Design, Implement, Operate）工程教育模式，树立以学生为中心的教育理念，充分调动学生的积极性、主动性与创造性。
1.组织形式在课堂授课时，把握课程内容重点和关键，注重教学内容的实用性和专业指导性，强调概念规范性，从传统的以教师为中心教给学生向以学生为中心学会学习转变，在讲授知识点时实施以具体项目为内容的教学模式。
多层次、立体化的实现理论教学与实践教学的有机结合，促进学生学习的积极能动性。
2.教学方法为有效调动学生的学习积极性，课程组教师课前进行研讨，总结经验，找出重点和难点，设计灵活多样的教学方法，如：对于课程内容有针对性的提出不同计算机结构体系计算机来引导学生思考、研讨，多鼓励学生查找相关的前沿理论探索知识；采用小组合作方式，对问题展开积极的讨论与交流，分享成果，反思失败，鼓励创新思想；对于难点和重点内容，开展习题课，加深学生对理论的理解。
3.教学手段利用多媒体技术，使传统板书与现代教育技术相结合；利用资料图片，使理论教学与实践教学相结合；利用网络技术，使课内教学与课外辅导相结合。
【计算机组成原理】存储系统
【计算机组成原理】存储系统存储器的层次和结构从不同⾓度对存储器进⾏分类：1.按在计算机中的作⽤（层次）分类 （1）主存储器。
简称主存，⼜称内存储器（内存），⽤来存放计算机运⾏期间所需的⼤量程序和数据，CPU 可以直接随机地对其进⾏访问，也可以和告诉缓冲存储器（Cache）及辅助存储器交换数据，其特点是容量较⼩、存取速度较快、单位价格较⾼。
（2）辅助存储器。
简称辅存，⼜称外存储器（外存），是主存储器的后援存储器，⽤来存放当前暂时不⽤的程序和数据，以及⼀些需要永久性保存的信息，它不能与CPU 直接交换信息。
其特点是容量极⼤、存取速度较慢、单位成本低。
（3）⾼速缓冲存储器。
简称 Cache，位于主存和 CPU 之间，⽤来存放正在执⾏的程序段和数据，以便 CPU 能⾼速地使⽤它们。
Cache 地存取速度可与 CPU 的速度匹配，但存储容量⼩、价格⾼。
⽬前的⾼档计算机通常将它们制作在 CPU 中。
2.按存储介质分类 按存储介质，存储器可分为磁表⾯存储器（磁盘、磁带）、磁芯存储器、半导体存储器（MOS型存储器、双极型存储器）和光存储器（光盘）。
3.按存取⽅式分类 （1）随机存储器（RAM）。
存储器的任何⼀个存储单元的内容都可以随机存取，⽽且存取时间与存储单元的物理位置⽆关。
其优点是读写⽅便、使⽤灵活，主要⽤作主存或⾼速缓冲存储器。
RAM ⼜分为静态 RAM （以触发器原理寄存信息，SRAM）和动态 RAM（以电容充电原理寄存信息，DRAM）。
（2）只读存储器（ROM）。
存储器的内容只能随机读出⽽不能写⼊。
信息⼀旦写⼊存储器就固定不变，即使断电，内容也不会丢失。
因此，通常⽤它存放固定不变的程序、常数和汉字字库，甚⾄⽤于操作系统的固化。
它与随机存储器可共同作为主存的⼀部分，统⼀构成主存的地址域。
由ROM 派⽣出的存储器也包含可反复重写的类型，ROM 与RAM 的存取⽅式均为随机存取。
⼴义上的只读存储器已可已可通过电擦除等⽅式进⾏写⼊，其“只读”的概念没有保留，但仍然保留了断电内容保留、随机读取特性，但其写⼊速度⽐读取速度慢得多。
计算机系统结构_知识点测评资料
【例题】下列对应用程序员不透明的是(B )（2012年单选题）A．标志符数据表示中的标志符B．输入输出系统硬件的功能C．虚拟地址到主存实地址的变换D．"执行"指令1．（单选题）以下不属于计算机系统结构的属性为（）。
∙A．寻址种类∙B．主存的最小编址单位∙C．中断的分类∙D．加法采用行波进位还是先行进位【答案】D【解析】根据计算机系统结构的定义，系统结构主要对软、硬件之间的功能分配进行定义，确定系统设计有关的计算机属性，选项A、B、C均属于计算机系统结构的属性。
而选项D属于计算机组成，即逻辑实现的属性，故答案为D。
【知识点】计算机系统结构的定义【例题】主存的逻辑结构属于( ) （2012年单选题）A．计算机实现B．计算机组成C．计算机系统结构D．计算机应用隐藏答案【答案】B【解析】根据计算机系统结构的属性，主存的容量、编址方式、容量等属于计算机系统结构，为达到性能价格要求，主存速度为多少或者逻辑结构是否采用多体交叉属于计算机组成。
所以B选项正确。
2．（单选题）以下不属于计算机组成范畴的为（）。
∙A．是否具有浮点乘法运算∙B．取指令的具体操作∙C．是否采用多体交叉存储的逻辑结构∙D．乘法指令是否采用专门的乘法器实现【答案】A【解析】根据计算机组成的定义，计算机组成主要定义了计算机的逻辑实现，包括数据流和控制流的组成及逻辑设计等，选项B、C、D均属于计算机组成，而选项A是否具有浮点运算，是计算机系统结构的范畴。
【知识点】计算机组成的定义3．（单选题）目前一般通用计算机系统的设计方法为（）。
∙A．从上自下，从如何满足应用要求出发∙B．从中间开始向两边设计∙C．由下往上，从目前已有的器件出发∙D．乘法指令是否采用专门的乘法器实现【答案】B【解析】"从中间向两边"的设计：这是目前通用机一般采用的方法。
它可以克服"自上而下"和"自下而上"两种设计方法中，软、硬件设计分离和脱节的致命缺点，故答案为B。
第3章--计算机体系结构
1.则中断级屏蔽位如何设置？ 2.假设在用户程序执行过程中同时出现1，2，3， 4四个中断请求，请画出程序运行过程示意图？
第3章作业2
假设系统有4个中断级，则中断响应次序是 1 2 3 4，如果中断处理次序是4 2 3 1
1.则中断级屏蔽位如何设置？ 2.假设在用户程序执行过程中同时出现1，2，3， 4四个中断请求，请画出程序运行过程示意图？
0
习题3-5
(1)当中断响应次序为1 2 3 4时，其中断处 理次序是？
(2)如果所有的中断处理都各需3个单位时间，中断 响应和中断返回时间相对中断处理时间少得多。 当机器正在运行用户程序时，同时发生第2、3级 中断请求，过两个单位时间后，又同时发生第1、 4级中断请求，请画出程序运行过程示意图?
中断级屏蔽位的设置
中断 处理 程序 级别 第1级 第2级 第3级 第4级 第5级 中断级屏蔽位
1级 1
0 0 0 0
2级 1
1 0 1 1
3级 1
1 1 1 1
4级 1
0 0 1 0
5级 1
0 0 1 1
具体执行 过程如图:
第3章作业1
假设系统有4个中断级，则中断响应次序是 1 2 3 4，如果中断处理次序是1 4 2 3
中断的响应次序和处理次序
中断的响应次序
中断的响应次序是同时发生多个不同中断类的中断 请求时，中断响应硬件中排队器所决定的响应次序 中断响应的次序是用硬件---排队器---来实现的。
排队器重的次序是由高到低固定死的。
中断处理次序：
中断的处理要由中断处理程序来完成，而中断处理 程序在执行前或执行中是可以被中断的，这样，中 断处理完的次序（简称中断处理次序）就可以不同 于中断响应次序。
主存储器与存储系统
主存储器与存储系统1、存储系统的组成1.1、存储器的分类按存储器在计算机系统中的作用分类：高速缓冲存储器：高速缓冲存储器(Cache)位于主存和CPU之间，用于存放正在执行的程序段和数据，以便CPU能高速地使用它们。
Cache的存储速度与CPU的速度相匹配，但存储量较小，价格较高，一般制作在CPU芯片中主存储器：主存用来存放计算机运行期间所需要的程序和数据，CPU可直接随机地进行读写访问。
主存有一定容量，存储速度较高。
由于CPU要频繁地访问主存，所以主存的性能在很大程度上影响了整个计算机系统的性能辅助存储器：辅助存储器又称为外部存储器或后援存储器，用于存放当前暂不参与运行的程序和数据以及一些需要永久性保存的信息。
辅存设在主机外部，容量极大且成本很低，但存储速度较低，而且CPU不能直接访问它。
辅存中的信息必须通过专门的程序调入主存后，CPU才能使用1.2、存储系统的层次结构为了解决容量、存储速度和价格之间的矛盾，通常把各种不同的存储容量、不同存储速度的存储器，按一定的体系结构组织起来，形成一个统一整体的存储系统由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存之间称为Cache-主存存储层次(cache存储系统)，主存-辅助存储层次(虚拟存储系统)Cache存储系统是为解决主存速度不足而提出来的。
在Cache和主存之间，增加辅助硬件，让它构成一个整体。
从CPU看，速度接近Cache的速度，容量是主存的容量。
Cache存储系统全部用硬件来调度，对应用程序员和系统程序员都是透明的虚拟存储系统是为解决主存容量不足而提出来的。
在主存和辅存之间，增加辅助的软硬件，让它们构成一个整体。
从CPU看，速度接近主存的速度，容量是虚拟的地址空间。
虚拟存储系统需要通过操作系统来调度，对系统程序员是不透明的，但对应用程序员是透明的2、主存储器的组织2.1、主存储器的基本结构主存通常由存储体、地址译码驱动电路、I/O和读写电路组成存储体是主存储器的核心，程序和数据都存放在存储体中地址译码驱动电路实际上包含译码器和驱动器两部分。
计算机学科专业基础综合组成原理-2
A.主存中√
B.寄存器中
C.直接存取存储器中
D.光盘中
解析：[解析]直接寻址方式是指在指令中直接给出操作数在存储器中的地址，操作数在主存储器中，指令中的地址直接作为有效地址，对存储器进行访问即可取得操作数。
16.零地址指令的操作数一般隐含在______。
（分数：2.00）
A.磁盘中
（分数：2.00）
A.在200ns内，存储器能向CPU提供128位二进制信息
B.在50ns内，存储器能向CPU提供32位二进制信息
C.在200ns内，存储器能向CPU提供32位二进制信息
D.在200ns内，存储器能向CPU提供二进制信息的位数不确定√
解析：[解析]在四体并行低位交叉存储中，由于初始阶段需要用200ns来读取一个字。但在接下来的连续存取中，会利用200/4=50ns，来读取一个字。即读取一个字的时间不能确定。
Ⅲ．DRAM芯片的速度比SRAM快
Ⅳ．DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新
通常情况下，错误的是______。
（分数：2.00）
A.Ⅰ和Ⅱ
B.Ⅱ和Ⅲ√
C.Ⅲ和Ⅳ
D.Ⅰ和Ⅳ
解析：[解析] DRAM的集成度高于SRAM，SRAM的速度高于DRAM，可以推出DRAM的成本低于SRAM，SRAM芯片工作时不需要刷新，DRAM芯片工作时需要刷新。随机存储器RAM又可分为静态RAM(SRAM)和动态RAM(DRAM)两种。SRAM由6个MOS管组成一个记忆单元，它的存取速度快，但集成度低，功耗也较大；DRAM由4个MOS管或单个MOS管组成一个记忆单元，它的集成度高，功耗小，但存取速度慢。DRAM是靠MOS电路中的栅极电容来存储信息的，栅极电容L的电荷数目会随着时间推移逐步泄漏，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程称为刷新。
[精彩]3并行主存与存储
![[精彩]3并行主存与存储](https://img.taocdn.com/s3/m/90cea8443a3567ec102de2bd960590c69ec3d8cd.png)
3.并行主存与存储3.1 什么是存储系统？对于一个由两个存储器M1和M2构成的存储系统，设M1的命中率为h ，两个存储器的容量分别为S1和S2，访问速度分别为T1和T2，每千字节的价格分别为C1和C2。
（1）在什么情况下，整个存储系统的每千字节的平均价格接近于C2？ （2）写出这个存储系统的等效访问时间Ta 的表达式。
（3）假设存储系统的访问效率e=T1/Ta ，两个存储器的速度比r=T2/T1。
试以速度比r 和命中率h 来表示访问效率e 。
（4）写出r=5,20,100时，访问效率e 和命中率h 的关系式。
（5）如果r=100，为了使访问效率e>0.95，要求命中率h 是多少？（6）对于（4）所要求的命中率实际上很难达到。
假设实际的命中率只能达到0.96。
现采用一种缓冲技术来解决这个问题。
当访问M1不命中时，把包括被访问数据在内的一个数据块都从M2取到M1中，并假设被取到M1中的每个数据平均可以被重复访问5次。
请设计缓冲深度（即每次从M2取到M1中的数据块的大小）。
【参考答案】解：存储系统是指多个性能各不相同的存储器用硬件或软件方法连接成一个系统。
这个系统对应用程序员透明。
在应用程序员看来，它是一个存储器，其速度接近速度最快的那个存储器，存储容量与容量最大的那个存储器相等或接近，单位容量的价格接近最便宜的那个存储器。
（1）当S2>>S1（2）Ta=h·（3）e=T1/Ta=T1/(h·T1+(1-h)·T2) =1/(h+ (1-h)·T2/T1) =1/(h+ (1-h)·r) （4）r=5, e=1/(5-4h); r=20, e=1/(20-19h); r=100, e=1/(100-99h)。
（5）由e=1/(h+ (1-h)·r)= 1/(h+ (1-h)·100)>0.95 得 h>94/94.05=99.958% （6）h=0.96 设缓冲深度为A ，则n=5·A 由 h’=99.95%=(h+n -1)/n 求得A=163.2 由3个访问速度、存储容量和每位价格都不相同的存储器构成一个存储系统，其中M1靠近CPU 。
系统结构课上练习1
1、从使用语言的角度，计算机系统的层次结构分为六级，其中最高层为（应用语言机器级),最低层（微程序机器级）。
2、汇编语言程序经（A ）的（）转换成机器语言程序。
A.汇编程序，翻译B.编译程序，解释C微指令程序，解释 D.应用程序包，翻译3、软件和硬件在（B ）上是等效的A.概念B、逻辑C、算法D、指令4、透明性是指客观存在的事物或属性（ D ）看不到。
A。
从软件角度B。
从硬件角度C。
从任何角度D。
从某种角度5、.用机器语言程序解释实现软件移植的方法称为（C ）A、仿真B。
翻译 C.模拟 D 解释从机器（汇编）语言程序员看，以下哪些是透明的？（书本课后题）指令地址寄存器；指令缓冲器；时标发生器；条件码寄存器；乘法器；主存地址寄存器；磁盘外设；先行进位链；移位器；通用寄存器；中断字寄存器。
假设高速缓存Cache 工作速度为主存的5倍，且Cache被访问命中的概率为90%，则采用Cache后，能使整个存储系统获得多高的加速比？解：r=5，f=0.91、标志符数据表示将（A ）直接联系在一起。
A、数据类型与数据本身B、数据表示与数据结构C、计算机系统结构与计算机组成D、高级语言语句与计算机组成2、数据表示指的是能由（A ）直接识别和引用的数据类型A硬件B软件 C 机器语言 D 数据结构3、浮点数中的阶码位数主要影响（A ）A.可表示数的范围B. 可表示数的精度C.计算机系统结构D. 计算机组成4、浮点数中的尾数的位数主要影响（D ）A.可表示数的数轴上分布的离散程度B.可表示数的范围和精度C.可表示数的范围D可表示数的精度5、在非负阶，正尾数，规格化的条件下，若机器数中阶码采用二进制p位，尾数采用rm进位制，则表示的最小值是（ A ）A.1*rm-1B.1-1*rm-m’C.rm-1D.rm(2p-1)*(1-rm-m’)某台处理机的各条指令使用频度如下所示：1)请分别设计这9条指令操作码的哈夫曼编码.2)设计两种码长的扩展操作码设主存由8个存储体按低位交叉编址方式组成，主存容量1MB，Cache容量4KB，要求一个主存周期从主存取得一个块。
自考计算机系统结构必考习题
自考计算机系统结构必考习题一．填空题：12、计算机系统（广义说法）：由人员，数据，设备，程序，规程五部分组成。
1、推动计算机系统结构发展的主要动力是（把计算机系统看成是由多个机器级构成的层次结构）。
2、提高计算机系统并行性的主要的主要技术途径有（时间重叠）、（资源重复）、（资源共享）。
3、数据表示是指能由（机器硬件）直接识别和引用的（数据类型）。
4、定义数据表示具体又有（带标志符数据表示）和（数据描述符）两类。
5、I/O设备取得I/O总线后，所传送的数据总量，称为（数据宽度），数据通路宽度是数据总线的（线数）。
6、中断系统软件功能分配实质是中断（处理程序）软件和中断（响应）硬件的功能分配。
7、页面替换是发生于（虚拟空间比主存空间大的多），同时又发生于（页面失效）的时候。
8、由四位经ROM查表舍入法下溢处理成三位结果，设计出的ROM表中应当有（16）个单元，其中地址为1101的单元存储内容为（1111）。
9、程序访问局部性包括（时间上局部性）和（空间上局部性）两个方面，其中前者是指（在最近的未来要用到的信息很可能是现在现在正在使用的信息），后者是指（在最近的未来要用到的信息很可能与现在正在使用的信息在程序空间上是相邻的或是相近的）。
10、模拟是采用（机器语言程序）解释执行方式，其运行速度比仿真方法（慢），仿真是采用（微程序）解释，所以通常将使用频率较高的指令尽可能用（仿真）方法提高运行速度，而对使用频率低的指令则用（模拟）方法加以实现。
11、并行性主要是指解题中同时进行（运算）或（操作）的特性。
12、计算机系统结构中数据表示是指可由（机器硬件）直接辨认的数据类型，若要直接识别某一种数据类型，必须有相应的（运算硬件）及相应的（逻辑运算硬件）。
13、地址的编址通常可采用（按高位地址划分）、（按地位地址划分）和（按混合划分）三种不同方式。
14、指令系统按照设计风格可分为（CISC）和（RISC），其中（RISC）更优。
计算机系统结构第四章自考练习题答案 (1)
第四章存储体系历年真题精选1. 下列说法正确的是（ D ）。
A. Cache容量一般不大，命中率不会很高B. Cache本身速度很快，但地址变换速度很慢C. Cache芯片速度一般比CPU速度慢数十倍D. Cache存储器查映像表和访问物理Cache其间可以流水，使速度与CPU匹配2．以下与虚拟存储器的等效访问速度无关的是（ D ）。
A. 页地址流B. 页面调度策略C. 主存的容量D. 辅存的容量3. 页面虚拟存储器把（程序）空间和（主存）空间都机械等分成相同大小的页面。
4. Cache若采用全相联映像规则，则主存中（任意一）块都可映像装入到Cache中的（任意一）块的位置上。
5. 解决计算机主存与CPU的速度差对机器性能的影响，可采用哪三种解决方法？(p86)6. 对于二级虚拟存储层次，其等效访问时间与主、辅存的访问时间有什么关系？可采取哪些措施提高存储层次的等效访问速度？（至少提出两种）（P88）7. 有一个虚拟存贮器，主存有0～3四页位置，程序有0～7八个虚页，采用全相联映象和FIFO替换算法。
给出如下程序页地址流；2，3，5，2，4，0，1，2，4，6。
（1）假设程序的2，3，5页已先后装入主存的第3、2、0页位置，请画出上述页地址流工作过程中，主存各页位置上所装程序各页页号的变化过程图，标出命中时刻。
（2）求出此期间虚存总的命中率H。
（50%）8. 某虚拟存储器共8个页面，每页为1024个字，实际主存为4K个字，采用页表法进行地址映象。
映象表的内容如下表所示。
实页号装入位3 11 12 03 02 11 00 10 0(1)求出会发生页面失效的全部虚页号；（2，3,5,7）(2)求出虚地址为：0，3728，1023，1024，7800，6800的主存实地址。
（3072，页失效，4095,1024，页失效，656）同步强化练习一．单项选择题。
1. 替换算法要解决的问题是（ C ）。
A.用户的虚页如何与主存的实页对应B.如何用主存的实页号替代多用户的虚页号C.当页面失效，选择主存中哪个页作为被替换的页D.新用户要进入主存，选择哪个用户作为被替换的用户2. 虚拟存储器地址变换是指（ C ）。
计算机组成原理第三章存储系统[四]
![计算机组成原理第三章存储系统[四]](https://img.taocdn.com/s3/m/312c6471a45177232f60a21a.png)
例:一个四体并行交叉存储器，每个模块的容量 是16K×32位，存取周期为200ns，在下述说 法中( )是正确的。 A. 在200ns内，该存储器能向CPU提供256位二 进制信息 B. B. 在200ns内，该存储器能向CPU提供128位 二进制信息 C. 在50ns内，每个存储模块能向CPU提供32位 二进制信息 D. 在50ns内，该存储器能向CPU提供128位二 进制信息
设每个体的存储字长和数据总线的宽度一 致, 低位交叉编址的存储器模块数为n,存取周 期为T,总线传输周期为,当采用流水线方式时, 应满足T= n. n=T/称为交叉存取度,要求模块数>=n, 以保证启动某模块后经n时间再启动该模块时, 它的上一次存取操作已经完成.
W0 W3 W2 W1
M0 M3 M2 M1
(3)多体交叉存储体分时工作原理 无论多体存储器中有几个分体,CPU与主存之间 数据通路仍是一个W位(同时读出的n个字在总 线上需要分时传送).n个W位如何在一个存储周 期Tm中读出? 分时启动多个分体,使得每个Tm周期内得到多 个单体字宽的数据. 设主存有n个分体(模块),各自的存取周期都是 Tm； 则第一个分体启动后,每隔1/n个Tm再启动下一 个分体.
存控部件：接 收系统中各部 件或设备的访 总 线 控 制 存请求，按预 数据 定的优先顺序 0 1 2 3 进行排队，响 4 5 6 7 应其访存请求； M1 M0 M2 M3 分时接收各请 求源发来的访 地址寄存器 地址寄存器 地址寄存器 地址寄存器 存地址，转送 至相应存储体 等等。 CPU …
16位
数据寄存器MDR（16位）
DB(16位)
低位交叉编址:同一存储体中的地址是不连续的,程 序连续存放在相邻体中.存储器地址寄存器的低位部 分选择不同的存储体,而高位部分则指向存储体内的 存储字.
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
证明：m n 1 时成立。
用归纳法证明（续）
k (1 )
k 1 n k 1
( n 1)(1 ) n n(1 ) n 1 ( n 1)(1 ) n n(1 ) n 1 ( 1 ) (1 ) n
带入上式：
Bm k * p(k ) k (1 ) k 1 m(1 ) m1
k 1
m
由数学归纳法得：
Bm (1 )i
i 0
m 1
是一个等比级数，因此：
B
1 - 1
m
用归纳法证明
k 1 m 1 k ( 1 ) m ( 1 ) k 1 m 1 i ( 1 ) i 0 m 1
A 1, A 2,,, A k
（ 2） A 1, A 2,,, A k 是在k个地址中没有两个或两 个以上的地址处于同一模体中，显然, k <= m （3）截取的k个地址的队列，能同时访问k个模体， k = 1,2,…m
另设： P(k)表示申请长度为k，且不冲突的概率密度函 m 数。显然k的平均值：
存储器的价格
c C / SM
总价格 C 每位价格 c
举例：频宽平衡
假定一台计算机200MIPS（2亿次）
CPU取指令：200MW/s 指令字长为一个字W CPU取操作数和保存结果：400MW/s 各种I/O：5MW/s 总和：605MW/s , 假定存储器字长为一个字 主存的访问周期( 1/605=0.0016528)《=16.5ns 实际上，主存（DRAM）(动态随机存储器) 在200ns内。
B
k * p(k )
k 1
设转移概率λ：给定指令的下一条指令地址为非顺序地址 的概率。 则:
p (1) p ( 2) (1 ) p (3) (1 )( 1 ) p ( k ) (1 ) k 1 p ( m ) (1 ) m 1
第三章 存储、中断、总线与I/O系统
目录
存储系统的基本要求和并行主存系统
中断系统 总线系统 输入/系统的基本要求
要求：大容量、高速度和低价格
存储器的容量 SM W * l * M
W：存储体的字长（位、字节） l： 每个存储体的字数 m：并行工作的存储体个数
M 0 : 0, 1, 2, ……l-1 M i : il, il + 1, ………(i+1)l –1
适合于共享存储器的多机系统，适用于指令和 数据分别存于不同分体中
MBR
MBR
MBR …… 存储体n-1 MAR
存储体0
MAR …… 译码器
存储体1
MAR
（高位） 存储器地址寄存器（低位）
混合编址
存储器的存取速度
访问时间 TA 是存储器从接到访存读申请，到信息被 读到数据总线上所需的时间 存储周期 TM 是连续启动一个存储体所需要的间隔时 间 频宽（带宽）Bm 存储器可提供的数据传送速率，一 般用每秒钟传送的信息位数（或字节数）来衡量
单体的频宽 Bm W / TM m个分体的最大频宽 B W * m / T m M 实际频宽 < 最大频宽
适合于单处理机内的数据存取和带Cache的主存
模4低位交叉编址
模体 M0 M1 地址编址序列 0,4,8,12,…,4i+0,… 1,5,9,13,…,4i+1,… 对应二进制地址 码最末二位状态 00 01
M2
M3
2,6,10,14,…,4i+2,…
3,7,11,15,…,4i+3,…
10
11
CPU IOP 总线控制
M0 M1 M2 M3
地址寄存器0 地址寄存器1 地址寄存器2 地址寄存器3
存 控（主存控制部件）
m个存储体分时启动
实际上是一种采用流水线方式工作的并行存储器,理论上，存储器 的速度可望提高n倍 每存储体的启动间隔t为： Tm 其中：n为存储体个数 t Tm为每个存储体的访问周期 n
MBR
MBR
MBR …… 存储体n-1 MAR …… 译码器
存储体0
MAR
存储体1
MAR
存储器地址寄存器（高位） （低位）
模m高位交叉编址
地址A = m*j+i；i=0,1,2…l-1 ;j=0,1,2… m-1 寻址规则：
体地址 j = A / l 体内地址 I = A mod l (A % l)
m 1 时：左边 1 ；右边 1 m 2时：左边 2 2 2 右边 1 1 2 设：m n时，两边等式成立，即 ：
k 1 n 1 k ( 1 ) n ( 1 ) k 1 n 1 i ( 1 ) i 0 n 1
相差100倍。
解决：
并行主存
设置各种Cache 采用存储体系，特别是Cache存储体系
单体单字存储器
读出寄存器
W位
Bm W / TM
地址寄存器
单体多字存储器
Bm 4 *W / TM
单字长寄存器
W位 W位 W位 W位 W位
地址寄存器
多体单字交叉存取存储器
Bm m *W / TM
#0 #1 #2 #m-1
……
t
Tm
模m低位交叉编址
地址A = m * i+j；i=0,1,2…l-1 j = 0,1,2… m-1 寻址规则：
体地址 j = A mod m (A % m) 体内地址 i = A / m
M 0 : 0, m, 2m, ………m(l-1)+0 M i : i, m + i, 2m + i, ………m(l-1)+I
按高位分为模块，模块内按低位交叉 控制复杂，不常采用
并行主存系统
能并行读取多个CPU字的单体多字、多体单 字或多体多字的交叉存储主存系统。
定量分析主存频宽与分体数m、 转移概率λ的关系
设对具有m路独立模体的并行主存系统， CPU发出地址 A 1, A 2,,, A k ,,, A q 的访存申请队 列，假定： （1）在每一个主存周期之前，扫描队列，截取