PCB串扰分析示例
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
黄：受害线源端 绿：受害线远端
从左图可以看 出：受害线远 端上的串扰有 明显改善，减 小为原来串扰 的10.5%。 左图 峰-峰值114mv
精选.
18
减小耦合长度1
• 导出端接后的PCB图到拓扑结构图，并修改耦合长度，如 下图所示：
修改前：
修改后：
精选.
19
减小耦合长度2
• 修改耦合长度后，受害线上串扰如下图所示：
黄：受害线源端 绿：受害线远端
从左图可以看 出：受害线远 端上的串扰有 明显改善，减 小为原来串扰 的2.9%。 左图 峰-峰值34mv
精选.
20
Байду номын сангаас
增大线间距1
• 增大耦合区的线间距，设置对话框如下图所示：
精选.
21
增大线间距2
• 修改耦合长度后，受害线上串扰如下图所示：
黄：受害线源端 绿：受害线远端
精选.
8
对指定线网进行仿真2
② 在菜单栏中激活串扰分析功能，并设置串扰阈值为 125mv,如下图。计算方法：5V×5%÷2 =125mv
精选.
9
对指定线网进行仿真3
③ 设置管脚模型，将进攻线网源端的IC1.23模型改为 “COMS,5V,ULTRA-FAST”，受害线网设置为静态常零。 如下图所示：
净化进攻线
减小信号线 与返回路径间的
介质厚度
减小耦合长度
增大线间距
解决串扰 常用的四种方法
精选.
13
解决串扰的步骤
Net Net
Net
Net
Net
未经处理的串扰线网
净化进攻线
减小信号线与返回路径间的 介质厚度
减小耦合长度
增大线间距
精选.
14
净化进攻线1
• 打开管脚设置对话框，对进攻线网源端接端接电阻50Ω， 此时受害线上的串扰如下图所示：
精选.
28
小结
在PCB设计时减小串扰的方法：
加大线间距，减小平行走线长度，相邻信号层走线应彼此正交以减小耦合。 若无法加大线间距，则正确的端接可以消除大部分反射，从而减小串扰。 若空间允许，可在串扰严重的两线间插入一条防护线降低耦合减小串扰。 对于重要的信号线网，可将其设计成带状线以获得较好的串扰抑制效果。 在满足系统要求的情况下，尽量使用低边沿速率器件。 工程应用中一般不采用减小介质厚度而采用不同的端接策略。
从左图可以看 出：受害线远 端上的串扰有 一定改善，减 小为原来串扰 的2.2%。 左图 峰-峰值24mv
精选.
22
远端上串扰的前后对比1
• 远端上串扰如下图所示：
未处理：
处理后：
峰-峰值：1082mv
精选.
峰-峰值：24mv
23
远端上串扰的前后对比2
1082
70
1. 图中长方体柱代表串扰电压的大小
对整板进 行批处理
发现整个PCB板中存在的串扰问题。
对指定线 选择串扰最严重的线网，并进行 网进行仿真 仿真。
精选.
3
导入PCB板1
从Protel中把已画好的PCB文件导出另存为.HYP格式的 文件，放到Hyperlynx的安装文件夹Demo_Files下。
精选.
4
导入PCB板2
• 打开Hyperlynx软件，点击图标 打开文件夹，选择刚 才导出的PCB文件，导入到Hyperlynx软件中，如下图：
远端串扰
1082
70
未处理
213
114
端接 介质厚度
34 25
耦合长度 增大线间距
近端串扰
158
70
未处理
25 15
端接 介质厚度
6
4.5
耦合长度 增大线间距
❖ 图示可以看出两端对于改善串扰的效果程度很相似
精选.
27
各信号处理前后的对比
• 各信号处理前后如下图所示：
未处理：
处理后：
❖ 图示充分说明了改善串扰的效果程度
图中串扰电压的单位为毫伏
213 114 34
2. 从左往右以此为处理串扰的步骤
从图中可知，串扰问题有较大的改善
25
未处理 净化进攻线 减小介质厚度 减小耦合长度 增大线间距
受害线远端上的串扰电压
精选.
24
源端上串扰的前后对比1
• 源端上串扰如下图所示：
未处理：
处理后：
峰-峰值：158mv
精选.
峰-峰值：4.5mv
黄：受害线源端 绿：受害线远端
从左图可以看 出：受害线远 端上的串扰有 明显改善，减 小为原来串扰 的42.8%。 左图 峰-峰值464mv
精选.
15
净化进攻线2
• 在净化进攻线的基础上，进一步对受害线进行源端端接 50Ω的电阻，从而改善受害线上的反射，降低串扰。
黄：受害线源端 绿：受害线远端
从左图可以看 出：受害线远 端上的串扰有 明显改善，减 小为原来串扰 的19.6%。 左图 峰-峰值213mv
25
源端上串扰的前后对比2
158
120
70
1. 图中长方体柱代表串扰电压的大小
图中串扰电压的单位为毫伏
25 15
2. 从左往右以此为处理串扰的步骤
从图中可知，串扰问题有较大的改善
6
4.5
未处理 净化进攻线 减小介质厚度 减小耦合长度 增大线间距
受害线源端上的串扰电压
精选.
26
源端与远端串扰的变化比较
精选.
10
对指定线网进行仿真4
④ 在菜单栏中查看耦合区域，如下图所示：
精选.
11
对指定线网进行仿真5
⑤ 打开数字示波器，运行串扰仿真，如下图所示：
红：进攻线源端 紫：进攻线远端 黄：受害线源端 绿：受害线远端
从左图可以看 出：受害线远 端上的串扰很 严重，峰-峰值 达：1082mv
精选.
12
串扰问题的解决
报告文件
1.最大允许的串扰………..125mv
2. 受害线网 NetIC_23
-进攻线网NetIC_21………..476mv
3. 受害线网 NetIC_21 -进攻线网NetIC_23……….476mv
精选.
7
对指定线网进行仿真1
① 从报告文件中发现线网NetIC_21和NetIC_23之间存 在严重串扰，故选择NetIC_21作为受害线网，指定对 其进行详细仿真。
附件2——用Hyperlynx仿真串扰
串扰形成机理 串扰问题的发现 串扰问题的解决
小结
精选.
1
串扰形成机理
• 串扰—是指有害信号从一个线网转移到相邻线网。
攻击线
信号（噪声源） 攻击回路
静态线
受害回路
精选.
2
发现 串扰
串扰问题的发现
导入 PCB板
本课件针对软件protel 99se 已经制作好的PCB图进行后仿真。
精选.
16
减小信号线与返回路径间的介质厚度1
• 为了更好的减小串扰，我们减小信号线与返回路径之间的 介质厚度，由原来的10mile改为6mile,设置如下图所示：
精选.
17
减小信号线与返回路径间的介质厚度2
❖ 在净化进攻线与受害线的基础上，减小信号线与返回路径 间的介质厚度后的受害线上的串扰情况如下图所示：
精选.
5
对整板进行批处理
点击图标
First
如右图进行设置，只选择 “检测串扰项”
Second Third
点“下一步” 选择串扰的阈值为 125mv 计算方法：5V×5%÷2 =125mv
点“下一步” 修改上升边为1ns, 点击“完成”，生成报告文件
Creatvity
精选.
6
对整板进行批处理后的报告文件
从左图可以看 出：受害线远 端上的串扰有 明显改善，减 小为原来串扰 的10.5%。 左图 峰-峰值114mv
精选.
18
减小耦合长度1
• 导出端接后的PCB图到拓扑结构图，并修改耦合长度，如 下图所示：
修改前：
修改后：
精选.
19
减小耦合长度2
• 修改耦合长度后，受害线上串扰如下图所示：
黄：受害线源端 绿：受害线远端
从左图可以看 出：受害线远 端上的串扰有 明显改善，减 小为原来串扰 的2.9%。 左图 峰-峰值34mv
精选.
20
Байду номын сангаас
增大线间距1
• 增大耦合区的线间距，设置对话框如下图所示：
精选.
21
增大线间距2
• 修改耦合长度后，受害线上串扰如下图所示：
黄：受害线源端 绿：受害线远端
精选.
8
对指定线网进行仿真2
② 在菜单栏中激活串扰分析功能，并设置串扰阈值为 125mv,如下图。计算方法：5V×5%÷2 =125mv
精选.
9
对指定线网进行仿真3
③ 设置管脚模型，将进攻线网源端的IC1.23模型改为 “COMS,5V,ULTRA-FAST”，受害线网设置为静态常零。 如下图所示：
净化进攻线
减小信号线 与返回路径间的
介质厚度
减小耦合长度
增大线间距
解决串扰 常用的四种方法
精选.
13
解决串扰的步骤
Net Net
Net
Net
Net
未经处理的串扰线网
净化进攻线
减小信号线与返回路径间的 介质厚度
减小耦合长度
增大线间距
精选.
14
净化进攻线1
• 打开管脚设置对话框，对进攻线网源端接端接电阻50Ω， 此时受害线上的串扰如下图所示：
精选.
28
小结
在PCB设计时减小串扰的方法：
加大线间距，减小平行走线长度，相邻信号层走线应彼此正交以减小耦合。 若无法加大线间距，则正确的端接可以消除大部分反射，从而减小串扰。 若空间允许，可在串扰严重的两线间插入一条防护线降低耦合减小串扰。 对于重要的信号线网，可将其设计成带状线以获得较好的串扰抑制效果。 在满足系统要求的情况下，尽量使用低边沿速率器件。 工程应用中一般不采用减小介质厚度而采用不同的端接策略。
从左图可以看 出：受害线远 端上的串扰有 一定改善，减 小为原来串扰 的2.2%。 左图 峰-峰值24mv
精选.
22
远端上串扰的前后对比1
• 远端上串扰如下图所示：
未处理：
处理后：
峰-峰值：1082mv
精选.
峰-峰值：24mv
23
远端上串扰的前后对比2
1082
70
1. 图中长方体柱代表串扰电压的大小
对整板进 行批处理
发现整个PCB板中存在的串扰问题。
对指定线 选择串扰最严重的线网，并进行 网进行仿真 仿真。
精选.
3
导入PCB板1
从Protel中把已画好的PCB文件导出另存为.HYP格式的 文件，放到Hyperlynx的安装文件夹Demo_Files下。
精选.
4
导入PCB板2
• 打开Hyperlynx软件，点击图标 打开文件夹，选择刚 才导出的PCB文件，导入到Hyperlynx软件中，如下图：
远端串扰
1082
70
未处理
213
114
端接 介质厚度
34 25
耦合长度 增大线间距
近端串扰
158
70
未处理
25 15
端接 介质厚度
6
4.5
耦合长度 增大线间距
❖ 图示可以看出两端对于改善串扰的效果程度很相似
精选.
27
各信号处理前后的对比
• 各信号处理前后如下图所示：
未处理：
处理后：
❖ 图示充分说明了改善串扰的效果程度
图中串扰电压的单位为毫伏
213 114 34
2. 从左往右以此为处理串扰的步骤
从图中可知，串扰问题有较大的改善
25
未处理 净化进攻线 减小介质厚度 减小耦合长度 增大线间距
受害线远端上的串扰电压
精选.
24
源端上串扰的前后对比1
• 源端上串扰如下图所示：
未处理：
处理后：
峰-峰值：158mv
精选.
峰-峰值：4.5mv
黄：受害线源端 绿：受害线远端
从左图可以看 出：受害线远 端上的串扰有 明显改善，减 小为原来串扰 的42.8%。 左图 峰-峰值464mv
精选.
15
净化进攻线2
• 在净化进攻线的基础上，进一步对受害线进行源端端接 50Ω的电阻，从而改善受害线上的反射，降低串扰。
黄：受害线源端 绿：受害线远端
从左图可以看 出：受害线远 端上的串扰有 明显改善，减 小为原来串扰 的19.6%。 左图 峰-峰值213mv
25
源端上串扰的前后对比2
158
120
70
1. 图中长方体柱代表串扰电压的大小
图中串扰电压的单位为毫伏
25 15
2. 从左往右以此为处理串扰的步骤
从图中可知，串扰问题有较大的改善
6
4.5
未处理 净化进攻线 减小介质厚度 减小耦合长度 增大线间距
受害线源端上的串扰电压
精选.
26
源端与远端串扰的变化比较
精选.
10
对指定线网进行仿真4
④ 在菜单栏中查看耦合区域，如下图所示：
精选.
11
对指定线网进行仿真5
⑤ 打开数字示波器，运行串扰仿真，如下图所示：
红：进攻线源端 紫：进攻线远端 黄：受害线源端 绿：受害线远端
从左图可以看 出：受害线远 端上的串扰很 严重，峰-峰值 达：1082mv
精选.
12
串扰问题的解决
报告文件
1.最大允许的串扰………..125mv
2. 受害线网 NetIC_23
-进攻线网NetIC_21………..476mv
3. 受害线网 NetIC_21 -进攻线网NetIC_23……….476mv
精选.
7
对指定线网进行仿真1
① 从报告文件中发现线网NetIC_21和NetIC_23之间存 在严重串扰，故选择NetIC_21作为受害线网，指定对 其进行详细仿真。
附件2——用Hyperlynx仿真串扰
串扰形成机理 串扰问题的发现 串扰问题的解决
小结
精选.
1
串扰形成机理
• 串扰—是指有害信号从一个线网转移到相邻线网。
攻击线
信号（噪声源） 攻击回路
静态线
受害回路
精选.
2
发现 串扰
串扰问题的发现
导入 PCB板
本课件针对软件protel 99se 已经制作好的PCB图进行后仿真。
精选.
16
减小信号线与返回路径间的介质厚度1
• 为了更好的减小串扰，我们减小信号线与返回路径之间的 介质厚度，由原来的10mile改为6mile,设置如下图所示：
精选.
17
减小信号线与返回路径间的介质厚度2
❖ 在净化进攻线与受害线的基础上，减小信号线与返回路径 间的介质厚度后的受害线上的串扰情况如下图所示：
精选.
5
对整板进行批处理
点击图标
First
如右图进行设置，只选择 “检测串扰项”
Second Third
点“下一步” 选择串扰的阈值为 125mv 计算方法：5V×5%÷2 =125mv
点“下一步” 修改上升边为1ns, 点击“完成”，生成报告文件
Creatvity
精选.
6
对整板进行批处理后的报告文件