数字电子技术课程设计,数字钟的设计说明
数字电子技术课程设计--多功能数字钟

目录第一章设计任务 (4)1.1 设计题目及要求 (4)1.1.1 题目 (4)1.1.2 设计要求 (4)第二章方案设计 (5)2.1 总体方案说明 (5)2.2 模块结构以及总体方框图 (5)第三章单元电路设计与原理说明 (6)3.1 按键消抖电路的设计 (6)3.1.1 RS触发器消抖 (6)3.2 分频器的设计 (7)3.2.2 1000分频器 (7)3.3基础电子钟及其显示设计 (8)3.3.1 时钟计数器 (8)3.3.2 功能选择及校准 (9)3.4整点报时器的设计 (10)3.5数码管显示切换电路的设计 (11)3.6 闹钟及其显示的设计 (12)第四章整机电路图及说明 .............................................................. 错误!未定义书签。
4.1整体电路图及说明................................................................................ 错误!未定义书签。
第五章电路仿真 (15)5.1基本时钟电路及其时间设置功能仿真 ................................................ 错误!未定义书签。
5.1.1基本计时功能的仿真............................................................. 错误!未定义书签。
5.1.2时间设置功能的仿真............................................................. 错误!未定义书签。
5.2整点报时功能的仿真............................................................................ 错误!未定义书签。
数字电子技术课程数字电子钟设计报告

数字电子技术课程设计报告设计名称:数字电子钟姓名:周大茗学号: 311109020211班级:通信1101指导教师:苏玉娜日期: 2021.1.4一. 设计要求数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相较具有更高的准确性和直观性,且无机械装置,具有更更长的利用寿命,因此取得了普遍的利用。
数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。
①.采纳七段数码管显示,显示范围为00时00分00秒到23时59分59秒;②.要求电路具有时刻校正功能;③.详细说明设计方案,包括选择元件的依据和原理、参数确信的依据等二、设计原理数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。
秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一样用555组成的振荡器加分频器来实现。
将标准秒脉冲信号送入“秒计数器”,该计数器采纳60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采纳60进制计数器,每累计60分,发出一个“时脉冲”信号,该信号将被送到“时计数器”。
“时计数器”采纳24进制计数器,能够实现一天24h的累计。
译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码,通过六位LED显示器显示出来。
整点报时电路是依照计时系统的输出状态产生一个脉冲信号,然后去触发音频发生器实现报时。
校时电路是来对“时、分、秒”显示数字进行校对调整。
其数字电子钟系统框图如下:图 1 数字电子钟系统框图2.1秒信号发生器电路图2.1 秒信号发生器电路秒脉冲发生器要紧由555 按时器和一些电阻电容组成,原理是利用555 按时器的特性,通过电容的充放电使VC 在高、低电平之间转换,其中555 按时器的高、低电平的门阀电压别离是2/3VCC 和1/3VCC,当电容器充电使VC 的电压大于2/3VCC 那么VC 就为高电平,但是由于回馈作用又会使电容放电,当VC 小于1/3VCC 时,VC 就为低电平,一样由于回馈作用又会使电容充电。
数字电子技术课程设计-数字电子钟的设计

CD4511 BCD-七段译码器
A1 1 A2 2 LT 3 BI 4 LE 5 A3 6 A0 7 VSS 8
CD4511
16 VDD 15 Yf 14 Yg 13 Ya 12 Yb 11 Yc 10 Yd 9 Ye
BS207 七段半导体数码管
g f GND a b
10 9 8 7 6
a
fg b
51pF
(6)仿中央电视台整点报时(选做)
CD4060管脚:
11
1. 8Hz
2. 4Hz
3. 2Hz
4. 512Hz
5. 1024Hz
C2 6. 256Hz 100pF 7. 2048Hz
9. 32768Hz
13. 64Hz
14. 128Hz
15. 32Hz
三、课程设计报告要求
1.封面 题目、姓名、班级、学号、同组姓名、指导教师、日期
实验室提供的器件(基本要求)
74LS00 74LS04 74LS20 CD4029 CD4511 74LS74 74LS153 BS207
四 2输入与非门 六反相器 双4输入与非门 二进制/十进制可逆同步计数器 BCD-七段译码器 双上升沿DFF 双4选1数据选择器 数码管
参考资料
电子技术实验与课程设计 数字电路实验与课程设计 电子电路设计与实践 电子技术课程设计指导 电子技术实验与课程设计 电子技术基础课程设计 电子技术课程设计指南 数字钟电路及应用
数字电子技术基础课程设计
--数字电子钟的设计
一、设计要求
1.基本要求 (1)具有时、分、秒计时及显示;
计时范围:00时00分00秒-23时59分59秒。 (2)具有手动校时、校分功能; (3)能仿电台整点报时。
数电课设-数字钟

数字钟一.基本功能1、设计一个数字钟,能够显示当前时间,分别用6个数码管显示小时、分钟、秒钟的时间,秒针的计数频率为1Hz,可由系统脉冲分频得到。
2、在整点进行提示,可通过LED闪烁实现,闪烁频率及花型可自己设计。
3、能够调整小时和分钟的时间,调整的形式为通过按键进行累加。
4、具有闹钟功能,闹钟时间可以任意设定(设定的形式同样为通过按键累加),并且在设定的时间能够进行提示,提示同样可以由LED闪烁实现。
二.扩展功能1、设计模式选择计数器,通过计数器来控制各个功能之间转换。
2、调整当前时间以及闹钟时间,在按键累加的功能不变的基础上,增加一个功能,即当按住累加键超过3秒,时间能够以4Hz的频率累加。
3、用LCD液晶屏来显示当前时间及功能模式。
library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity clock isport(clk: in std_logic; --27M晶振key3,key2,key0: in std_logic:='1'; --时、分、模式按钮,下降沿触发ledg: o ut std_logic_vector(2 downto 0):="000"; --整点提示ledr: out std_logic_vector(2 downto 0):="000"; --闹铃hex7,hex6,hex5,hex4,hex3,hex2,hex0,hex1: out std_logic_vector(6 downto 0) --数码管显示);end;architecture a of clock issignal x: integer range 1 to 13500000:=1; --记27M的上升沿个数signal clka: std_logic; --1HZsignal temp1,temp2,temp3,temp4,temp5,temp6: std_logic_vector(3 downto 0):="0000"; --时分秒走时signal xianshi1,xianshi2,xianshi3,xianshi4,xianshi5,xianshi6:std_logic_vector(3 downto 0):="0000"; --数码管显示signal temp0: std_logic_vector(1 downto 0):="00"; --模式显示signal tfen1,tfen2,tshi1,tshi2,nfen1,nfen2,nshi1,nshi2: std_logic_vector(3 downto 0); --调时和闹铃时的分、时的个位和十位signal naoling1,naoling2,naoling3,naoling4: std_logic_vector(3 downto 0); --闹铃调时时的显示begin--分频,产生1HZ的时钟process(clk)beginif clk'event and clk='1' thenx<=x+1;if x=13500000 thenclka<=not clka; --27M每13500000个上升沿clka取反x<=1;end if;end if;end process;--模式选择器,用按键控制,有0、1、2 三种模式process(key0)beginif key0'event and key0='0' thenif temp0="10" then --模式2时,再按键则进入模式0temp0<="00";elsetemp0<=temp0+1;end if;end if;end process;--模式用数码管显示process(temp0)begincase temp0 iswhen "00" => hex0<="1000000";--显示0when "01" => hex0<="1111001";--显示1when "10" => hex0<="0100100";--显示2when others => hex0<="0000000";--显示全亮end case;end process;--模式1时,调时,调节时钟的分process(key2,temp0)beginif temp0="01" thenif key2'event and key2='0' thenif tfen1="1001" then --个位到9,十位加1if tfen2="0101" then --加到59,则归零tfen1<="0000";tfen2<="0000";elsetfen2<=tfen2+1;tfen1<="0000";end if;elsetfen1<=tfen1+1;end if;end if;end if;end process;--模式1时,调时,调节时钟的时process(key3,temp0)beginif temp0="01" thenif key3'event and key3='0' thenif tshi1="1001" then ----个位到9,十位加1tshi1<="0000";tshi2<=tshi2+1;elsif tshi1="0011" and tshi2="0010" then --到23,则归零tshi1<="0000";tshi2<="0000";elsetshi1<=tshi1+1;end if;end if;end if;end process;--模式2时,设定闹铃,设定时钟的分process(key2,temp0)beginif temp0="10" thenif key2'event and key2='0' thenif nfen1="1001" then ----个位到9,十位加1if nfen2="0101" then --加到59,则归零nfen1<="0000";nfen2<="0000";elsenfen2<=nfen2+1;nfen1<="0000";end if;elsenfen1<=nfen1+1;end if;end if;end if;end process;--模式2时,设定闹铃,设定时钟的时process(key3,temp0)beginif temp0="10" thenif key3'event and key3='0' thenif nshi1="1001" then ----个位到9,十位加1nshi1<="0000";nshi2<=nshi2+1;elsif nshi1="0011" and nshi2="0010" then --到23,则归零nshi1<="0000";nshi2<="0000";elsenshi1<=nshi1+1;end if;end if;end if;end process;--三种模式间的显示及传递process(clka,temp0)beginif temp0="01" then --模式1时,传递调时的时,分temp3<=tfen1;temp4<=tfen2;temp5<=tshi1;temp6<=tshi2;xianshi3<=temp3; --模式1时,显示时,分xianshi4<=temp4;xianshi5<=temp5;xianshi6<=temp6;elsif temp0="10" then --模式2时,传递闹铃的时,分naoling1<=nfen1;naoling2<=nfen2;naoling3<=nshi1;naoling4<=nshi2;xianshi3<=naoling1; --模式2时,显示闹铃的时,分xianshi4<=naoling2;xianshi5<=naoling3;xianshi6<=naoling4;elsifclka'event and clka='1' then --正常走时,即temp0=00if temp1="1001" then --秒的个位到9,十位加1if temp2="0101" then --秒到59,则归零,分的个位加1temp1<="0000";temp2<="0000";temp3<=temp3+1;if temp3="1001" then --分的个位到9,十位加1if temp4="0101" then --分到59,则归零,时的个位加1temp3<="0000";temp4<="0000";temp5<=temp5+1;if temp5="1001" then --时的个位到9,十位加1temp5<="0000";temp6<=temp6+1;elsif temp5="0011" and temp6="0010" then --时到23,则归零temp5<="0000";temp6<="0000";end if;elsetemp3<="0000";temp4<=temp4+1;end if;elsetemp3<=temp3+1;end if;elsetemp1<="0000";temp2<=temp2+1;end if;elsetemp1<=temp1+1;end if;----到设置的闹铃时则ledr(0--2)三个灯亮,一分钟后熄灭if temp3=naoling1 and temp4=naoling2 and temp5=naoling3 and temp6=naoling4 thenledr<="111";elseledr<="000";end if;----到整点时时则ledg(0--2)三个灯亮,一分钟后熄灭if temp3="0000" and temp4="0000" thenledg<="111";elseledg<="000";end if;--将走时传递给显示译码xianshi1<=temp1;xianshi2<=temp2;xianshi3<=temp3;xianshi4<=temp4;xianshi5<=temp5;xianshi6<=temp6;end if;end process;----数码管显示译码process(xianshi1,xianshi2,xianshi3,xianshi4,xianshi5,xianshi6) begincase xianshi1 iswhen "0000" => hex2<="1000000";when "0001" => hex2<="1111001";when "0010" => hex2<="0100100";when "0011" => hex2<="0110000";when "0100" => hex2<="0011001";when "0101" => hex2<="0010010";when "0110" => hex2<="0000010";when "0111" => hex2<="1111000";when "1000" => hex2<="0000000";when "1001" => hex2<="0010000";when others => hex2<="1000000";end case;case xianshi2 iswhen "0000" => hex3<="1000000";when "0001" => hex3<="1111001";when "0010" => hex3<="0100100";when "0011" => hex3<="0110000";when "0100" => hex3<="0011001";when "0101" => hex3<="0010010";when others => hex3<="1000000";end case;case xianshi3 iswhen "0000" => hex4<="1000000";when "0001" => hex4<="1111001";when "0010" => hex4<="0100100";when "0011" => hex4<="0110000";when "0100" => hex4<="0011001";when "0101" => hex4<="0010010";when "0110" => hex4<="0000010";when "0111" => hex4<="1111000";when "1000" => hex4<="0000000";when "1001" => hex4<="0010000";when others => hex4<="1000000";end case;case xianshi4 iswhen "0000" => hex5<="1000000";when "0001" => hex5<="1111001";when "0010" => hex5<="0100100";when "0011" => hex5<="0110000";when "0100" => hex5<="0011001";when "0101" => hex5<="0010010";when others => hex5<="1000000";end case;case xianshi5 iswhen "0000" => hex6<="1000000";when "0001" => hex6<="1111001";when "0010" => hex6<="0100100";when "0011" => hex6<="0110000";when "0100" => hex6<="0011001";when "0101" => hex6<="0010010";when "0110" => hex6<="0000010";when "0111" => hex6<="1111000";when "1000" => hex6<="0000000";when "1001" => hex6<="0010000";when others => hex6<="1000000";end case;case xianshi6 iswhen "0000" => hex7<="1000000";when "0001" => hex7<="1111001";when "0010" => hex7<="0100100";when others => hex7<="1000000";end case;hex1<="1111111"; ---关闭hex1数码管end process;end;。
数电课程设计电子钟

数电课程设计电子钟一、课程目标知识目标:1. 让学生掌握数字电路基础知识,理解电子钟的工作原理。
2. 使学生了解并掌握电子钟各组成部分的功能及相互关系。
3. 培养学生运用数字电路知识分析、设计简单电子系统的能力。
技能目标:1. 培养学生运用所学知识,设计并搭建电子钟的能力。
2. 培养学生运用电子仪器、设备进行测试、调试和故障排查的能力。
3. 培养学生团队协作、沟通表达及解决问题的能力。
情感态度价值观目标:1. 培养学生对电子技术产生兴趣,激发学生学习积极性。
2. 培养学生严谨的科学态度和良好的实验习惯。
3. 培养学生具备创新意识和实践能力,增强学生对我国电子科技发展的自豪感。
课程性质分析:本课程属于电子技术课程,通过设计电子钟,使学生将所学数字电路知识应用于实际项目中,提高学生的实践能力。
学生特点分析:学生具备一定的数字电路基础知识,具有较强的动手能力和探究欲望,对实际应用场景感兴趣。
教学要求:结合学生特点,注重理论与实践相结合,培养学生的动手能力、创新能力和团队协作能力。
通过课程目标分解,实现对学生知识、技能和情感态度价值观的全面提升。
二、教学内容1. 数字电路基础知识回顾:逻辑门、组合逻辑电路、时序逻辑电路等。
2. 电子钟工作原理:振荡器、分频器、计数器、显示电路等。
3. 电子钟各组成部分功能及相互关系:晶振、分频器、秒、分、时计数器、显示驱动等。
4. 电子钟设计流程:需求分析、电路设计、仿真测试、硬件搭建、调试优化等。
5. 教学大纲:(1)第一周:回顾数字电路基础知识,介绍电子钟工作原理及各部分功能。
(2)第二周:分析电子钟各组成部分的相互关系,讲解设计流程。
(3)第三周:分组讨论,确定设计方案,进行电路设计和仿真测试。
(4)第四周:硬件搭建,进行调试和优化,确保电子钟正常工作。
6. 教材章节及内容:(1)第四章:数字电路基础,涉及逻辑门、组合逻辑电路等。
(2)第五章:时序逻辑电路,涉及计数器、寄存器等。
《数字电子技术》课程设计说明书多功能数字钟电路设计

学号:课程设计题目多功能数字钟电路设计学院信息工程学院专业通信工程班级通信0804班姓名指导教师2010 年7 月 6 日课程设计任务书学生姓名:专业班级:通信工程0804班指导教师:工作单位:题目: 多功能数字钟电路设计初始条件:数字电子技术基础知识、模拟电子技术基础知识、电子技术实验室、NE555、74LS90、74LS48、7段数码管。
要求完成的主要任务:1、电路原理图设计和相关参数的确定。
2、电路仿真3、设计报告的撰写时间安排:指导教师签名:年月日系主任(或责任教师)签名:年月日摘要本设计是基于555定时器产生脉冲的多功能数字钟,能够分别显示时、分、秒,还能够对时钟做校时操作,本设计时钟还具有整点报时功能。
从555定时器输出1KHZ的脉冲经过三个串联计数器分频分别为100HZ、10HZ和1HZ的时间脉冲,其中1HZ脉冲作为秒脉冲输入,10HZ作为校时电路输入。
秒脉冲输入时间计数部分,计数部分由六个计数器组成,每两个分别计数秒、分和时。
计数器输出输到到7端数码管译码器,再书到数码管进行显示出时间。
校时电路工作时,封锁计数器的进位信号,由10HZ给出计数信号,方便校时。
当分计数部分要向时计数部分进位时,给出的欲进位信号驱动扬声器,发出进位信号,到达报时的目的。
AbstractThe design is based on the pulse 555 timing produce multifunctional digital clock, can show, minutes and seconds on the clock, also can make the operation, the school also has the clock strike on the design. From 1KHZ 555 timing of pulse output by three series counter frequency respectively, 10HZ 100HZ 1HZ and the time pulse, including 1HZ pulse as seconds, 10HZ as input pulses at school input circuit. Seconds count part time input pulses, count by six counter composition, every two seconds, and were counting. To counter the output lost 7 digital tube decoder, book to digital tube show time. When school work, blockade circuit, signal by the binary counter counts, convenient 10HZ given signal when the school. When points to count part when, is part of binary counter to carry signals, a binary signals drive the speaker, arrive the strike.目录1.引言 (1)2、多功能数字钟 (2)任务 (2)、要求 (2)基本要求 (2)2.2.2 扩展功能 (2)数字钟电路系统的组成原理框图 (2)3、方案设计与选择 (3)3.1 振荡器的设计 (3)3.1.1 振荡器的选择 (3)3.1.2 参数确定 (4)3.2 分频设计 (5)3.3 时分秒计数器的设计 (5)3.3.1 时计数部分设计 (5)3.3.2 分、秒计数部分设计 (6)校时电路设计 (7)3.5 整点报时电路设计 (7)显示部分 (8)3.7 总体设计电路图 (9)4、元器件的选择 (11)振荡器NE555 (11)4.1.1. NE555的特点 (11)4.1.2 NE555引脚位配置说明 (11)4.2 计数器74LS90 (12)4.3 译码器74LS48 (13)5、电路仿真 (15)5.1 振荡器部分的仿真 (15)5.1.1 NE555输出结果仿真 (15)5.1.2 NE555输出和电容C1波形 (15)5.2 分频器的仿真 (16)5.3 时间显示仿真 (17)5.4 整点报时、校时电路仿真 (18)6总结 (19)附录元件清单 (20)参考文献 (21)1.引言时钟是现在最基本最常见的生活用品,随着现代人们的忙碌,似乎每一个角落都装上时钟才能满足人们对知晓时间的需求,现在很多宿舍楼,商场等都装上了时钟。
数电课程设计数字钟设计说明

. 目录⒈设计目的1⒉设计任务1设计指标2⒊多功能数字钟设计原理2⒈时钟信号振荡电路3⒉秒脉冲产生信号4⒊计数电路4⑴小时计数电路4⑵分钟计时电路6⑶秒钟计数电路7⑷校时信号7⑸整点报时电路8⑹译码驱动及显示电路10⒋数字钟整体电路的实现11⒋多功能数字钟设计方案二11⑴设计原理图11⑵电路各个组成部分12⑶电路图实现13⒌方案比较以及确定14⒍电路的仿真与调试15⒎元器件明细表17页脚⒏设计心得与体会20⒐参考文献22⒑23⒈设计目的⒈增强对数字电子技术及相关知识的了解与掌握。
⒉学习multisim 10.0 等相关软件的使用方法。
⒊具备简单电路设计的能力。
数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。
此次设计与制作数字电子钟的目的是让学生在了解数字钟的原理的前提下,运用刚刚学过的数电知识设计并制作数字钟,而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。
由于数字电子钟包括组合逻辑电路和时序电路,通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法,从而实现理论与实践相结合。
总的来说,此次课程设计,有助于学生对电子线路知识的整合和电子线路设计能力的训练,并为后继课程的学习打下一定的基础。
⒉设计任务设计一个数字钟的电子电路,使其具有以下功能:①“时”、“分”、“秒”的十进制数字显示功能,其中“时”为24进制,“分”和“秒”都是六十进制;②手动校时功能;③整点报时功能。
设计指标⒈时间计数电路采用24进制,从00开始到23后再回到00;⒉各用2位数码管显示时、分、秒;⒊具有自动校时、校分功能,可以分别对时及分进行单独校时,使其校正到标准时间;⒋计时过程具有报时功能,当时间到达整点时,蜂鸣器开始响,同时灯光隔一秒亮一次的显示;⒌为了保证计时的稳定及准确,须由晶体振荡器提供时间基准信号。
⒊多功能数字钟设计原理数字电子钟电路一般由振荡器、分屏器、计数器、译码器、及显示器组成,其框图如下图1-1所示:从图1-1可以看到,石英振荡器产生的振荡信号送到分频器,经分频后得到1HZ的秒脉冲,秒脉冲再送入计数器进行计数,并把累计的计数结果以“时”、“分”、“秒”的时间格式显示出来。
电子数字时钟课程设计报告(数电)

电子数字时钟课程设计报告(数电)第一篇:电子数字时钟课程设计报告(数电)数字电子钟的设计1.设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。
因此,我们此次设计数字钟就是为了了解数字钟的原理,从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
1.1设计指标1.时间以12小时为一个周期;2.显示时、分、秒;3.具有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间; 1.2 设计要求1、电路设计原理说明2、硬件电路设计(要求画出电路原理图及说明)3、实物制作:完成的系统能达到题目的要求。
4、完成3000字的课程设计报告2.功能原理2.1 数字钟的基本原理数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。
工作原理为时钟源用以产生稳定的脉冲信号,作为数字种的时间基准,要求震荡频率为1HZ,为标准秒脉冲。
将标准秒脉冲信号送入“秒计数器”,该计数器采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器,每累计60分,发出一个“时脉冲”信号,该信号将被送到“时计数器”。
“时计数器”采用24进制计数器,可以实现24小时的累计。
LED数码管将“时、分、秒”计数器的输出状态显示。
校时电路是来对“时、分、秒”显示数字进行校对调整。
2.2 原理框图3.功能模块3.1 振荡电路多谐振荡器也称无稳态触发器,它没有稳定状态,同时无需外加触发脉冲,就能输出一定频率的矩形波形(自激振荡)。
数字电子钟课程设计

一、教学内容
本节“数字电子钟课程设计”依据《电子技术》教材第九章“数字电路应用”的内容进行设计。主要内容包括:
1.数字电子钟的原理与设计:介绍数字电子钟的基本工作原理,引导学生了解时钟信号的产生、分频电路、计数器、显示电路等组成部分。
2. 555定时器应用:讲解555定时器在数字电子钟中的作用,如如何产生稳定的时钟信号。
21.信息技术应用:教授学生如何利用现代信息技术,如互联网资源、在线仿真工具等,来辅助学习和解决实际问题,提高学生的信息素养。
22.教学反馈收集:在课程结束后,收集学生对课程内容、教学方式、实践环节等方面的反馈,以利于教师不断优化教学方法和提升教学质量。
6.实际制作与测试:引导学生动手制作数字电子钟,并进行功能测试与优化。
2、教学பைடு நூலகம்容
7.电路优化与改进:探讨如何优化电子钟电路设计,包括降低功耗、提高显示清晰度、增强电路稳定性等方面。
8.故障分析与排除:分析数字电子钟可能出现的常见故障,如显示错误、计时不准确等,并教授相应的排查与解决方法。
9.创新设计:鼓励学生对电子钟进行创新设计,如增加闹钟功能、温度显示、定时开关等,提升学生的创新能力和实践能力。
13.成果展示与评价:组织学生进行成果展示,相互评价,培养学生表达能力和批判性思维,同时教师给予总结性评价和反馈。
14.知识拓展:介绍数字电子钟在生活中的应用,以及电子时钟的最新技术发展,激发学生对电子技术领域的兴趣和探索欲。
4、教学内容
15.实践技能培养:通过实际操作,加强学生对电子元器件的识别与使用、焊接技术、电路布局与布线等实践技能的掌握。
10.课程总结:对本章内容进行回顾,强调数字电子钟各部分电路的联系与作用,巩固学生的理论知识,提升实际操作技能。
数电课程设计报告数字钟的设计

数电课程设计报告第一章设计背景与要求设计要求第二章系统概述设计思想与方案选择各功能块的组成工作原理第三章单元电路设计与分析各单元电路的选择设计及工作原理分析第四章电路的组构与调试遇到的主要问题现象记录及原因分析解决措施及效果功能的测试方法,步骤,记录的数据第五章结束语对设计题目的结论性意见及进一步改进的意向说明总结设计的收获与体会附图电路总图及各个模块详图参考文献第一章设计背景与要求一.设计背景与要求在公共场所,例如车站、码头,准确的时间显得特别重要,否则很有可能给外出办事即旅行袋来麻烦;数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确度和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用;数字钟是一种典型的数字电路,包括了组合逻辑电路和时序电路;设计一个简易数字钟,具有整点报时和校时功能;1以四位LED数码管显示时、分,时为二十四进制;2时、分显示数字之间以小数点间隔,小数点以1Hz频率、50%占空比的亮、灭规律表示秒计时;3整点报时采用蜂鸣器实现;每当整点前控制蜂鸣器以低频鸣响4次,响1s、停1s,直到整点前一秒以高频响1s,整点时结束;4才用两个按键分别控制“校时”或“校分”;按下校时键时,是显示值以0~23循环变化;按下“校分”键时,分显示值以0~59循环变化,但时显示值不能变化;二.设计要求电子技术是一门实践性很强的课程,加强工程训练,特别是技能的培养,对于培养学生的素质和能力具有十分重要的作用;在电子信息类本科教学中,课程设计是一个重要的实践环节,它包括选择课题、电子电路设计、组装、调试和编写总结报告等实践内容;通过本次简易数字钟的设计,初步掌握电子线路的设计、组装及调试方法;即根据设计要求,查阅文献资料,收集、分析类似电路的性能,并通过组装调试等实践活动,使电路达到性能要求;第二章系统概述设计思想与方案选择方案一 ,利用数字电路中学习的六十进制和二十四进制计数器和三八译码器来实现数字中的时间显示;方案二,利用AT89S51单片机和74HC573八位锁存器以及利用C语言对AT89S51进行编程来实现数字钟的时间显示;由于方案一通过数电的学习我们都比较熟悉,而方案二比较复杂,涉及到比较多我们没学过的内容,所以选择方案一来实施;简易数字钟电路主体部分是三个计数器,秒、分计数器采用六十进制计数器,而时计数器采用二十四进制计数器,其中分、时计数器的计数脉冲由校正按键控制选择秒、分计数器的溢出信号或校正10Hz计数信号;计数器的输出通过七段译码后显示,同时通过数值判断电路控制蜂鸣器报时;各功能块的组成分频模块,60进制计数器模块,24进制计数器模块,4位显示译码模块,正点报时电路模块,脉冲按键消抖动处理模块工作原理一.简易数字钟的基本工作原理是对1Hz标准频率秒脉冲进行计数;当秒脉冲个数累计满60后产生一个分计数脉冲,而分计数脉冲累计满60后产生一个时计数脉冲,电路主要由3个计数器构成,秒计数和分计数为六十进制,时计数为二十四进制;将FPGA开发装置上的基准时钟OSC作为输入信号通过设计好的分频器分成1Hz~10MHz8个10倍频脉冲信号;1Hz的脉冲作为秒计数器的输入,这样实现了一个基本的计时装置;通过4位显示译码模块,可以显示出时间;时间的显示范围为00时00分~23时59分;二.当需要调整时间时,可使用数字钟的时校正和分校正进行调整,数字钟中时、分计数器都有两个计数脉冲信号源,正常工作状态时分别为时脉冲和分脉冲;校正状态时都为5~10Hz的校正脉冲;这两种状态的切换由脉冲按键控制选择器的S 端来实现;为了更准确的设定时间,需要对脉冲按键进消抖动处理;三.电路在整点前10 秒钟内开始控制蜂鸣器报时,可采用数字比较器或逻辑门判断分、秒计数器的状态码值,以不同频率的脉冲控制蜂鸣器的鸣响;第三章单元电路设计与分析各单元电路的选择1分频模块,设计一个8级倍率为10 的分频电路,输出频率分别为1Hz 、10Hz、100 Hz、1k Hz、10k Hz、100k Hz、1 MHz、10MHz8组占空比为50%的脉冲信号;260进制计数器模块,采用两片74161级联;324进制计数器模块,采用两片74161级联;44位显示译码模块,由分频器,计数器,数据选择器,七段显示译码,3-8线译码器构成一个4位LED数码显示动态扫描控制电路;其中4位计数器用74161,数据选择器用74153,七段显示译码器部分采用AHDL硬件描述语言设计;5正点报时电路模块,该模块采用与门和数据选择器74153构成6脉冲按键消抖动处理模块,采用D触发器实现消抖动,从而能够比较精确地设定时间;设计及工作原理分析1分频模块要输出8级频率差为10倍的分频电路,可采用十进制计数器级联实现;集成十进制计数器的类型很多,比较常用的有74160、74162、74190、74192和7490等;这里采用7490来实现分频,7490是二-五-十进制加计数器,片上有一个二进制计数器和一个异步五进制计数器;QA是二进制加计数器的输出,QB、QC、QD是五进制加计数器的输出,位序从告到低依次为D,C,B;该分频器一共用到7片7490,初始信号输入到第一片7490的CLKB 端口,QD输出端连接到CLKA端,作为输入,从QA引出1MHz的output端口,并引线到第二片7490的CLKB端口,依此类推,直到第七片7490连接完成如附图所示;每片7490相当于一个五进制计数器和一个二进制计数器级联实现了十进制加计数,从而实现分频;分频模块图如图所示分频模块内部结构图如下图所示260进制计数器模块采用两片74161级联,如图,下面一片74161做成十进制的,初始脉冲从CLK输入,ENT和ENP都接高电平,而QD与QA用作为与非门的两个输入,与非门输出分别连接到自身的LDN端与上面一片74161的CLK端;上面一片74161的QC和QA端作为与非门的两个输入通过输出连接到自身的LDN,ENT 和ENP接高电平;下面一片实现从0000到1001即0~9十个状态码的计数,当下面一片为1001状态时,自身的LDN为低电平,此时QD,QC,QB,QA的状态恢复到0000,即从0开始从新计数,而上面一片74161的CLK电平改变,上面一片74161开始计数为0001,实现从0000~到0101即0到5六个状态码的计数,当上面一片状态为0101时,LDN为低电平,此时计数器为0000;这样子通过两片74161就实现了一个六十进制计数器;下图为六十进制计数器模块的示意图由六十进制计数模块构成的秒分计数如下图,下面那块六十进制技术模块表示为妙,上面那块六十进制计数模块表示为分;当妙计数模块的状态为0101 1001时,向分计数模块进位, 即通过74153M的输入C1,此时74153M输出接到分计数模块的输入端 ,通过74153M作为选择器,实现进位控制;324进制计数器模块采用两片74161级联,如图,下面一片74161做成十进制的,初始脉冲从CLK输入,ENT和ENP都接高电平,而QD与QA用作为与非门的两个输入分别连接到自身的LDN端与上面一片74161的CLK端;上面一片74161的QB非门的一个输入通过输出连接到自身的LDN,ENT 和ENP接高电平,并且上面74161的QB端和下面一块74161的QC端通过与非门输出接到两片74161的清零端CLRN;下面一片实现从0000到1001即0~9十个状态码的计数,当下面一片为1001状态时,自身的LDN为低电平,此时QD,QC,QB,QA的状态恢复到0000,即从0开始从新计数,而上面一片74161的CLK电平改变,上面一片74161开始计数为0001,实现从0000~到0010即0到2三个状态码的计数,当上面一片状态为0010即2时,下面一片状态为0100即4时,两块74161的CLRN为低电平,此时两块74161的状态都为0000,即实现了23时过后显示00时;这样子通过两片74161就实现了一个24进制计数器;下图为24进制计数器模块示意图由二十四进制计数模块构成的时计数模块如图,下面那块六十进制技术模块表示为分,上面那块24进制计数模块表示为时;当分计数模块的状态为0101 1001时,向时计数模块进位, 即通过74153M的输入C1,此时74153M输出接到时计数模块的输入端 ,通过74153M作为选择器,实现进位控制;二十四进制计数模块构成的时计数模块44位显示译码模块由分频器,计数器,数据选择器,七段显示译码,3-8线译码器构成一个4位LED数码显示动态扫描控制电路;4位计数器由74161构成;如下图所示74161构成的4位计数器数据选择器采用两片74153 和一片74153M两片74153实现连在一起实现对四个数字的选择,而一片74153M实现对小数点的选择;如下图所示74153M构成的数据选择器两片74153构成的数据选择器七段显示译码器部分采用AHDL硬件描述语言设计,语句如下:subdesign ymqdata_in3..0 :input;a,b,c,d,e,f,g :output;begintabledata_in3..0 =>a,b,c,d,e,f,g;b"0000" =>1,1,1,1,1,1,0;b"0001" =>0,1,1,0,0,0,0;b"0010" =>1,1,0,1,1,0,1;b"0011" =>1,1,1,1,0,0,1;b"0100" =>0,1,1,0,0,1,1;b"0101" =>1,0,1,1,0,1,1;b"0110" =>0,0,1,1,1,1,1;b"0111" =>1,1,1,0,0,0,0;b"1000" =>1,1,1,1,1,1,1;b"1001" =>1,1,1,0,0,1,1;b"1010" =>1,1,1,0,1,1,1;b"1011" =>0,0,1,1,1,1,1;b"1100" =>1,0,0,0,1,1,0;b"1101" =>0,1,1,1,1,0,1;b"1110" =>1,0,0,1,1,1,1;b"1111" =>1,0,0,0,1,1,1;end table;end;整个四位显示译码模块如图所示5正点报时电路模块该模块采用与门和数据选择器74153构成,如下图所示;7个输入端口的与门控制A,当时间在59分51s,53s,55s,57s,59s的时候,A为高电平1,当秒的个位数为9时,B为高电平1,A为1,B为0时,输出C1低频率信号,A为1,B为1时输出C3高频率信号,实现整点的不同频率的报时电路;整点报时电路模块6脉冲按键消抖动处理模块采用D触发器实现消抖动,从而能够精确地设定时间;校正状态为5HZ的校正脉冲,分频器输出的10HZ通过T触发器得到5HZ的校正脉冲;如图脉冲按键消抖动处理模块通过T触发器得到的5HZ校正脉冲第四章电路的组构与调试遇到的主要问题1在用74161做二十四进制计数器时,没有深入考虑,打算采用第一片六进制,第二片四进制级联而成,结果出现问题;2时、分调整按键没有安装消抖动装置;3在设置简易数字钟的分时,时计数器也会进;现象记录及原因分析1虽然也能够计数实现二十四进制,但是不能与七段显示译码器配合使用,不能显示直观的数值,这样给用户带来不便;2在下载调试的时候,我要进行时分调整,但是有时按一下子脉冲键会进两个数值,这样子给时分的设置带来了麻烦,原因是按键没有采用消抖动装置;3在调试的时候,打算通过按键调整分,但是发现时计数器也会进位,这就不符合要求了,原因是调整分时,各计数器都按正常状况在计数,所以会按正常情况产生进位;解决措施及效果1仍然采用两片74161,第一片可以从0~9,第二片只能从0~2,而且当第二片为2的时候,第一片到4的话就都清零复位,这样不仅实现了二十四进制计数器,而且能与七段显示译码器配合使用,直观的显示数字;2在脉冲控制按键上加上了D触发器,这样子可以达到消抖动的效果;3加上选择器,把两路信号分开,当调整分的时候,不对时计数器产生进位,这样子就不会产生十进位了,解决了这个问题;功能的测试方法、步骤,记录的数据1简易数字钟的测试,将电路图连好后,分析与综合,仿真,编译,下载到仪器上,表示秒的小数点按1Hz,占空比50%跳动,分从0~59计数,分过了59后,向时计数器进1;2整点点报时功能的测试,到了整点,即59分51s,53s,55s,57s时蜂鸣器低频率间断性鸣响,59分59秒时,蜂鸣器高频率鸣响一次;3时、分调整功能的测试,按分调整键,分按一定的频率逐次加一,但是时显示不变;按时调整键,时按一定的频率逐次加一,但是分显示不变;第五章结束语对设计题目的结论性意见及进一步改进的意向说明简易数字钟的设计中,主要运用了分频器,六十进制计数器,二十四进制计数器,动态扫描显示电路,选择器,按键消抖以及门电路等数字电路方面的知识;可以在简易数字钟的基础上加上24小时和12小时转换功能,秒表功能,闹钟功能,这样更能满足人们的使用需求;总结设计的收获与体会简易数字钟的设计及实验当中,我坚持了下来,上学期的数电我学的并不好,而且对软件应用的接受能力不强,刚开始的时候做的很慢,看到别人都做好了,心里比较着急,于是,我找出了数电课本,复习所涉及的知识点,并练习所学软件,终于有了进步,可以更上同学们的进度,但数字钟的设计一直困扰我,看到别人拓展功能都做好了,自己基本的都还没做好,心里很急;在设计的过程中,碰到了很多的困难,遇到了很多问题,不断地思考与尝试,以及向同学和老师请教,但还是没能完全设计好,以后有时间还得多去实验室尝试,争取做好一些拓展功能;通过这次设计,对上学期学习的数字电路的相关知识得到了复习和巩固,也查阅了一些相关的资料,也加深了我对数字电路应用的理解,总之这次的电子技术课程设计受益匪浅;参考文献:基于FPGA的数字电路系统设计西安电子科技大学出版社数字电子技术基础电子工业出版社数字电路与逻辑设计实验及应用人民邮电出版社附图1.分频模块分频器仿真波形下图为分频器线路图2.60进制计数器模块60进制计数器仿真波形3.24进制计数器模块24进制计数器仿真波形4. 4位显示译码模块七段显示译码器模块七段显示译码器部分采用AHDL硬件描述语言设计,语句如下:subdesign ymqdata_in3..0 :input;a,b,c,d,e,f,g :output;begintabledata_in3..0 =>a,b,c,d,e,f,g;b"0000" =>1,1,1,1,1,1,0;b"0001" =>0,1,1,0,0,0,0;b"0010" =>1,1,0,1,1,0,1;b"0011" =>1,1,1,1,0,0,1;b"0100" =>0,1,1,0,0,1,1;b"0101" =>1,0,1,1,0,1,1;b"0110" =>0,0,1,1,1,1,1;b"0111" =>1,1,1,0,0,0,0;b"1000" =>1,1,1,1,1,1,1;b"1001" =>1,1,1,0,0,1,1;b"1010" =>1,1,1,0,1,1,1;b"1011" =>0,0,1,1,1,1,1;b"1100" =>1,0,0,0,1,1,0;b"1101" =>0,1,1,1,1,0,1;b"1110" =>1,0,0,1,1,1,1;b"1111" =>1,0,0,0,1,1,1;end table;end;整个4位显示译码模块四位显示译码模块。
数字电子技术课程设计--数字电子钟

数字电子技术课程设计报告题目: 数字电子钟目录一、内容摘要及关键词 (1)二、设计内容 (2)2.2设计目的 (2)2.2.1设计要求 (2)2.2.2数字电子钟总体框图 (3)三、单元电路的设计 (4)3.3.1 振荡器电路 (4)3.3.2 60 进制计数器 (5)3.3.3 24进制计数器 (6)3.3.4 74LS90功能介绍 (8)3.3.5 元器件清单 (8)3.3.6 校时电路...................................................................... (9)四、本设计调试及改进 (10)五、结束语 (11)六、参考文献 (12)一、内容摘要及关键词数字电子钟是一个将‘‘时’’,‘‘分’’,“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时,显示满刻度为23时59分59秒。
一个基本的数字电子钟电路主要由秒信号发生器,“时、分、秒”计数器、译码器及显示器组成,由于采用纯数字硬件设计制作,与传统的机械表相比,它具有走时准,显示直观,无机械传动等特点。
本设计中的数字时钟采用数字电路实现对“时、分、秒’’的显示和调整。
通过采用各种集成数字芯片搭建电路来实现相应的功能。
具体用到了555振荡器,74LS90及与非,异或等门集成芯片等。
该电路具有计时功能。
在对整个模块进行分析和画出总体电路图后,对各模块进行仿真及实验接线并记录结果。
实验证明该设计电路基本能实现设计的功能要求。
关键词:振荡器、译码显示器、计数器、校时电路、脉冲产生电路二、设计内容设计目的:1.了解计时器主体电路的组成及工作原理。
2.掌握数字电子钟的设计、组装与调试方法。
3.熟悉集成电路及有关电子元器件的使用方法。
设计要求:用中小规模集成电路组成数字电子钟,画出电路图,并在面包板上进行组装、调试。
并实现以下功能:(1)设计一个有“时、分、秒”(23小时59分59秒)显示的数字电子钟。
数字电子技术课程设计报告报告——电子钟设计

数字电子技术课程设计报告课题:数字钟的设计与制作学年:专业:班级:姓名:数字电子技术课程设计报告一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。
因此,我们此次设计与制作数字钟就是为了了解数字钟的原理,从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计内容及要求〔1〕设计指标①由晶振电路产生1HZ标准秒信号;②分、秒为00~59六十进制计数器;③时为00~23二十四进制计数器;④周显示从1~日为七进制计数器;⑤具有校时功能,可以分别对时及分进展单独校时,使其校正到标准时间;⑥整点具有报时功能,当时间到达整点前鸣叫五次低音〔500HZ〕,整点时再鸣叫一次高音〔1000HZ〕。
〔2〕设计要求①画出电路原理图〔或仿真电路图〕;②元器件及参数选择;③电路仿真与调试。
〔3〕制作要求自行装配和调试,并能发现问题和解决问题。
〔4〕编写设计报告写出设计与制作的全过程,附上有关资料和图纸,有心得体会。
三、原理框图数字钟实际上是一个对标准频率〔1HZ〕进展计数的计数电路。
由于计数的起始时间不可能与标准时间〔如时间〕一致,故需要在电路上加一个校时电路,同时标准的1HZ 时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
数字电子钟的总体图如图〔1〕所示。
由图〔1〕可见,数字电子钟由以下几局部组成:石英晶体振荡器和分频器组成的秒脉冲发生器;校对电路;六十进制秒、分计数器、二十进制时计数器及七十进制日计数器;以及秒、分、时的译码显示局部等。
四、主要局部的实现方案1 秒脉冲电路由晶振32768Hz经CD4060分频为2Hz,再经过74LS74一次分频,即得1Hz 标准秒脉冲,提供应时钟计数脉冲。
数字电子技术课程设计之数字电子钟

工业自动化领域
医疗健康领域
感谢您的观看
THANKS
接口设计
采用并行或串行接口与主控制器连接,实现数据的快速传输和实时更新显示内容。
软件编程实现方法论述
初始化模块:在程序开始时,需要对相关硬件进行初始化,如设置IO口输入输出模式、配置定时器中断等。同时,也需要对软件相关变量进行初始化,如清零计数器、设置初始时间等。
分模块调试:在编写程序时,可以将整个程序划分为多个模块进行分别调试。通过逐个模块进行测试和验证,可以更容易地定位和解决问题。
实物制作与测试环节展示
推荐使用Altium Designer或Eagle等专业PCB设计软件,确保设计精度和效率。
选择合适的PCB设计软件
根据实际需求设定信号层、电源层和地层等,注意层间距离和走线规则。
设定合理的板层结构
遵循“先大后小,先难后易”的布局原则,优先布置核心元器件和关键信号线;布线时尽量缩短走线长度,减少交叉和环路。
创新意识培养
数字电子钟可作为家居装饰的一部分,增添现代感和科技感。
家居装饰
在车站、广场等公共场所设置数字电子钟,方便人们获取准确时间信息。
公共场所
为盲人、视障人士等设计具有语音报时功能的数字电子钟,满足特殊需求。
特殊应用
数字电子钟基本原理与组成
通过振荡器产生稳定的脉冲信号,作为数字电子钟的时钟源。
布局布线优化
结果分析
记录测试结果,与设计指标进行对比分析;针对存在的问题进行排查和改进,优化设计方案。
测试方法
使用示波器、万用表等测试工具,按照设计指标对数字电子钟的各项功能进行测试,包括时间显示、定时功能、闹钟功能等。
调试技巧
在测试过程中注意观察和记录异常现象,结合电路原理和实际经验进行逐步排查;对于复杂问题可采用分模块调试的方法,提高调试效率。
数电数字钟课程设计

数电数字钟课程设计一、课程目标知识目标:1. 理解数字时钟的基本原理,掌握数字电路基础知识;2. 学会使用集成门电路设计简单的数字电路,并能正确读取数字时钟电路图;3. 掌握数字时钟各模块(如秒脉冲发生器、计数器、译码器等)的功能及相互关系。
技能目标:1. 能够运用所学知识,设计并搭建一个简易的数电数字钟;2. 培养学生动手实践能力,学会使用相关仪器、工具进行电路连接和调试;3. 提高学生的问题分析和解决能力,能够针对数字时钟故障进行排查和修复。
情感态度价值观目标:1. 激发学生对电子技术的兴趣,培养创新意识和团队合作精神;2. 培养学生严谨、细心的学习态度,养成良好的学习习惯;3. 增强学生对科技发展的关注,认识数字电路在实际应用中的价值。
分析课程性质、学生特点和教学要求,本课程目标旨在使学生在掌握数字电路基础知识的基础上,通过实际操作和设计,提高实践能力和创新意识,培养团队合作精神。
课程目标具体、可衡量,便于教师进行教学设计和评估。
在此基础上,将目标分解为具体的学习成果,为后续教学提供明确的方向。
二、教学内容1. 数字电路基础知识回顾:逻辑门电路、触发器、计数器等基本概念和工作原理。
2. 数字时钟原理:介绍数字时钟的构成、工作原理及各模块功能,如秒脉冲发生器、分频器、计数器、译码器等。
3. 教学案例:选用教材中相关的数字时钟案例,分析其电路原理和设计方法。
- 章节关联:第三章“组合逻辑电路”和第四章“时序逻辑电路”- 列举内容:3.2节“集成门电路”、4.3节“触发器”和4.4节“计数器”4. 实践操作:指导学生使用面包板、集成块等工具,搭建一个简易的数电数字钟。
- 进度安排:实践操作分为两个阶段,第一阶段为电路设计和搭建,第二阶段为电路调试和优化。
5. 故障排查与修复:教授学生针对数字时钟常见故障进行分析和解决的方法。
6. 课后拓展:引导学生关注数字电路在实际应用中的新技术和新发展。
教学内容根据课程目标进行选择和组织,确保科学性和系统性。
数电课程设计电子钟说明书

1 前言随着科学技术的发展和现代生产力的提高,各个行业都在追求精确和效率,而唯有精确的时钟才能反应出各行业技术的准度与精度。
无论什么行业都离不开钟表,而钟表的数字化给人们的生产和生活带来了极大的方便,它几乎取代了传统的机械时钟,使得其准确度更高、实用性更强。
因此时钟的数字化使其功能更加丰富,使用更佳便利。
数字钟电路是一个典型的数字电路系统,其由时、分、秒计数器以及校时和显示电路组成。
利用60进制和24进制递增计数器子电路构成的数字钟系统。
在数字钟电路中由两个60进制同步递增计数器完成秒、分计数,由一个24进制同步递增计数器实现小时计数。
本设计就是运用所学集成电路的工作原理和使用方法,在单元电路的基础上进行小型数字系统设计的一个数字电子时钟,可完成0时00分00秒~23时59分59秒的计时功能,并在控制电路的作用下具有快速调整时间、显示时分秒和整点报时功能。
秒、分、时计数器之间采用同步级联方式。
利用555多谐振荡器产生的秒脉冲,可以通过调节RP对时间进行校准,并可使用K1、K2、K3实现调整时间的功能。
通过74HC161完成计时功能,再通过数码管来实现显示时间功能,最后用74LS00八输入与非门和由555定时器组成的多谐振荡器连接实现时钟整点报时功能。
设计时采用中小规模集成电路实现,主要培养分析问题解决问题的能力,提高设计电路,调试电路的实验技能。
2 方案比较2.1 方案一此方案数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。
秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一般用555构成的振荡器加分频器来实现。
将标准秒脉冲信号送入“秒计数器”,该计数器采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器,每累计60分,发出一个“时脉冲”信号,该信号将被送到“时计数器”。
数电课程设计数字电子钟说明书

数字电子技术电路课程设计题目:数字钟课程设计学院:XXXXX专业:XXXXX班级:XXXX姓名:XXXX学号:XXXXX指导老师:XXXXX一、设计目的数字钟是一种用数字电子技术实现时,分,秒计时的装置,具有较高的准确性和直观性等各方面的优势,而得到广泛的应用。
此次设计数字电子钟是为了了解数字钟的原理,在设计数字电子钟的过程中,用数字电子技术的理论和制作实践相结合,进一步加深数字电子技术课程知识的理解和应用,同时学会使用Multisim电子设计软件。
二、设计要求1.显示时,分,秒,用24小时制2.能够进行校时,可以对数字钟进行调时间3.能够正点报时(用555产生断续音频信号);三、设计方案比较方案一、采用中小规模集成电路实现采用集成逻辑电路设计具有能实现,时、分、秒计时功能和定点报时功能,计时模块采用时钟信号触发,不需要程序控制。
方案二:EDA技术实现采用EDA作为主控制器外围电路进行电压,时钟控制、键盘和LED控制。
但此方案逻辑电路复杂,外围设备多,灵活性较低,不利于扩展方案三、单片机编程实现此方案采用单片机编程来设计和控制。
综上,根据自身的知识和方案比较,采用方案一,因为方案一简便灵活,扩展性好,同时符合此次数子电子知识设计的要求。
四、设计过程和说明1.数字电子钟计时和显示功能的实现(1)采用两片十进制计数器74LS160N扩展连接,设计60进制的计数器,显示0到59,在59时采用置数的方法,将两片74LS160N同时置数至0,以循环显示0到59。
(图)(2)24进制亦采用两片十进制计数器74LS160N扩展连接,设计24进制的计数器,显示0到23,在23时采用置数的方法,将两片74LS160N同时置数至0,以循环显示0到23(图)(3)利用秒钟的置数信号(为低电平),取反后作为分钟各位的使能端(EP和ET)的控制信号,以实现分秒之间的进位功能。
同理可以实现分时之间的进位功能(4)显示功能采用Multisim里面的DCD_HEX显示管进行时分秒的显示。
数字电子技术课程设计报告(数字钟的设计)

数字电子技术课程设计报告(数字钟的设计)数字电子技术课程设计报告一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。
因此,我们此次设计与制做数字钟就是为了了解数字钟的原理,从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计要求(1)设计指标①时间以12小时为一个周期;②显示时、分、秒;③具有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;④计时过程具有报时功能,当时间到达整点前10秒进行蜂鸣报时;⑤为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
(2)设计要求①画出电路原理图(或仿真电路图);②元器件及参数选择;③电路仿真与调试;④PCB文件生成与打印输出。
(3)制作要求自行装配和调试,并能发现问题和解决问题。
(4)编写设计报告写出设计与制作的全过程,附上有关资料和图纸,有心得体会。
三、原理框图1.数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。
由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
(a)数字钟组成框图2.晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
一般输出为方波的数字式晶体振荡器电路通常有两类,一类是用TTL门电路构成;另一类是通过CMOS非门构成的电路,本次设计采用了后一种。
数字钟数字电子课程设计

数字钟数字电子课程设计一、课程目标知识目标:1. 理解数字钟的基本原理,掌握数字电子技术的基本概念。
2. 学会使用集成电路芯片,了解其功能及在数字钟中的应用。
3. 掌握数字钟各模块(如秒表、时钟、闹钟等)的工作原理及其相互关系。
技能目标:1. 能够运用所学知识设计简单的数字钟电路,具备实际操作能力。
2. 学会使用相关软件(如Multisim、Proteus等)进行电路仿真,提高实践技能。
3. 培养团队协作能力,学会与他人共同分析问题、解决问题。
情感态度价值观目标:1. 培养学生对数字电子技术的兴趣,激发学习热情,提高自主学习能力。
2. 培养学生严谨的科学态度,注重实践与理论相结合,养成良好的学习习惯。
3. 增强学生的环保意识,注重电子废弃物的合理处理,培养社会责任感。
本课程针对高年级学生,在已有电子技术知识的基础上,进一步深化对数字电子技术的理解。
课程性质为实践性、综合性,要求学生具备一定的理论基础和动手能力。
通过本课程的学习,旨在使学生在理论知识和实践技能上得到全面提升,培养具备创新精神和合作意识的高素质技术人才。
二、教学内容1. 数字电子技术基本原理回顾:逻辑门电路、触发器、计数器等。
2. 集成电路芯片介绍:集成电路的分类、功能及其在数字钟中的应用。
- 侧重于时钟芯片、计数器芯片、显示驱动芯片等。
3. 数字钟工作原理及模块设计:- 秒表模块:基于计时器/计数器的秒表设计。
- 时钟模块:时钟信号的产生、时序控制及时间调整。
- 闹钟模块:闹钟功能的设计与实现。
4. 数字钟电路设计与仿真:- 使用Multisim、Proteus等软件进行电路设计、仿真及调试。
- 熟悉电路图绘制、仿真分析及报告撰写。
5. 实际操作与制作:- 采购元器件、焊接组装数字钟电路板。
- 调试电路、测试功能、解决实际问题。
6. 教学内容的安排与进度:- 原理回顾与芯片介绍(2课时)。
- 数字钟模块设计(4课时)。
- 电路设计与仿真(4课时)。
数电课程设计报告-数字电子钟东北大学

数电课程设计报告-数字电子钟东北大学第一篇:数电课程设计报告-数字电子钟东北大学课程设计报告设计题目:数字电子钟设计与实现班级:学号:姓名:指导教师:设计时间:摘要数字时钟已成为人们日常生活中必不可少的必需品,广泛于个人家庭以及办公室等公共场所,给人们的生活、学习、工作、娱乐带来了极大的方便。
由于数字集成电路技术的发展采用了先进的三石英技术,使数字时钟具有走时准确、性能稳定、携带方便等优点,它还用于计时、自动报时及自动控制等各个领域。
尽管目前市场上已有现成的数字时钟电路芯片出售,价格便宜、使用也方便,但鉴于数字时钟电路的基本组成包含了数字电路的组成部分,因此进行数定时钟的设计是必要的。
在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际,来增养我们的综合分析和设计电路的能力。
本次设计以数字时钟为主,实现对时、分、秒数字显示的计数器计时装置,周期为24小时,显示满为23时59分59秒并具4有校时功能的数电子时钟。
电路主要采用中规模的集成电路,本电路主要脉冲产生模块、校时模块、两个六十进制模块(分、秒)、一个二十四进制模块(时)和一个报时逻辑电路组成。
时、分、秒再通过BCD-7段译码显示屏显示出来。
关键词:计数器译码器校时目录概述2 课程设计任务及要求2.1 设计任务2.2 设计要求3 理论设计3.1方案论证3.2 系统设计3.2.1 结构框图及说明3.2.2 系统原理图及工作原理3.3 单元电路设计3.3.1秒脉冲电路设计3.3.2时、分、秒计数器电路3.3.3校时电路3.3.4译码显示电路3.3.5定时电路设计4.软件仿真4.1 仿真电路图4.2 仿真过程4.2 仿真结果5.结论6.使用仪器设备清单7.参考文献。
8.收获、体会和建议。
5 5 8 10 11 13 15 16181919202.课程设计及要求2.1设计任务数字电子时钟是一种用数字电路技术实现“时”、“分”、“秒”计时的装置。
数字电子钟课程设计说明书

目录一.摘要二.设计目的和意义课程设计方案1.设计内容2.设计任务3.设计要求4.设计目的三.电路工作原理1.结构框图及说明2.系统原理图及工作说明3.单元工作原理四.软件仿真设计1.仿真设计2.仿真过程3.分析仿真4.仿真结果五.总结1.缺点2.改进3.结论六.致谢参考文献一:摘要:数字电路具有精度高、稳定性好、抗干扰能力强、程序软件控制等一系列优点。
随着计算机科学与技术突飞猛进地发展,用数字电路进行信号处理的优势也更加突出。
为了充分发挥数字电路在信号处理上的强大功能,我们可以先将模拟信号按比例转换成数字信号,然后送到数字电路进行处理,最后再将处理结果根据需要转换为相应的模拟信号输出。
本次课程设计的主题是数字电子钟。
干电路系统由秒信号发生器、“时、分、秒”计数器、显示器、整点报时电路组成。
秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,这里用protues软件来实现。
将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器,每累计60分钟,发出一个“时脉冲”信号,该信号将被送到“时计数器”。
“时计数器”采用24进制计时器,可实现对一天24小时的累计。
关键词:数字电子钟;设计;时分秒;十进制。
二.设计目的和意义(1)让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法;(2)进一步巩固所学的理论知识,提高运用所学知识分析和解决实际问题的能力;(3)初步掌握使用protues(电子设计自动化)工具设计数字逻辑电路的方法,包括设计输入、编译、软件仿真、下载和硬件仿真等全过程;(4)经过查资料、选方案、设计电路、撰写设计报告、使学生得到一次较全面的工程实践训练,通过理论联系实际,提高和培养创新能力(5)电子钟亦称数显钟(数字显示钟),是一种用数字电路技术实现时、分、秒计时的装置,数字电子钟是用数字集成电路做成的现代计时器,与传统的机械钟相比,它具有走时准确(用高稳定度石英晶体振荡器作时钟源)、显示直观(用液晶或荧光七段数码管显示器)。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
武汉理工大学《数字电子技术》课程设计说明书目录1绪论-----------------------------------------------------------------------------------------12设计方案概述-------------------------------------------------------------------------22.1系统设计思路与总体方案---------------------------------------------------------------22.2总体工作过程------------------------------------------------------------------------------22.3各功能块的划分和组成------------------------------------------------------------------33单元电路设计与分析--------------------------------------------------------------33.1秒信号的发生电路------------------------------------------------------------------------33.2时、分、秒计数电路---------------------------------------------------------------------4 3.2.1秒部分-----------------------------------------------------------------------------------53.2.2分部分-----------------------------------------------------------------------------------53.2.3时部分-----------------------------------------------------------------------------------63.3校正时、分电路---------------------------------------------------------------------------73.3.1校分电路--------------------------------------------------------------------------------73.3.2校时电路--------------------------------------------------------------------------------83.4整点报时电路------------------------------------------------------------------------------83.5闹钟功能电路------------------------------------------------------------------------------95电路的调试与仿真-----------------------------------------------------------------94总体电路原理图---------------------------------------------------------------------11 6元器件清单-----------------------------------------------------------------------------127设计体会及心得---------------------------------------------------------------------12 参考文献------------------------------------------------------------------------------------141绪论电子技术是21世纪发展最为迅速的领域之一,这主要得益于集成电路和计算机技术的迅速发展。
这两项技术既是电子技术发展的产物,又是电子技术持续发展的推动力。
集成电路和计算机技术的飞速发展,将人类社会带入信息时代,在这样的时代背景下,掌握电子技术对我们来说是非常重要的。
要掌握一门技术,不仅要具有理论的知识,还要经过不断实践,而课程设计对我们来说就是一种很好的实践方法。
时间对人们来说总是那么宝贵,工作的忙碌性和繁杂性容易使人忘记当前的时间。
忘记了要做的事情,当事情不是很重要的时候,这种遗忘无伤大雅。
但是,一旦重要事情,一时的耽误可能酿成大祸。
例如,许多火灾都是由于人们一时忘记了关闭煤气或是忘记充电时间。
尤其在医院,每次护士都会给病人作皮试,测试病人是否对药物过敏。
注射后,一般等待5分钟,一旦超时,所作的皮试试验就会无效。
手表当然是一个好的选择,但是,随着接受皮试的人数增加,到底是哪个人的皮试到时间却难以判断。
所以,要制作一个定时系统,随时提醒这些容易忘记时间的人。
钟表的数字化给人们生产生活带来了极大的方便,而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备,甚至各种定时电气的自动启用等,所有这些,都是以钟表数字化为基础的。
因此,研究数字钟及扩大其应用,有着非常现实的意义。
本报告就是对这次课程设计的总结。
主要包含了以下容:简单介绍了系统设计思路和方案,详细介绍各单元电路的原理,介绍了在调试过程中碰到的问题和解决方法,总结了课程设计的收获和体会。
本次课程设计的题目是设计一个数字钟,要求具有以下功能:显示时、分、秒(如11:52:45);可实现手动或自动的对时、分进行校正;计时过程具有报时功能,当时间到达整点时进行报时;有闹钟功能,在达到闹钟时间,闹钟开始起闹并持续一分钟。
2设计方案概述2.1系统设计思路与总体方案一个最简单的数字钟由秒信号发生电路,时、分、秒计数电路,译码显示电路组成,要求有校正时、分和整点报时,闹钟功能,故要加入校时电路和报时电路,闹钟功能电路。
因此其原理可由如下的框图表示出来:图2-1 原理框图2.2总体工作过程一、时间的前进和显示的实现首先由秒信号产生电路生产秒信号,将此信号接到秒计数器的信号输入端。
接着,在这个秒信号的驱动下,秒计数器向分计数器进位,分计数器向时计数器进位,最后通过译码器将计数器中的状态以时间的形式显示出来,这样就实现了时间的前进和显示功能。
二、整点报时的实现在时、分计数器的输出端接收整点的信号,既驱动蜂鸣器的频率信号,从而推动执行部件(蜂鸣器)的工作。
三、校正时、分的实现在秒向分进位的路径中加入一条用手动产生信号的路径,并通过开关来选择接通两条中的手动信号,从而实现对分的校正。
对时的校正的方法与此相同。
四、闹钟功能的实现由门电路将计数电路和闹钟电路连接起来,由蜂鸣器实现闹钟功能。
2.3各功能块的划分和组成一、秒信号产生电路这部分电路由集成电路555定时器与RC组成的多谐振荡器。
二、时、分、秒计数电路及译码、显示电路这部分电路包括6个BCD码计数器,其中两组接成60进制,剩下一组接成12进制,及相应的译码显示器。
之所以要用BCD码计数器,是因为时、分、秒都是要用两位十进制数表示的,因而时、分、秒的个位和十位所对应的计数器的状态输出都应该是BCD码。
又因为时的显示方式是12进制的,故3个计数器分别要接成12、60、60进制的。
所用芯片都为74ls290。
三、时、分的校正电路这部分电路由产生调节信号的装置和数据选择器组成,用单刀双掷开关控制。
四、整点报时电路这部分电路由控制音响的频率信号采集电路、蜂鸣器组成。
五、闹钟功能电路这部分电路由门电路将时分秒计数电路和闹钟电路组合起来,产生的信号接到蜂鸣器而构成闹钟电路。
3单元电路的设计和分析3.1秒信号的发生电路由前面介绍知道,秒信号发生电路由集成电路555定时器与RC组成的多谐振荡器构成。
需要的芯片有集成电路555定时器,还有电阻和电容。
下图为其电路图:图 3-1 秒信号发生电路振荡电路是数字钟的核心部分,它的频率和稳定性直接关系到表的精度。
因此选择555定时器构成的多谐振荡器,其中电容C1为47微法,C2为0.01微法,两个电阻R1=R2=10K欧姆。
此时在电路的输出端就得到了一个周期性的矩形波,其振荡频率为:f=1.43/[( R1+2 R2)C] (3-1)由公式(3-1)代入R1,R2和C的值得,f=1Hz。
即其输出频率为1Hz的矩形波信号。
3.2时、分、秒计数电路显然,这部分电路可分成三小块组成,分别为秒部分、分部分和时部分,在将这三部分进行一定的连接就可得到完整的时、分、秒计数电路。
3.2.1、秒部分该部分的实质是一个60进制的计数器,它的CP脉冲是前面生成的秒信号,它的清零信号可以作为向分进位的进位信号。
它需要的元件有74LS290。
下面是电路连接图:图3-2-1 秒计数电路3.2.2、分部分这部分电路与秒部分电路很相似,只是它的输入的CP是秒部分电路产生的进位信号,它的清零信号作为向时进位时的进位信号。
需要元件和电路图也一样,如下:图3-2-2 分计数电路3.2.3、时部分这部分电路实际上是一个12进制的计数器,它的输入CP为分部分的进位信号,需要的元件与秒、分电路一致。
电路图如下:图3-2-3 小时计数电路3.3校正时、分电路3.3.1、校分电路实现分的校准的基本思路是:断开原来正常的分输入信号即秒电路的进位信号,把频率可以认为控制的手动脉冲接入,从而实现快速的人为的分计数,当到达准确的数值后再接入正常的计数脉冲,进行正常的前进。
很显然,为了实现这一功能,可以选用必要的门电路,通过单刀双掷开关来选择接入分的输入信号的是正常的秒进位信号还是手动脉冲,从而实现对分的校正。
用这种方法还有一个好处,就是当对分校正时,因为正常的秒进位信号已经不能输入进来了,所以秒的前进不会对分产生任何的影响。
以下为接线图:图3-3-1 校分电路可以用下表来表示它的工作情况:表2 校时电路工作状态电键状态选择的输入信号电路的工作状态打开S4(接‘1’)手动脉冲校正状态断开S4(接‘0’)秒进位脉冲正常计数状态3.3.2、校时电路该电路与校正分的思路完全一致,只是它的正常输入信号是分的进位信号而已,此时开关S3与S4功能一样。