电子技术课程设计多功能数字时钟范文

电子技术课程设计多功能数字时钟

电子技术课程设计

数字钟的设计

一、设计任务与要求

1.能直接显示“时”、“分”、“秒”十进制数字的石英数字

钟。

2.能够24小时制或12小时制。

3.具有校时功能。能够对小时和分单独校时，对分校时的时候，

停止分向小时进位。校时时钟源能够手动输入或借用电路中的时钟。

4.整点能自动报时，要求报时声响四低一高，最后一响为整点。

5.走时精度高于普通机械时钟（误差不超过1s/d）。

二、方案设计与认证

1、课题分析

数字时钟一般由6个部分组成，其中振荡器和分频器组成标准的秒信号发生器，由不同进制的计数器，译码器和显示器组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”、“分”、“秒”的十进制数字显示出来。“时”显示由二十四进制计数器、译码器和显示器构成，“分”、“秒”显示分别由六十进制计数器、译码器构成。其原理框图如图1所示。

2、方案认证

（1）振荡器

振荡器是计时器的核心，主要用来产生时间标准信号，也叫时基信号。数字钟的精度，主要取决于时间标准信号的频率及稳定度。振荡器的频率越高，计时的精度就越高，但耗电量将增大。一般采用石英晶体振荡器经过分频后得到这一信号，也可采用由555定时器构成的多谐振荡器作为时间标准信号。

（2）分频器

振荡器产生的时基信号一般频率都很高，要使它变成能用来计时的“秒”信号，需由分频器来完成。分频器的级数和每级的分频次数要根据时基频率来定。例如，当前石英电子钟多采用32768 Hz的标准信号，将此信号经过15级二分频即可得到周期为1s的

“秒”信号。也可选用其它频率的时基信号，确定好分频次数后再选择合适的集成电路。

（3）计数器

数字钟的“秒”、“分”信号产生电路都由六十进制计数器构成，“时”信号产生电路由二十四进制计数器构成。“秒”和“分”计数器用两块十进制计数器来实现是很容易的，它们的个位为十进制，十位为六进制，这样，符合人们一般计数习惯。“时”计数也能够用两块十进制计数器实现，只是做成二十四进制。上述计数器均可用反馈清零法来实现。

（4）译码显示电路

因本设计选用的计数器全部采用二－十进制集成块，因而计数器的译码显示均采用BCD－七段显示译码器，显示器采用共阴极或共阳极的七段显示数码管。

（5）校时电路

在刚开机接通电源或计时出现误差时，都需要对时间进行校正。校“时”电路的基本原理是将周期为0.5s的脉冲信号直接引进“时”计数器，同时将“分”计数器置零，让“时”计数器快速计数，在“时”的指示达到需要的数字后，切断0.5s的脉冲信号。

（6）整点报时电路

数字钟整点报时是最基本的功能之一。此电路要求每当“分”和

“秒”计数器计到59分50秒时，便自动驱动音响电路，在10s内自动发出5次鸣叫声。要求每隔1s叫一次，每次持续时间为1s，共响5次，而且前四次为低音，最后一响为高音，此时计数器正好为整点（“0”分“0”秒）。

三、单元电路设计与参数计算

（1）振荡器及分频器

方案一：

石英晶体的振荡频率为4 MHz，不能用来作为数字时钟的输入信号，必须将它变为1s的脉冲信号。因此，还要对时钟进行分频。由图2可知，4MHz晶振的输出送到U1芯片分频。U1芯片选用MCI4064 14级二分频器，由输出端Q14得到214分频的脉冲信号，f Q14＝4 MHz/214=4 MHz/16384≈244.141Hz。再经U2（仍选用MCI4060）芯片进行28分频，由输出端Q8可得到周期为1s的脉冲信号，f Q8＝244.141Hz/256≈0.594Hz，其周期为1/ f Q8=1/0.594Hz≈1.048s。能够用U1芯片的Q12、Q13端为整点报时提供频率分别为1000Hz和500Hz的信号，因为f Q12=4/212M Hz=4/4096MHz=976.56Hz, f Q13=4/213MHz=4/8192MHz=488.281。