数字电子技术试卷
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（1）、D
+
ABC
ABD
+
+
=
+
C
Y+
C
D
D
C
A
A
B
C
A
（２）、D
Y+
A
+
=，给定约束条件为：
C
+
+
A
B
D
D
C
A
C
B
CD
AB
C
D
B
D
AB
A
C
A
B
+
+
=
+
+
D
ABC
D
+ABCD
C
四、证明下列逻辑恒等式（方法不限）（１２）
（１）、1
C
A
B
D
B
D
A
B
C
C
B
)
(
)(
)
(=
+
+
+
+
+C
（２）D
+
A⊕
D
C
=
+
+)
⊕
+
+
(
C
C
D
A
B
B
C
D
A
AC
D
五、设计一位二进制全减器逻辑电路。（Ｄ＝Ａ－Ｂ－ＣＩ，Ａ：被减数，Ｂ：
减数，ＣＩ：借位输入，Ｄ：差，另有ＣＯ：借位输出）（１６）
六、分析如下时序电路的逻辑功能。ＦＦ１、ＦＦ２和ＦＦ３是三个主从结构的ＪＫ触发器，下降沿动作，输入端悬空时和逻辑１状态等效。（２０）
七、如图所示，用555定时器接成的施密特触发器电路中，试求：（１６）
（１）当ＶＣＣ＝１２Ｖ，而且没有外接控制电压时，ＶＴ＋、ＶＴ－及ΔＶＴ值。
（２）当ＶＣＣ＝９Ｖ，外接控制电压ＶＣＯ＝５Ｖ时，ＶＴ＋、ＶＴ－及ΔＶＴ各为多少。
数字电子技术试卷(07)
c ）可用前级的输出做后级触发器的时钟。
d ）可用后级的输出做前级触发器的时钟。
５）、同步四位二进制计数器的借位方程是Ｂ＝1234Q Q Q Q ，则可知Ｂ的周期和正脉
冲宽度为——。
a ）１６个ＣＰ周期和２个ＣＰ周期。
b ）１６个ＣＰ周期和１个ＣＰ周期。
c ）８个ＣＰ周期和８个ＣＰ周期。
d ）８个ＣＰ周期和４个ＣＰ周期。
三、用卡诺图化简法将下列逻辑函数化为最简与或形式（12）
（1）、D C BC C A B A Y +++=
（2）、Y （Ａ，Ｂ，Ｃ，Ｄ）=Σ（m ３，m ５，m ６，m ７，m １０），给定约束条件为：
m ０＋m １＋m ２＋m ４＋m ８＝０
四、 证明下列逻辑恒等式（方法不限）（12）
（1）、C B AB D B D B C A +=+++))()((
（2）、D B D B C A C A D C B A ABCD D C B A D C B A +++=+++
五、分析下图所示电路中当A 、Ｂ、Ｃ、Ｄ单独一个改变状态时是否存在竞争－冒险现象？如果存在，那么都发生在其它变量为何种取值的情况下？（16）
六、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，
a ）０１１１b）０１１０
c）１０００d）００１１
４）、若四位二进制加法计数器正常工作时，由００００状态开始计数，则经过４３个输入计数脉冲后，计数器的状态应是——。
a ）００１１b）１０１１
c）１１０１d）１０１０
５）、在下列功能表示方法中，不适合用于时序逻辑电路功能表示方法的是——。
a ）状态转换图b）特性方程
c）卡诺图d）数理方程
三、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式（10）
（1）、
（2）、
四、用卡诺图化简法将下列逻辑函数化为最简与或形式（10）
（1）、BD
+
Y+
+
A
=
+
C
A
D
B
B
A
C
（2）、Y（Ａ，Ｂ，Ｃ）=Σ（m０，m１，m２，m４），给定约束条件为：m３＋m５＋m６＋m７＝０
五、证明下列逻辑恒等式（方法不限）（10）
（1）、B
A+
=
+
B
+
B
A
B
A
（2）、C
+)
+
+
(
=
)(
)(
B
AB
B
A+
D
D
C
B
六、试用四位并行加法器74LS283设计一个加/减运算电路。当控制信号Ｍ＝０时它将两个输入的四位二进制数相加，而Ｍ＝１时它将两个输入的四位二进制数相减。允许附加必要的门电路。（74LS283：输入变量Ａ(A3A2A1A0)、Ｂ(B3B2B1B0)及ＣＩ，输