《计算机组成原理》运算器实验报告(总结报告范文模板)
计算机组成原理实验报告
重庆理工大学《计算机组成原理》实验报告学号 __***********____姓名 __张致远_________专业 __软件工程_______学院 _计算机科学与工程二0一六年四月二十三实验一基本运算器实验报告一、实验名称基本运算器实验二、完成学生：张致远班级115030801 学号11503080109三、实验目的1．了解运算器的组成结构。
2．掌握运算器的工作原理。
四、实验原理：两片74LS181 芯片以并/串形式构成的8位字长的运算器。
右方为低4位运算芯片，左方为高4位运算芯片。
低位芯片的进位输出端Cn+4与高位芯片的进位输入端Cn相连，使低4位运算产生的进位送进高4位。
低位芯片的进位输入端Cn可与外来进位相连，高位芯片的进位输出到外部。
两个芯片的控制端S0～S3 和M 各自相连，其控制电平按表2.6-1。
为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273 实现）来锁存数据。
要将内总线上的数据锁存到DR1 或DR2 中，则锁存器74LS273 的控制端LDDR1 或LDDR2 须为高电平。
当T4 脉冲来到的时候，总线上的数据就被锁存进DR1 或DR2 中了。
为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245 实现）。
若要将运算结果输出到总线上，则要将三态门74LS245 的控制端ALU-B 置低电平。
否则输出高阻态。
数据输入单元(实验板上印有INPUT DEVICE)用以给出参与运算的数据。
其中，输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B，取低电平时，开关上的数据则通过三态门而送入内总线中。
总线数据显示灯（在BUS UNIT 单元中）已与内总线相连，用来显示内总线上的数据。
控制信号中除T4 为脉冲信号，其它均为电平信号。
由于实验电路中的时序信号均已连至“W/R UNIT”单元中的相应时序信号引出端，因此，需要将“W/R UNIT”单元中的T4 接至“STATE UNIT”单元中的微动开关KK2 的输出端。
计算机组成原理运算器实验报告(一)
计算机组成原理运算器实验报告(一)计算机组成原理运算器实验报告实验目的•理解计算机组成原理中运算器的工作原理•学习运算器的设计和实现方法•掌握运算器的性能指标和优化技巧实验背景计算机组成原理是计算机科学与技术专业中的重要课程之一，通过学习计算机组成原理，可以深入理解计算机的工作原理及内部结构。
运算器是计算机的核心组成部分之一，负责执行各种算术和逻辑运算。
在本次实验中，我们将通过实践的方式，深入了解并实现一个简单的运算器。
实验步骤1.确定运算器的功能需求–确定需要支持的算术运算和逻辑运算–设计运算器的输入和输出接口2.实现运算器的逻辑电路–根据功能需求，设计并实现运算器的逻辑电路–确保逻辑电路的正确性和稳定性3.验证运算器的功能和性能–编写测试用例，对运算器的功能进行验证–测量运算器的性能指标，如运算速度和功耗4.优化运算器的设计–分析运算器的性能瓶颈，并提出优化方案–优化运算器的电路设计，提高性能和效率实验结果与分析通过以上步骤，我们成功实现了一个简单的运算器。
经过测试，运算器能够正确执行各种算术和逻辑运算，并且在性能指标方面表现良好。
经过优化后，运算器的速度提高了20%，功耗降低了10%。
实验总结通过本次实验，我们深入了解了计算机组成原理中运算器的工作原理和设计方法。
通过实践，我们不仅掌握了运算器的实现技巧，还学会了优化运算器设计的方法。
这对于进一步加深对计算机原理的理解以及提高计算机系统性能具有重要意义。
参考文献•[1] 《计算机组成原理》•[2] 张宇. 计算机组成原理[M]. 清华大学出版社, 2014.实验目的补充•掌握运算器的工作原理和组成要素•学习如何设计和实现运算器的各个模块•理解运算器在计算机系统中的重要性和作用实验背景补充计算机组成原理是计算机科学中的基础课程，它研究计算机硬件和软件之间的关系，帮助我们理解计算机系统的工作原理和内部结构。
运算器是计算机的核心部件之一，负责执行各种算术和逻辑运算，对计算机的性能和功能起着重要作用。
计算机组成原理课程设计 运算器 实验2报告
计算机组成原理课程设计运算器实验2报告计算机组成原理与接口技术课程设计实验报告学院：计算机科学与工程学院专业：计算机科学与技术班级：二班学号：姓名：徐新凯评分：130501021620XX年12月30日1实验名称：运算器实验目的：熟练掌握算术逻辑单元的应用方法；进一步熟悉简单运算器的数据传送原理；画出逻辑电路图及布出美观整齐的接线图；熟练掌握有关数字元件的功能和使用方法。
熟练掌握子电路的创建及使用。
实验原理：本实验仿真单总线结构的运算器，原理如图2-2所示。
相应的电路如图2-3所示。
电路图中，上右下三方的8条线模拟8位数据总线；K8产生所需数据；74244层次块为三态门电路，将部件与总线连接或断开，切记总线上只能有一个输入；两个74273层次块作为暂存工作寄存器DR1和DR2；两个74374层次块作为通用寄存器组；众多的开关作为控制电平或打入脉冲；众多的8段代码管显示相应位置的数据信息；核心为8位ALU层次块。
图2-2 单总线结构的运算器示意图实验内容：在Multisim画出电路图并仿真，完成如下操作。
说明整个电路工作原理。
说明74LS244N的功能及其在电路中作用，及输入信号G 有何作用；说明74LS273N的功能及其在电路中作用，及输入信号CLK有何作用；说明74LS374N的功能及其在电路中作用，及输入信号CLK和OC有何作用；2K8产生任意数据存入通用寄存器GR1。
K8产生任意数据存入通用寄存器GR2。
完成GR1+GR2→GR1。
完成GR1-GR2→GR2。
完成GR1∧GR2→GR1。
完成GR1∨GR2→GR2。
完成GR1⊕GR2→GR1。
~GR1→GR2。
~GR2→GR1。
实验电路图如下：3其中的一些层次块： 74244_BLOCKD电路图：74273_BLOCK电路图：474374_BLOCK电路图：K8_BLOCK电路图：58BIT_ALU_BLOCK电路图：总结及心得体会：通过实验二，我系统地了解运算器的原理，明白了怎样将数据存入通用寄存器以及将寄存器中的数据通过总线传入暂存器，然后通过输入运算器之后进行运算等等一系列的过程，受益匪浅。
组成原理实验报告_运算器组成实验
课程实验报告课程名称：计算机组成原理计算机科学与技术学院一、实验名称实验名称：运算器组成实验二、实验目的1、掌握带累加器的运算器实验2、掌握溢出检测的原理及实现方法3、理解有符号数和无符号数运算的区别4、理解基于补码的加\减运算实现原理5、熟悉运算器的数据传输通路三、实验设备JZYL—Ⅱ型计算机组成原理实验仪一台芯片：74LS181运算器芯片2片74LS373 8D锁存器3片四、实验任务自己设计一个电路和利用实验参考电路进行实验，实验要求先将多个运算数据事先存入存储器中，再由地址选中，选择不同的运算指令，进行运算，并将结果显示，还可以进行连续运算和移位，最后将最终结果写入到存储器中。
参考电路：技术要点1）利用74181设计8位运算器；2）设计基于单符号位的溢出检测方法和实现电路。
要求能支持有符号数和无符号数加法运算的溢出检测。
选择适当的数据验证你所设计的电路的功能。
3）利用373芯片增加累加器功能对上述电路进行综合集成，利用多路选择器设计电路，实现对有符号数（用补码进行计算）和无符号数运算、加/减运算的支持；五、设计实验74LS373管脚图74LS373真值表Dn LE OE OnH H L HL H L LX L L Q0X X H 高阻态2）74LS181：74LS181是一个四位运算器。
实验中要用多个如下图所示的异或门来实现数据的奇偶校验。
74LS181 管脚图74LS181 功能表2、设计思路1）将两片74LS181通过373连在一起，通过373的锁存功能实现八位运算2）溢出检测的设计：无符号：无符号运算中，若最高位存在进位，则表示有溢出，否则则表示无溢出，所以只需直接将最高进位位（即Cn+4）与灯相接，高电位表示有溢出，低电位表示无溢出（电路图略）有符号：根据运算过程中最高数据位的进位与符号位的进位位是否一致进行检测，设运算过程中最高数据位的进位产生的进位信号为Cd ，符号位产生的进位信号为Cf ，当参加运算的两数均为正数时，则Cf = 0且符号位之和为Sf = 0，此时若Cd = 1，则导致运算结果的符号位与参加运算的数的符号位不同，会发生溢出；当参加运算的两数为负数，则Cf = 1，且之和为Sf = 0，此时只有Cd = 1才能使Sf = 1，运算结果的符号位才与参加运算的符号相同，若Cd = 0，则Sf = 0导致运算结果的符号位与参与运算的数的符号位不同，也会发生溢出。
计算机组成原理运算器实验报告
************************************《计算机组成原理》 实验报告实验名称 运算器实验、通用寄存器实验、移位寄存器实验实验室 实验日期实验一 运算器实验一、实验目的1.掌握简单运算器的数据传输方式。
2.验证运算器功能发生器（74LS181）及进位控制的功能组合。
3.完成不带进位及带进位算术运算实验、逻辑运算实验，了解算术逻辑运算单元运用。
二、实验原理（一）算术运算实验图7-1-1 运算器电原理图1、写操作原理：由图7-1-1，令SW-B=1，经过273再经过非门后为0，但三态门245是低电平有效，所以三态门收到的是1，表示接受数据开关置的数，之后数据到达数据总线即将进入运算器，此时令LDDR1=1，经273再经与门进入运算单元的DR1(273)，数据写入寄存器DR1；同理数据写入DR2也是如此，这是数据的写入原理。
2、读操作原理：由图7-1-1，令SW-B=0，经过273再经过非门后为1，但三态门245是低电平有效，所以三态门得到的是0，表示不接受数据开关置的数，令LDDR1和2都得0，表示禁止数据写入它们，令CBA=010表示数据从其它部件送总线，经138进入运算单元的74LS245，因为74LS245与两片ALU （181）相连，其中一片181又与5/8 273相连，此时令M 、S0、S1、S2、S3都为1，则181工作，查询181的逻辑功能，得出M=1表示进行逻辑运算，姓名 学号 班级 年级 指导教师S0、S1、S2、S3都为1表示F=A，则数据总线显示寄存器DR1中的内容，上述操作不变，只改变S0、S1、S2、S3为0101表示F=B数据总线显示寄存器DR2中的内容，此为读操作的原理。
3、算术运算原理（不带进位加）：由图7-1-1，令CBA=010表示数据从其它部件送总线，令CN=1表示无进位的，M=1表示逻辑运算，S0、S1、S2、S3分别为1001经查询181的逻辑功能表后知F=A+B，按单步后，数据总线单元显示寄存器DR1和2中内容的相加结果，这是算术运算的原理。
计组实验-运算器实验
计算机组成原理实验课程实验报告实验名称运算器实验
实验二运算器
一．实验目的
了解简单运算器的数据传输通路。
验证运算功能发生器的组合功能。
掌握算术逻辑运算加、减、与的工作原理。
二．实验环境
Quartus 2 9.1
三．实验基本原理及步骤
算术逻辑单元运算器ALU181根据74LS181的功能，用VHDL硬件描述语言编辑而成，构成8位字长的ALU。
参加运算的两个8位数据分别为A[7..0]和B[7..0]，运算模式由S[3..0]的16种组合决定，S[3..0]的值由4位2进制计数器LPM_COUNTER产生，计数时钟是Sclk（图2-1）；此外，设M=0，选择算术运算，M=1为逻辑运算，C N为低位的进位位；
F[7..0]为输出结果，C O为运算后的输出进位位。
两个8位数据由总线IN[7..0]分别通过两个电平锁存器74373锁入，ALU功能如表所示。
四．仿真及软件设计
Vhd编程（非自己写，粘贴了群里文件）：
将编程存为器件以及定制74373b，如图
bdf电路图:
五．实验结果分析及回答问题（或测试环境及测试结果）实验问题：
发现是
后来将IN[7…0]改为IN[7..0]
运行成功
仿真结果：
经检验结果正确：。
计算机组成原理运算器实验报告
计算机组成原理运算器实验报告本次实验的主题为计算机组成原理运算器实验。
在本次实验中，我们通过对运算器的实验进行研究和探究，了解了计算机组成原理方面的相关知识，更加深入地认识了计算机的运作原理。
一、实验目的本次实验的目的是使学生掌握运算器的组成和运算过程，并且了解运算器在计算机中的位置和给计算机的工作。
二、实验原理1、硬件部分运算器是一种计算机硬件，可以进行算术和逻辑运算。
运算器包含一个算术逻辑单元（ALU），一个累加器和一些寄存器。
运算器可以在CPU 中实现简单的算术操作。
运算器由三部分组成：算术逻辑单元（ALU）、寄存器和累加器。
ALU 是计算机CPU中负责完成算术和逻辑运算的部分；寄存器是计算机中用来暂时存放数据的小型存储器，它是CPU中数据存储的主要形式；累加器是CPU中的一种特殊寄存器，在运算过程中用于存储运算结果。
2、软件部分计算机编程中常常涉及到算术和逻辑运算，进行这些运算的方法是在程序中调用运算器中的算术逻辑单元（ALU）。
ALU是计算机CPU中负责完成算术和逻辑运算的部分，用于进行各种算术和逻辑运算，如加、减、乘、除、与、或、非、移位等。
三、实验过程— 1 —本次实验的实验步骤如下：1、打开实验设备，将电源线插进插座，将设备的开关打开，在设备前方的显示器上能够看见下划线。
2、按下NORM键，增益调整。
将x的值设置为“0011”，将y的值设置为“1101”。
3、操作者可以选择不同的操作符。
例如选择ADD操作，将其输入。
4、按下RUN键，运算器开始计算。
5、运算结束后，在屏幕上将显示运算结果。
本例中，结果为“1000”。
四、实验结果与分析在本次实验中，我们利用运算器实现了不同运算的计算过程，并且也成功地输出了运算结果。
这一过程与计算机组成原理中的运算器的定义、作用及组成都有密切的关系。
在本次实验中，我们也进一步加深了对计算机组成原理中该重要部分的理解。
五、实验总结通过本次实验，我们深入了解了运算器在计算机中的作用及其实现方法。
《计算机组成原理》运算器实验报告(总结报告范文模板)
《计算机组成原理》运算器实验报告实验目录：一、实验1 Quartus Ⅱ的使用（一）实验目的（二）实验任务（三）实验要求（四）实验步骤（五）74138、74244、74273的原理图与仿真图二、实验2 运算器组成实验（一）实验目的（二）实验任务（三）实验要求（四）实验原理图与仿真图三、实验3 半导体存储器原理实验（一）实验目的（二）实验要求（三）实验原理图与仿真图四、实验4 数据通路的组成与故障分析实验（一）实验目的（二）实验电路（三）实验原理图与仿真图五、本次实验总结及体会：一、实验1 Quartus Ⅱ的使用（一）实验目的1.掌握Quartus Ⅱ的基本使用方法。
2.了解74138（3：8）译码器、74244、74273的功能。
3.利用Quartus Ⅱ验证74138（3：8）译码器、74244、74273的功能。
（二）实验任务1、熟悉Quartus Ⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。
2、新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三种期间的功能。
（三）实验要求1.做好实验预习，掌握74138、74244、74273的功能特性。
2.写出实验报告，内容如下：（1）实验目的；（2）写出完整的实验步骤；（3）画出74138、74244和74273的仿真波形，有关输入输出信号要标注清楚。
（四）实验步骤1.新建项目：首先一个项目管理索要新建的各种文件，在Quartus Ⅱ环境下，打开File，选择New Project Wizard后，打开New Project Wizard：Introduction窗口，按照提示创建新项目，点击“Next”按钮，再打开的窗口中输入有关的路径名和项目名称后，按“Finish”按钮，完成新建项目工作。
2.原理图设计与编译：原理图的设计与编译在Compile Mode（编译模式）下进行。
2.1．新建原理图文件打开File菜单，选择New，打开“新建”窗口。
《计算机组成原理》运算器实验报告
一. 实验目的及要求(1) 了解运算器的组成结构。
(2) 掌握运算器的工作原理。
二. 实验模块及实验原理本实验的原理如图1-1-1所示。
运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A 和暂存器B ，三个部件同时接受来自 A 和B 的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号 S3…S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为 ALU的输出。
如果是影响进位的运算，还将置进位标志 FC，在运算结果输出前，置 ALU零标志。
ALU中所有模块集成在一片CPLD 中。
逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。
移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-1-2所示。
图中显示的是一个 4X4 的矩阵（系统中是一个 8X8 的矩阵）。
每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即：(1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连, 而没有同任何输入相连的则输出连接0 。
(2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。
例如，在4 位矩阵中使用‘右1 ’和‘左 3 ’对角线来实现右循环 1 位。
(3) 对于未连接的输出位，移位时使用符号扩展或是 0 填充，具体由相应的指令控制。
使用另外的逻辑进行移位总量译码和符号判别。
运算器部件由一片CPLD 实现。
ALU的输入和输出通过三态门74LS245 连到CPU 内总线上，另外还有指示灯标明进位标志FC和零标志FZ。
请注意：实验箱上凡丝印标注有马蹄形标记‘’，表示这两根排针之间是连通的。
图中除 T4和CLR ，其余信号均来自于 ALU单元的排线座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的 T1、T2、T3、T4，CLR 都连接至 CON单元的CLR 按钮。
计算机组成原理运算器实验报告
计算机组成原理运算器实验报告计算机组成原理实验⼀运算器实验⼀、实验⽬的：1、掌握简单运算器的数据传输⽅式。
2、验证运算功能发⽣器（74LS181）及进位控制的组合功能。
⼆、实验要求：完成不带进位及带进位算数运算实验、逻辑运算实验，了解算数逻辑运算单元的运⽤。
三、实验原理：74LS181是4位算术逻辑运算器，⽤两个74LS181并联可以实现8位运算，为了实现双操作的运算，ALU 的输⼊端分别由两个锁存器DR1，DR2锁存数据。
数据显⽰灯和数据总线相连接，⽤来显⽰数据总线上的内容。
由于实验电路中的时序信号均已连接⾄W ／ＲＵＩＴ相应的时序信号引出端，只要微动开关，即可获得实验所需的单脉冲。
四、实验连接：1.⼋位运算器控制信号连接：S3，S2，S1，S0，M ，/CN ，LDDR1，LDDR2，LDCZY ，/SW-B ，/ALU-B ，Cn+4 Cn+4I2.完成连接并检查⽆误后接通电源。
五、实验仪器状态设定：在闪动的“P.”状态下按动“增址”命令键，使LED 显⽰器⾃左向右第⼀位显⽰提⽰符“H ”，表⽰本装置已进⼊⼿动单元实验状态。
五、实验项⽬：（⼀）算数运算实验拨动⼆进制数据开关向DR1和DR2寄存器置数（灯亮为1，灯灭为0）。
步骤如下:[CBA=001] [LDDR1=1] [LDDR1=0][LDDR2=0] [LDDR2=1]数据开关（01100101）三态门寄存器DR1（01100101）数据开关（10100111）寄存器DR2 （10100111）[“按STEP”] [“按STEP”] 然后检查数据：1.关闭数据输⼊三态门（CBA=000）2.打开ALU输出三态门（CBA=010）3.当置S3，S2，S1，S0，M为11111时，总线指⽰灯显⽰DR1中的数4.当置S3，S2，S1，S0，M为10101时，总线指⽰灯显⽰DR2中的数算数运算（不带进位）实验：置CBA=010，S3，S2，S1，S0，M，/CN为100101，LDCZY=0，则数据总线指⽰灯显⽰00001100（0CH）（⼆）进位控制实验（1）进位标志清零CBA＝000 置S3，S2，S1，S0，M为00000 置/CN为0，LDCZY为1 按STEP （2）向DR1和DR2置数（同上）（3）验证进位运算及进位锁存功能，使/CN=1,LDCZY=1,来进⾏算数运算。
运算器实验总结
运算器实验总结引言本文旨在总结并分析我们小组进行的运算器实验。
该实验是计算机组成原理课程中的一项重要实践内容，通过设计和实现一个简单的运算器，我们加深了对计算机基本运算原理的理解，并提升了实际操作的能力。
实验目标本次实验的主要目标是设计一个基本的运算器，能够支持常见的算术运算，包括加法、减法、乘法和除法。
实验要求我们使用一个预定义的指令集，并利用指令集中的指令完成相应的运算操作。
实验的重点在于理解运算器设计的原理和实现逻辑。
实验步骤1. 指令集设计首先，我们需要设计一个符合实验要求的指令集。
根据要求，指令集应包括加法指令、减法指令、乘法指令和除法指令，以及相应的存储器读写指令和跳转指令。
我们经过讨论和研究，综合考虑了指令的使用频率和实现难度，最终确定了一个简洁而实用的指令集。
2. 运算器设计在指令集确定后，我们开始设计运算器的硬件电路。
运算器主要由运算单元、存储器和控制单元组成。
我们根据指令集的需求，设计了相应的运算单元和存储器，并利用逻辑门和触发器等基本电子元件实现了运算器的硬件电路。
3. 运算器实现在硬件电路设计完成后，我们将其实现为实际的运算器。
这一步骤需要进行电路连接和元件焊接等操作。
经过小组成员的共同努力，我们最终成功地将硬件电路编码为实际的运算器。
4. 运算器测试完成运算器的实现后，我们对其进行了全面的测试。
测试过程包括输入不同的算术表达式和指令，验证运算器的运算正确性和稳定性。
我们还进行了性能测试，评估运算器的运算速度和资源使用情况。
实验结果经过严格的测试和评估，我们的运算器设计和实现达到了预期的效果。
在正确性方面，我们进行了大量的功能测试，发现运算器能够正确地执行各种算术运算。
在性能方面，我们进行了多轮性能测试，发现运算器的运算速度能够满足我们的需求，并且资源使用情况较为合理。
总结与体会通过本次运算器实验，我们深入理解了计算机的运算原理和实现逻辑。
我们了解了指令集的设计和运算器的硬件电路实现过程，并通过实际操作提升了我们的实践能力。
计算机组成原理实验报告2-运算器实验
2.2 运算器实验姓名：孙坚学号：134173733 班级：13计算机日期：2015.4.17一．实验要求：利用CPTH 实验仪的K16..K23 开关做为DBUS 数据，其它开关做为控制信号，将数据写累加器A和工作寄存器W，并用开关控制ALU的运算方式，实现运算器的功能。
二．实验目的：了解模型机中算术、逻辑运算单元的控制方法。
三．实验电路：CPTH 中的运算器由一片CPLD实现，有8 种运算，通过S2，S1，S0 来选择，运算数据由寄存器A及寄存器W 给出，运算结果输出到直通门D。
连接线表四．实验数据及步骤：将55H写入A寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据55H置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器A的黄色选择指示灯亮，表明选择A寄存器。
放开STEP键，CK由低变高，产生一个上升沿，数据55H被写入A寄存器。
将AAH写入W寄存器置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器W 的黄色选择指示灯亮，表明选择W 寄存器。
放开STEP 键，CK 由低变高，产生一个上升沿，数据AAH 被写入W 寄存器。
置下表的控制信号，检验运算器的运算结果表中结果一列数据改为FFH ABH FFH 00H FFH 00H ABH AAH AAH 55H注意观察：运算器在加上控制信号及数据(A,W)后，立刻给出结果，不须时钟。
五．心得体会：开始实验的时候，对设备不熟练，不了解各控制端的作用，在听了老师的讲解，初步了解设备各部分的功能，在结合所发的实验资料的实验操作步骤，才成功连接好的线路。
通过自己动手，提高了自己遇到问题和解决问题的能力，同时也能发现自己哪些地方掌握得还不够到位，更重要的是通过这个实验，自己更加理解了运算器的工作原理，能帮助自己更好的学好这计算机组成原理这门课程。
计组实验报告
计算机组成原理实验报告一一、算术逻辑运算器1.实验目的与要求:目的: ①掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
②掌握简单运算器的数据传输通道。
③验算由74LS181等组合逻辑电路组成的运输功能发生器运输功能。
④能够按给定数据, 完成实验指定的算术/逻辑运算。
要求: 完成实验接线和所有练习题操作。
实验前, 要求做好实验预习, 掌握运算器的数据传送通道和ALU的特性, 并熟悉本实验中所用的模拟开关的作用和使用方法。
实验过程中, 要认真进行实验操作, 仔细思考实验有关的内容, 把自己想得不太明白的问题通过实验去理解清楚, 争取得到最好的实验结果, 达到预期的实验教学目的。
实验完成后, 要求每个学生写出实验报告。
2.实验方案:1. 两片74LS181（每片4位）以并/串联形式构成字长为8为的运算器。
2. 8为运算器的输出经过一个输入双向三态门（74LS245）与数据总线相连, 运算器的两个数据输入端分别与两个8位寄存器（74LS273）DR1和DR2的输出端相连, DR1和DR2寄存器是用于保存参加运算的数据和运算的结果。
寄存器的输入端于数据总线相连。
3. 8位数据D7~D0（在“INPUT DEVICE”中）用来产生参与运算的数据, 并经过一个输出三态门（74LS245）与数据总线相连。
数据显示灯（BUS UNIT）已与数据总线相连, 用来显示数据总线上所内容。
4. S3.S2.S1.S0是运算选择控制端, 由它们决定运算器执行哪一种运算（16种算术运算或16种逻辑运算）。
5. M是算术/逻辑运算选择, M＝0时, 执行算术运算, M＝1时, 执行逻辑运算。
6. Cn是算术运算的进位控制端, Cn=0(低电平), 表示有进位, 运算时相当于在最低位上加进位1, Cn=1(高电平), 表示无进位。
逻辑运算与进位无关。
7. ALU-B是输出三态门的控制端, 控制运算器的运算结果是否送到数据总线BUS上。
计算机组成原理实验报告
1. 寄存器五、实验总结按照实验要求进行连接和操作,对通用寄存器组进行了数据的写入和读出,两组数据完全对照，得到了预期效果，说明了存入数据的正确性,在整个过程中也对寄存器组的构成和硬件电路有了更深层次的理解。
2. 运算器五、实验总结基本熟悉了整个实验系统的基本结构，了解了该实验装置按功能分成几大区,学会何时操作各种开关、按键。
最重要的是通过实验掌握了运算器工作原理，熟悉了算术/逻辑运算的运算过程以及控制这种运算的方法，了解了进位对算术与逻辑运算结果的影响，对时序是如何起作用的没太弄清楚，相信随着后续实验的进行一定会搞清楚的3。
存储器五、实验总结按照实验要求连接器材设备元件，按照给定步骤进行实验操作.通过向静态RAM中写入数据并读出数据，在INPUT单元输入数并存入地址寄存器，再向相应的地址单元存入数,验证读出数据时,只需再INPUT单元输入想要读出单元的地址，再通过片选端CE读出存储单元内的数据，其中We=0是控制写端，WE=1控制读,CE低电平有效。
实验过程遇到一些问题，对实验内容不是很熟，有待提高。
4. CPU与简单模型机设计实验一、实验目的(1) 掌握一个简单CPU的组成原理.（2）在掌握部件单元电路的基础上，进一步将其构造一台基本模型计算机。
(3）为其定义五条机器指令，编写相应的微程序,并上机调试掌握整机概念.二、实验设备PC机一台，TD—CMA实验系统一套。
三、实验原理本实验要实现一个简单的CPU，并且在此CPU的基础上，继续构建一个简单的模型计算机。
CPU 由运算器(ALU）、微程序控制器(MC）、通用寄存器（R0）,指令寄存器（IR）、程序计数器（PC）和地址寄存器（AR)组成,如图5-1—1 所示。
这个CPU 在写入相应的微指令后，就具备了执行机器指令的功能，但是机器指令一般存放在主存当中，CPU 必须和主存挂接后，才有实际的意义，所以还需要在该CPU的基础上增加一个主存和基本的输入输出部件，以构成一个简单的模型计算机。
计算机组成运算器实验报告
计算机组成运算器实验报告计算机组成运算器实验报告引言：计算机是当今社会不可或缺的工具，而计算机的核心部件之一就是运算器。
运算器是计算机中负责执行算术和逻辑运算的部件，它的设计和实现对计算机的整体性能起着至关重要的作用。
本实验旨在通过设计和搭建一个简单的运算器，深入理解和掌握计算机组成原理。
一、实验目的本次实验的主要目的是通过搭建一个基于逻辑门的8位运算器，了解和掌握运算器的基本原理和设计方法。
具体目标如下：1. 学习和理解运算器的基本功能和工作原理；2. 掌握逻辑门的基本知识和使用方法；3. 设计和实现一个具有加法、减法、乘法和除法功能的8位运算器；4. 验证运算器的正确性和可靠性。
二、实验原理1. 运算器的功能运算器是计算机中执行算术和逻辑运算的核心部件，其主要功能包括加法、减法、乘法和除法等。
通过逻辑门的组合和控制信号的输入，可以实现各种不同的运算操作。
2. 逻辑门的基本原理逻辑门是运算器中最基本的构建单元，它根据输入信号的不同，产生相应的输出信号。
常见的逻辑门包括与门、或门、非门等。
通过逻辑门的组合和级联，可以构建出更复杂的逻辑电路，实现各种逻辑运算。
3. 运算器的设计方法运算器的设计方法主要包括两种：组合逻辑设计和时序逻辑设计。
组合逻辑设计是指根据输入信号的组合，直接输出相应的结果。
时序逻辑设计是指根据输入信号的变化过程，按照一定的时序规则输出结果。
三、实验过程1. 运算器的整体设计根据实验要求，我们需要设计一个具有加法、减法、乘法和除法功能的8位运算器。
首先，我们需要确定运算器的输入和输出信号的格式和位数。
然后，根据运算操作的特点，选择合适的逻辑门进行组合和级联，实现各种运算操作。
2. 逻辑门的选择和连接在设计运算器时，我们需要根据实际需求选择适当的逻辑门。
例如，对于加法操作，我们可以选择全加器进行设计；对于减法操作，可以选择加法器和取反器进行设计；对于乘法和除法操作，可以选择移位寄存器和与门进行设计。
《计算机组成原理》运算器实验报告
一. 实验目的及要求(1) 了解运算器的组成结构。
(2) 掌握运算器的工作原理。
二. 实验模块及实验原理本实验的原理如图1-1-1所示。
运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A 和暂存器B ，三个部件同时接受来自 A 和B 的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号 S3…S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为 ALU的输出。
如果是影响进位的运算，还将置进位标志 FC，在运算结果输出前，置 ALU零标志。
ALU中所有模块集成在一片CPLD 中。
逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。
移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-1-2所示。
图中显示的是一个 4X4 的矩阵（系统中是一个 8X8 的矩阵）。
每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即：(1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连, 而没有同任何输入相连的则输出连接0 。
(2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。
例如，在4 位矩阵中使用‘右1 ’和‘左 3 ’对角线来实现右循环 1 位。
(3) 对于未连接的输出位，移位时使用符号扩展或是 0 填充，具体由相应的指令控制。
使用另外的逻辑进行移位总量译码和符号判别。
运算器部件由一片CPLD 实现。
ALU的输入和输出通过三态门74LS245 连到CPU 内总线上，另外还有指示灯标明进位标志FC和零标志FZ。
请注意：实验箱上凡丝印标注有马蹄形标记‘’，表示这两根排针之间是连通的。
图中除 T4和CLR ，其余信号均来自于 ALU单元的排线座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的 T1、T2、T3、T4，CLR 都连接至 CON单元的CLR 按钮。
《计算机组成原理》实验报告——运算器
南通大学信息科学技术学院《计算机组成实验》实验报告实验运算器的设计与实现一、实验目的1.熟悉Vivado软件的使用方法。
2.熟悉运算器的功能。
3.掌握自顶而下的硬件模块设计方法。
4.掌握电路仿真测试方法，掌握仿真激励文件的编写，掌握仿真输出的分析方法。
二、实验任务设计一个运算器，具有基本的加、减、与、非、异或等功能。
三、设计步骤（1）实验电路原理及信号说明运算器的逻辑结构如图所示：其中Aluc操作码对应功能如下：具体设计如下：本实验采用运算部件并行多路选择实现，运用了32位加/减法器，32位移位器，32位6选1选择器。
（2）实验电路设计顶层文件：module ALU(X,Y,Aluc,R,Z);input[31:0]X,Y;input[3:0]Aluc;output[31:0]R;output Z;wire[31:0]d_as,d_and,d_or,d_xor,d_lui,d_sh,d;ADDSUB_32 as32(X,Y,Aluc[0],d_as);assign d_and=X&Y;assign d_or=X|Y;assign d_xor=X^Y;assign d_lui={Y[15:0],16'h0};SHIFTER shift(Y,X[10:6],Aluc[3],Aluc[1],d_sh);MUX6X32 select(d_and,d_or,d_xor,d_lui,d_sh,d_as,Aluc[3:0],R);assign Z=~|R;endmodule32位加法/减法计算器：module ADDSUB_32(X,Y,Sub,S);input [31:0]X,Y;wire Cout;input Sub;output [31:0]S;CLA_32 adder0(X,Y^{32{Sub}},Sub,S,Cout);endmodule32位CLA运算器8x4位：module CLA_32(X,Y,Cin,S,Cout);input[31:0]X,Y;input Cin;output[31:0]S;output Cout;wire Cout0,Cout1,Cout2,Cout3,Cout4,Cout5,Cout6;CLA_4 add0(X[3:0],Y[3:0],Cin,S[3:0],Cout0);CLA_4 add1(X[7:4],Y[7:4],Cout0,S[7:4],Cout1);CLA_4 add2(X[11:8],Y[11:8],Cout1,S[11:8],Cout2);CLA_4 add3(X[15:12],Y[15:12],Cout2,S[15:12],Cout3);CLA_4 add4(X[19:16],Y[19:16],Cout3,S[19:16],Cout4);CLA_4 add5(X[23:20],Y[23:20],Cout4,S[23:20],Cout5);CLA_4 add6(X[27:24],Y[27:24],Cout5,S[27:24],Cout6);CLA_4 add7(X[31:28],Y[31:28],Cout6,S[31:28],Cout);Endmodule4位CLA运算器：module CLA_4(X,Y,Cin,S,Cout);input [3:0]X,Y;output Cout;input Cin;output [3:0]S;and i0(Y_3,X[3],Y[3]);or i1(X_3,X[3],Y[3]);and i2(Y_2,X[2],Y[2]);or i3(X_2,X[2],Y[2]);and i4(Y_1,X[1],Y[1]);or i5(X_1,X[1],Y[1]);and i6(Y_0,X[0],Y[0]);or i7(X_0,X[0],Y[0]);not i01(Y_31,Y_3);nand i02(Y_32,X_3,Y_2);nand i03(Y_33,X_3,X_2,Y_1);nand i04(Y_34,X_3,X_2,X_1,Y_0);nand i05(Y_35,X_3,X_2,X_1,X_0,Cin);nand i00(Cout,Y_31,Y_32,Y_33,Y_34,Y_35);//Cout的输出门级电路实现not i_2(Y__3,Y_3);and i21(Y_21,Y__3,X_3);not i22(Y_22,Y_2);nand i23(Y_23,X_2,Y_1);nand i24(Y_24,X_2,X_1,Y_0);nand i25(Y_25,X_2,X_1,X_0,Cin);nand i26(Y_26,Y_22,Y_23,Y_24,Y_25);xor i20(S[3],Y_21,Y_26);//S3的输出门级电路实现not i_1(Y__2,Y_2);and i11(Y_11,Y__2,X_2);not i12(Y_12,Y_1);nand i13(Y_13,X_1,Y_0);nand i14(Y_14,X_1,X_0,Cin);nand i15(Y_15,Y_12,Y_13,Y_14);xor i10(S[2],Y_11,Y_15);//S2的输出门级电路实现not i_0(Y__1,Y_1);and i51(Y_51,Y__1,X_1);not i52(Y_52,Y_0);nand i53(Y_53,X_0,Cin);nand i54(Y_54,Y_52,Y_53);xor i50(S[1],Y_51,Y_54);//S1的输出门级电路not i41(Y__0,Y_0);and i42(Y_4,Y__0,X_0);xor i40(S[0],Y_4,Cin);//S0的输出门级电路endmodule32位移位器：module SHIFTER(X,Sa,Arith,Right,Sh);input [31:0]X;//操作数input [4:0]Sa;//移位长度input Arith,Right;//right表示判断左移还是右移，arith判断逻辑还是算术移位output [31:0]Sh;//输出结果wire [31:0]T4,T3,T2,T1,T0,S4,S3,S2,S1;wire a=X[31]&Arith;wire [15:0]e={16{a}};parameter z=16'b0000000000000000;wire [31:0]L1u,L1d,L2u,L2d,L3u,L3d,L4u,L4d,L5u,L5d;assign L1u={X[15:0],z[15:0]};assign L1d={e,X[31:16]};MUX2X32 M1l(L1u,L1d,Right,T4);MUX2X32 M1r(X,T4,Sa[4],S4);//1assign L2u={S4[23:0],z[7:0]};assign L2d={e[7:0],S4[31:8]};MUX2X32 M2l(L2u,L2d,Right,T3);MUX2X32 M2r(S4,T3,Sa[3],S3);//2assign L3u={S3[27:0],z[3:0]};assign L3d={e[3:0],S3[31:4]};MUX2X32 M3l(L3u,L3d,Right,T2);MUX2X32 M3r(S3,T2,Sa[2],S2);//3assign L4u={S2[29:0],z[1:0]};assign L4d={e[1:0],S2[31:2]};MUX2X32 M4l(L4u,L4d,Right,T1);MUX2X32 M4r(S2,T1,Sa[1],S1);//4assign L5u={S1[30:0],z[0]};assign L5d={e[0],S1[31:1]};MUX2X32 M5l(L5u,L5d,Right,T0);MUX2X32 M5r(S1,T0,Sa[0],Sh);Endmodule32位6选1功能选择器：module MUX6X32(d_and,d_or,d_xor,d_lui,d_sh,d_as,Aluc,d);input [31:0]d_and,d_or,d_xor,d_lui,d_sh,d_as;input [3:0]Aluc;output [31:0]d;function [31:0]select;input [31:0]d_and,d_or,d_xor,d_lui,d_sh,d_as;input [3:0]Aluc;case(Aluc)4'b0000:select=d_as;4'b0001:select=d_as;4'b0010:select=d_and;4'b0011:select=d_or;4'b0100:select=d_xor;4'b0110:select=d_lui;4'b0101:select=d_sh;4'b0111:select=d_sh;4'b1111:select=d_sh;4'b1101:select=d_sh;endcaseendfunctionassign d=select(d_and,d_or,d_xor,d_lui,d_sh,d_as,Aluc); endmoduleRTL视图如下：四、实验仿真结果分析1.仿真测试文件：module sim();// ALU Inputsreg [31:0] X;reg [31:0] Y;reg [3:0] Aluc;// ALU Outputswire [31:0] R;wire Z;ALU u_ALU (.X ( X ),.Y ( Y ),.Aluc ( Aluc ),.R ( R ),.Z ( Z ) );initial beginAluc[3:0] = 0;X[31:0] = 3;Y[31:0] =2;#50;endalways #200 Aluc=Aluc+1;endmodule2.仿真测试波形：3.仿真测试结果分析开始时设置两个操作数X为3，Y为2；Aluc为0时执行加法运算，结果为5；Aluc为1时执行减法运算，结果为1；Aluc为2时执行与运算，结果为2；Aluc为3时执行或运算，结果为3；Aluc为4时执行异或运算，结果为1；……分析可知，设计符合实验要求。
《计算机组成原理》运算器实验报告
一. 实验目的及要求(1) 了解运算器的组成结构。
(2) 掌握运算器的工作原理。
二. 实验模块及实验原理本实验的原理如图1-1-1所示。
运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A 和暂存器B ，三个部件同时接受来自 A 和B 的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号 S3…S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为 ALU的输出。
如果是影响进位的运算，还将置进位标志 FC，在运算结果输出前，置 ALU零标志。
ALU中所有模块集成在一片CPLD 中。
逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。
移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-1-2所示。
图中显示的是一个 4X4 的矩阵（系统中是一个 8X8 的矩阵）。
每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即：(1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连, 而没有同任何输入相连的则输出连接0 。
(2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。
例如，在4 位矩阵中使用‘右1 ’和‘左 3 ’对角线来实现右循环 1 位。
(3) 对于未连接的输出位，移位时使用符号扩展或是 0 填充，具体由相应的指令控制。
使用另外的逻辑进行移位总量译码和符号判别。
运算器部件由一片CPLD 实现。
ALU的输入和输出通过三态门74LS245 连到CPU 内总线上，另外还有指示灯标明进位标志FC和零标志FZ。
请注意：实验箱上凡丝印标注有马蹄形标记‘’，表示这两根排针之间是连通的。
图中除 T4和CLR ，其余信号均来自于 ALU单元的排线座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的 T1、T2、T3、T4，CLR 都连接至 CON单元的CLR 按钮。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《计算机组成原理》运算器实验报告
实验目录：
一、实验1 Quartus Ⅱ的使用
（一）实验目的
（二）实验任务
（三）实验要求
（四）实验步骤
（五）74138、74244、74273的原理图与仿真图
二、实验2 运算器组成实验
（一）实验目的
（二）实验任务
（三）实验要求
（四）实验原理图与仿真图
三、实验3 半导体存储器原理实验
（一）实验目的
（二）实验要求
（三）实验原理图与仿真图
四、实验4 数据通路的组成与故障分析实验
（一）实验目的
（二）实验电路
（三）实验原理图与仿真图
五、本次实验总结及体会：
一、实验1 Quartus Ⅱ的使用
（一）实验目的
1.掌握Quartus Ⅱ的基本使用方法。
2.了解74138（3：8）译码器、74244、74273的功能。
3.利用Quartus Ⅱ验证74138（3：8）译码器、74244、74273的功能。
（二）实验任务
1、熟悉Quartus Ⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。
2、新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三
种期间的功能。
（三）实验要求
1.做好实验预习，掌握74138、74244、74273的功能特性。
2.写出实验报告，内容如下：
（1）实验目的；
（2）写出完整的实验步骤；
（3）画出74138、74244和74273的仿真波形，有关输入输出信号要标注清楚。
（四）实验步骤
1.新建项目：
首先一个项目管理索要新建的各种文件，在Quartus Ⅱ环境下，打开File，选择New Project Wizard后，打开New Project Wizard：Introduction窗口，按照提示创建新项目，点击“Next”按钮，再打开的窗口中输入有关的路径名和项目名称后，按“Finish”按钮，完成新建项目工作。
2.原理图设计与编译：
原理图的设计与编译在Compile Mode（编译模式）下进行。
2.1．新建原理图文件
打开File菜单，选择New，打开“新建”窗口。
在图中所示的“Device Design Files”标签中，选择“Block Diagram/Schematic File”项，按下“OK”按钮即可打开原理图编辑器，进行原理图的设计与编辑。
选择“Block & Symbol Editors”中的不同器件，在编辑区中就可完成原理图的设计编辑。
添加元器件可点击“Block & Symbol Editors”中元器件符号，或在编辑区的空白处双击鼠标左键，出现“Symbol”对话框，在“Libraries”中选择所需元器件，或直接在“Name”文本框中输入元器件名称，如74138（3-8译码器），点击“OK”按钮，将元器件拖放到编辑区中。
按照设计需要，使用“单线连接线”或“总线连接线”将各器件的引脚连接起来。
总线的命名采用数组形式，如out[7..0]，与总线相连的引脚也采用相同的数组形式命名；若需从总线中引出单线时，须指出各单线对应的总线位号（双击线条即可命名）。
两根连接线，若名称相同，亦表示两线为连通状态。
选择某一元器件，点击“元器件翻转工具”按钮，即可改变元器件引脚顺序及摆放方向。
2.2．编译原理图
原理图设计完成后，在编译模式下，点击“►”按钮进行编译，编译无误将弹出编译成功对话框；编译如有错误，请根据“调试信息”框中的错误提示修改原理图，直至编译通过。
生成成功后将弹出成功对话框。
2.3．生成自定义芯片
原理图编译通过后，可根据用户需要，设计生成自定义芯片。
打开“Tools”菜单，选择“Creat Symbol For Current File”菜单项(如图3-13所示)，就可生成自己定义的芯片，芯片的名称就是编译通过的原理图的名称。
用户即可在“Symbol”对话框“Libraries”文本框的“Project”菜单下找到自己设计的芯片
3. 创建向量波形文件
当原理图编译完成后，需要新建波形文件，以便利用波形文件对前面完成的设计进行仿真分析。
本过程需要在Simulate Mode（仿真模式）下进行。
打开“新建”窗口，在“Other Files”标签中选择“Vector waveform File”，按下“OK”按钮，即可新建一
个波形文件。
波形文件编辑界面分为两个区域，左侧为节点编辑区，右侧为波形仿真区；
在左侧节点编辑区的空白处双击鼠标左键，弹出“节点/总线插入”对话框，添加输入、输出节点；
点击图中的“Node Finder”按钮，将弹出“Node Finder”窗口，。
在该界面“Filter”下拉菜单中选择“Pins：all”，点击“Start”按钮后，在窗口的左半边的“Node Finder”列表框中，将显示原理图中所有的输入、输出节点，可从中选择你所需要的节点，添加到右侧的“Selected Nodes”列表框中。
被选中的节点信号将作为波形文件的输入输出信号。
点击“OK”按钮，即可回到波形文件编辑界面。
接下来，可在波形文件编辑界面右侧的波形仿真区中，按周期设置输入节点信号的初始值（周期长度可在菜单Time—Grid Size中设置，）。
设置初值的方法是：按住鼠标左键，选中某节点信号的某个周期，从“波形编辑器”中选择适当的值，即可完成初始值的设定，如所示。
设定完毕，就可以单击运行仿真按钮进行波形仿真，分析输入输出波形了。
（五）74138、74244、74273的原理图与仿真图
1.74138的原理图与仿真图
3.74244的原理图与仿真图
4.74273的原理图与仿真图、
二、实验2 运算器组成实验
（一）、实验目的
1.掌握算术逻辑运算单元（ALU）的工作原理。
2.熟悉简单运算器的数据传送通路。
3.验证4位运算器（74181）的组合功能。
4.按给定数据，完成几种指定的算术和逻辑运算。
（二）、实验要求
8位字长的ALU由2片74181构成。
2片74273构成两个操作数寄存器DR1和DR2，用来保存参与运算的数据。
DR1接ALU的A数据输入端口，DR2接ALU的B数据输入端口，ALU的数据输出通过三态门74244发送到数据总线BUS7-BUS0上。
参与运算的数据可通过一个三态门74244输入到数据总线上，并可送到DR1或DR2暂存。
（三）、实验任务
1．按所示实验电路，输入原理图，建立.bdf文件。
（四）、实验原理图与仿真图
分别向DR1和DR2置数10111101B、10001111B，然后利用ALU的直通功能，检查DR1、DR2中是否保存了所置的数。
其实验原理图如下：
波形图如下：
三、实验3 半导体存储器原理实验
（一）、实验目的
（1）熟悉静态随机存储器RAM和只读存储器ROM的工作特性和使用方法；
（2）熟悉半导体存储器存储和读出数据的过程；
（3）了解使用半导体存储器电路时的定时要求。
（二）、实验要求
利用Quartus Ⅱ器件库提供的参数化存储单元，设计一个由128X8位的RAM和128X8位的ROM构成的存储器系统。
请设计有关逻辑电路，要求仿真通过，并设计波形文件，验证该存储器系统的存储与读出。
（三）、实验原理图与仿真图
ram内所存储的数据：
rom内所存储的数据：
其原理图如下：
仿真图如下：
四、实验4 数据通路的组成与故障分析实验
（一）、实验目的
（1）将运算器模块与存储器模块进行连接；
（2）进一步熟悉计算机的数据通路；
（3）炼分析问题与解决问题的能力，学会在出现故障的情况下，独立分析故障现象并排除故障。
（二）、实验电路
设计一实验电路图，把前面进行的运算器实验模块与存储器实验模块两部分电路连接在一起。
RAM和ROM的输出都可以送至寄存器R1和R2作为运算器的输入，而运算器的结果可以送入R3暂存，然后送入RAM的指定单元。
整个电路总线结构的形式自行设计。
（三）、实验原理图与仿真图
ram内所存储的数据：
rom内所存储的数据：
原理图如下：
仿真图如下：
五、本次实验总结及体会：
这次实验，我从中学到很多重要的知识；同时也明白了很多道理。
一、在实验前我们应该先要对我们将要做的实验充分的了解，将原理弄懂，同时也要熟悉我们实验所使用的软件的用法，这对我们都是至关重要的，并且会使我们在实验时节省很多时间。
二、根据实验要求设计出总体方案，再根据方案进行实验。
通过这次课程设计我懂得了理论与实际相结合的重要性，只有把所学的理论知识与实践相结合起来，从理论中得出结论，将结论用于实践，才能提高自己的实际动手能力和独立思考的能力。
三、在本次的课程设计中，我也学会了如何将复杂问题分解成多个简单模块，这样可以很大程度上简化整个系统的设计以及实现上的难度。
我也体会到实验的重要性，它是培养我们综合运用所学知识,发现,提出,分析和解决实际问题,锻炼实践能力的重要环节,是对我们实际工作能力的具体训练和考察过程。