西安电子科技大学数电答案第五章1
西安电子科技大学版数字电子技术(第三版)课后习题答案第五章
西安电子科技大学版数字电子技术(第三版)第五章触发器1. 解由或非门组成的RS触发器电路如图(a)所示。
由电路和或非门的功能列出状态真值表如表所示。
运用卡诺图求出其特征方程。
+1n QnQ+=SY约束条件为0=R∙S具体过程如图(b)所示。
2. 解因为图中触发器是由或非门组成的，所以CP＝0时有效，状态由输入A、B确定，CP=1状态不变，图(a)、(b)所示电路状态真值表分别如表(a)、(6)所示。
画出对应的卡诺图，可求得其特征方程分别为AQ B AQQ n nn =+=++1211;约束条件 A+B=13. 解：5.解：6. 解：7. 解 (a)图中，第一级nn Q Q 010=+，每来一个CP必翻转，但它又受第二级1Q 控制，当其为0时，第一级触发器Rd=0，异步复“0”。
第二级nnn Q Q Q 1011=+，具体分析如下:第1、2个B 脉冲因为Q 0=0，所以Q 1不动作，第1个A 脉冲上升沿使Q 0由“0”翻转为“1”，因此在第3个月脉冲上升沿时，11011==+n nn Q Q Q ，翻为“1”态，与此同时01=nQ ，使第一级触发器Rd=0，故nQ 0立即复“0”。
第4个B 脉冲上升沿时，01011==+nnn Q Q Q ，故11+n Q 又回到“0”，此状态一直维持到第二个A 信号上升沿来时，再重复上述过程。
该电路是单脉冲电路。
(b)图中，Q 2触发器每来一个A 信号(下降沿)必翻转一次，此时J 3=K 3＝1，故在第6个B 脉冲下降沿时，Q 3必翻转一次，与此同时03=Q ，使Q 2复“0”，故在第7个B 脉冲时J 3＝0，K 3＝1，使Q 3又回到“0”，如此反复，与(a)一样获得一个单脉冲电路。
波形如图所示。
8.解：9.解:。
西安电子科技大学网教数字逻辑电路模拟题资料
西安电子科技大学网教数字逻辑电路模拟题模拟试题一一、单项选择题（每题 2分，共30分）1 、下列数中最大的数是 [ ] 。
A （ 3.1 ） HB （ 3.1 ） DC (3.1) OD (11.1) B2 、（ 35.7 ） D 的余 3BCD 是 [ ] 。
A 00110101.0111B 00111000.1010C 00111000.0111D 01101000.10103 、与非门的输出完成 F= , 则多余输入端 [ ] 。
A 全部接高电平B 只需一个接高电平即可C 全部接地电平D 只需一个接地即可4 、逻辑函数 F= ＋ B 的最小项标准式为 [ ] 。
A F=B F=C F=D F=5 、与 AB ＋ AC ＋相等的表达式为 [ ] 。
A CBC ＋ CD A +6 、函数 F=(A ＋ C)(B ＋) 的反函数是 [ ] 。
A G=( ＋ B) ·＋·B G=A ＋C ＋ B ·C G=(A ＋) · C ＋ B ·D G=(A ) ·＋ (B+ )7 、逻辑函数的逻辑相邻项是 [ ] 。
A A CB AC BD D ABC8 、已知输入 A 、 B 和输出 F 的波形如图所示，其 F 与 AB 的逻辑关系为 [ ] 。
A 与非B 或非C 异或D 同或9 、下列逻辑部件属于时序电路的是 [ ] 。
A 译码器B 触发器C 全加器D 移位寄存器10 、数据选择器的功能是 [ ] 。
A 将一路输入送至多路输出B 将输入二进制代码转换为特定信息输出C 从多路输入选择一路输出D 考虑低位进位的加法11 、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去 [ ] 。
A 一个变量B 二个变量C 三个变量D 四个变量12 、 JK 触发器从 0 1, 则激励端 J 、 K 的取值为 [ ] 。
A JK=1XB JK=X0C JK=X1D JK=0X13 、移位寄存器的现态为 0110 ，经过左移一位后，其次态为 [ ] 。
数电第五章习题答案精编版
5.4 对于图P5.4电路，试导出其特征方程并说明对A、B的取值有无约束条件。
Q图P5.11P5.125.12 画出图P5.12电路中Q 1、Q 2 的波形。
解：特征方程为： ，Q 端波形如图P5.12所示。
=[D]·CP 1,Q 1n+1Q 2n+1= Q 1n[]·CP 2图P5.14 图P5.155.15 画出图P5.15电路中Q 端的波形。
解：Q 端波形如图P5.15所示。
5.16 试作出图P5.16电路中Q A 、Q B 的波形。
解：特征方程为： ， ，Q 端波形如图P5.16所示。
图P5.16 图P5.17Q A n+1= Q B n[]·A Q B n+1= Q A n []·BA R DB Q A Q BR D CP CP ⊕Q 2Q 1Q 25.17 试作出图P5.17电路中Q 1、Q 2 的波形。
解：特征方程为： ， ，Q 端波形如图P5.17所示。
5.18 试作出图P5.18电路中Q 1和Q 2的波形（设Q 1和Q 2的初态均为“0”），并说明Q 1和 Q 2对于CP 2各为多少分频。
解：特征方程为： ， ，Q 端波形如图P5.18所示。
Q 1和Q 2对于CP 2都是4分频，即图P5.18 图P5.195.19 已知电路如图P5.19，试作出Q 端的波形。
设Q 的初态为“0”。
解：特征方程为： ，Q 端波形如图P5.19所示。
5.20 已知输入u I 、输出u O 波形分别如图P5.20所示，试用两个D 触发器将该输入波形u I 转换成输出波形u O 。
解：输出u O 是对输入u I 的4分频，而采用1个DFF 可实现2分频，故实现电路如图P5.20所示。
图P5.205.21 试分别用公式法和列表图解法将主从SR 触发器转换成JK 触发器。
解1：Q 1n+1= Q 1n []·(CP ⊕Q 2)Q 2n+1= Q 2n []·Q 1?)?,(2221==CP Q CP Q f f f f Q 1n+1= Q 1n []·CP 1Q 2n+1= ·Q 2n []·CP 2Q 1n CP 2CP 1Q 1Q 241,412221==CP Q CP Q f f f f Q n+1= [ A ]·CP CP A Qu Iu OQ n+1=S+RQ n SR =0Q n+1=JQ n +KQn令新老触发器的次态方程相等，则有S=JQ n ，R=K但不满足约束条件SR =0。
电子技术(非电类)第五章课后习题答案
电子技术(非电类)第五章课后习题答案第五章习题参考答案5-1 试判断图5-22所示集成运放电路的反馈类型。
a) b)图5-22题5-1的图答 （a ）FR 、1R ：引入串联电压负反馈。
（b ）FR 、1R ：引入了正反馈。
5-2 电路如图5-23所示，解答下列为题： 1）1F R 引入了何种反馈，其作用如何？ 2）2F R 引入了何种反馈，其作用如何？图5-23 题5-2图解 1)1F R 、3E R 引入的是直流电流并联负反馈。
其作用是稳定静态电流2E I 。
其稳定过程如下：↓↓→↓→↑→↑→↑→↑→2211122E B C C B E E I I U I I U I2)2F R 引入的是交、直流电压串联负反馈。
其作用是交流电压串联负反馈可改善放大器的性能，如提高电压放大倍数的稳定性、减小非线性失真、抑制干扰和噪声、展宽放大电路的通频带等。
由于是电压负反馈还可使反馈环路内的输出电阻降低)1(AF +倍。
由于是串联反馈可使反馈环路内的输入电阻增加)1(AF +倍。
2F R 引入的直流电压串联负反馈的作用是稳定静态电压2C U ，其稳定过程如下：↓↑→↑→↓→↓→↑→↑→2211112C C C C B E C U I U I I u U 5-3 在图5-24所示的两级放大电路中，（1）那些是直流负反馈；（2）哪些是交流负反馈，并说明其类型；（3）如果FR 不接在T 2的集电极，而是接在C 2与LR 之间，两者有何不同？（4）如果FR 的另一端不是接在T 1的发射极，而是接在它的基极，有何不同，是否会变为正反馈？5-24 题5-3图解 1)1E R 、2E R 直流串联电流负反馈，F R 、1E R 直流电压串联负反馈。
2)F R 、1E R 交流电压串联负反馈。
3)如果FR 不接在T 2的集电极，而是接在C 2与LR 之间，则FR 、1E R 只有交流电压串联负反馈，没有直流反馈。
4)如果FR 的另一端不是接在T 1的发射极，而是接在它的基极，则变为正反馈。
数电第五版第五章课后习题及答案演示精品PPT课件
【题5.15】已知CMOS边沿触发方式JK触发器各输入端 的电压波形如图P5.15所示,试画出Q,Q’端对应的电压 波形。
20
解：根据JK触发器逻辑功能的定义和边沿触发方式的动作特 点，画出的Q,Q’ 端电压波形如图A5.15。
21
【题5.18】设图P5.18中各触发器的初始状态皆为Q=0，试画 出在CLK信号连续作用下各触发器输出端的电压波形
10
解：根据SR触发器逻辑功能的定义及脉冲触发方式的动作特 点，即可画出图A5.8中Q和Q’的电压波形。
11
【题5.9】 若主从结构SR触发器的CLK,S,R, 各输入端电压波 形如图P5.9所示， =1，试画出Q,Q’ 端对应的电压波形。
12
解：根据SR触发器逻辑功能的定义及脉冲触发方式的动作特 点，即可画出Q,Q’的电压波形，如图A5.9所示。
学习要点： 1、不同电路结构触发器的动作 特点； 2、不同逻辑功能触发器的特性；
1
【题5.1】 画出图P5.1由与非门组成的SR锁存器输出端Q,Q’的 电压波形，输入端 , 的电压波形如图中所示。 解：见图A5.1.
No Image
2
3
【题5.4】图P5.4所示为一个防抖动输出的开关电路。当拨动 开关S时，由于开关触点接通瞬间发生振颤 , 和 的电压波 形如图中所示，试画出Q,Q’端对应的电压波形。
从高电平跳变成低电平以后电路的工作过程与上述过 程类似。这样就得到了图A5.20的 电压波形。
25
【题5.21】 在图P5.21所示的主从JK触发器电路中，CLK 和 A 的电压波形如图中所示，试画出 Q 端对应的电压波形。设触 发器的初始状态为 Q = 0.
26
写在最后
经常不断地学习,你就什么都知道。你知道得越多,你就越有力量 Study Constantly, And You Will Know Everything. The More
数字电子技术基础 第五章、第六章习题参考答案
第五章锁存器和触发器
1、1n n Q S RQ +=+， 0SR =
2、n
Q ， 0 3、32
4、T
7、
A B
J
4-13题解图
8、
D=B A ⊕
第六章时序逻辑电路
1、输入信号，原来的状态
2、异
3、n
4、4，4
5、反馈清零、反馈置数
6、N
7、状态方程和输出方程：
8、激励方程
状态方程
输出方程
Z=AQ1Q0
根据状态方程组和输出方程可列出状态表，如表题解6．2．4所示，状态图如图题解6。
2．4所示。
14、
15、状态方程为：
24、解：74HC194功能由S1S0控制
00 保持，01右移10 左移11 并行输入
当启动信号端输人一低电平时，使S1=1，这时有S。
＝Sl＝1，移位寄存器74HC194执行并行输人功能，Q3Q2Q1Q0＝D3D2D1D0＝1110。
启动信号撤消后，由于Q。
＝0，经两级与非门后，使S1=0，这时有
S1S0＝01，寄存器开始执行右移操
作。
在移位过程中，因为Q3Q2、
Q1、Q0中总有一个为0，因而能
够维持S1S0=01状态，使右移操作
持续进行下去。
其移位情况如图题
解6，5，1所示。
该电路能按固定的时序输出低电平
脉冲，是一个四相时序脉冲产生电
路。
2020秋西安电子科技大学《数字逻辑电路》大作业期末试题及答案
学习中心/函授站_姓名学号西安电子科技大学网络与继续教育学院2020 学年下学期《数字逻辑电路》期末考试试题（综合大作业）题号一二三四总分题分30 10 30 30得分考试说明：1、大作业试题于2020 年10 月15 日公布：（1）毕业班学生于2020 年10 月15 日至2020 年11 月1 日在线上传大作业答卷；（2）非毕业班学生于2020 年10 月22 日至2020 年11 月8 日在线上传大作业答卷；（3）上传时一张图片对应一张A4 纸答题纸，要求拍照清晰、上传完整；2、考试必须独立完成，如发现抄袭、雷同均按零分计；3、答案须用《西安电子科技大学网络与继续教育学院标准答题纸》手写完成，要求字迹工整、卷面干净。
一、单项选择题（每小题2 分，共40 分）1、下列各数中与十进制数101 不相等的数是（ D ）。
A．（0100 0011 0100）余3BCD B．（141）8C．（1100101）2D．（66）162、八进制数（35）8的8421BCD 是（ B ）。
A．0011 1000B．0010 1001C．0011 0101D．0010 11003、为使与非门输出为1 则输入（ A ）。
A．只要有0 即可B．必须全为0C．必须全为1D．只要有1 即可4、函数F AC BC AB与其相等的表达式是（ B ）。
A．BC B．C+AB C．AC AB D．AB5、使函数F AB AC BC 等于 0 的输入 ABC 的组合是（ C ）。
A ．ABC=111 B ．ABC=110 C ．ABC=100 D ．ABC=0116、四变量的最小项ABCD 的逻辑相邻项是（ A ）。
A ．ABCDB ．ABCDC ．ABCD D ．ABCD 7、函数 F ABC B .C (A D )BC 的对偶式是（ C ）。
A ．G (A B C )(B C )(AD B C )B ．G A BC (B C )ADB CC ．G A B C (B C )(AD B C )D ．G A BC (B C )AD B C8、FA B C ADE BDE ABC 的最简式为（ A ）。
《数字电子技术基础》第五章习题(阎石主编,第四版)
页眉内容[题5.1] 分析图P5.1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。
答案：11322131233;J K Q J K Q J Q Q K Q⎧==⎪==⎨⎪==⎩3Q =电路能自启动。
状态转换图如图A5.1。
[题5.7] 在图P5.7电路中，若两个移位寄存器中的原始数据分别为A 3 A 2 A 1 A 0＝1001，B 3 B 2 B 1 B 0＝0011，试问经过4个CP 信号作用以后两个寄存器中的数据如何？这个电路完成什么功能？答案：经过四个时钟信号作用以后，两个寄存器里的数据分别为：A 3 A 2 A 1 A 0＝1100，B 3B 2 B 1 B 0＝0000。
这是一个四位串行加法计数器。
[题5.8] 分析图P5.8的计数器电路，说明这是多少进制的计数器。
十进制计数器74160的功能表见表5.3.4。
答案：图P5.8电路为七进制计数器。
[题5.9] 分析图P5.9的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。
十六进制计数器74LS161的功能表见表5.3.4。
答案：电路的状态转换图如图A5.9。
这是一个十进制计数器。
[题5.10] 试用4位同步二进制计数器74LS161接成十二进制计数器，标出输入、输出端。
可以附加必要的门电路。
74LS161的功能表见表5.3.4。
答案：见图A5.10[题5.11] 试分析图P5.11的计数器在M＝1和M＝0时各为几进制。
74160的功能表见表5.3.4。
答案：M＝1时为六进制计数器，M＝0时为八进制计数器。
[题5.16] 图P5.16电路是由两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。
74160的功能表见表5.3.4。
答案：第（1）片74160接成十进制计数器，第（1）片74160接成三进制计数器。
第（1）片到第（2）片之间为十进制，两片串接组成三十进制计数器。
数电第五章习题答案 .doc
自我检查题5.1 时序电路和组合电路的根本区别是什么？同步时序电路与异步时序电路有何不同？解答：从功能上看，时序电路任何时刻的稳态输出不仅和该时刻的输入相关，而且还决定于该时刻电路的状态，从电路结构上讲，时序电路一定含有记忆和表示电路状态的存储器。
而组合电路任何时刻的稳态输出只决定于该时刻各个输入信号的取值，由常用门电路组成则是其电路结构的特点。
在同步时序电路中，各个触发器的时钟信号是相同的，都是输入CP 脉冲，异步时序电路则不同，其中有的触发器的时钟信号是输入cp 脉冲，有的则是其他触发器的输出，前者触发器的状态更新时同步的，后者触发器状态更新有先有后，是异步的。
5.2 画出图T5.2所示电路的状态和时序图，并简述其功能。
图T5.2解:（1）写方程式 驱动方程 nQ K J 200==n Q K J 011==n n Q Q J 012=， n Q K 22=输出方程：nQ Y 2= （2） 求状态方程nn n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 02020202000010+=+=+=+ n n n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 01011010111111+=+=+=+ n n n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 01222201222212=+=+=+（3）画状态图和时序图 状态图如下图所示：101时序图如下图所示：CP Q 0Q 1Q 25.3 试用边沿JK 触发器和门电路设计一个按自然态序进行计数的七进制同步加法计数器。
解：（1）状态图如下图：（2）求状态方程、输出方程CQ Q Q n n n /101112+++的卡诺图如下图所示：输出方程为nn Q Q C 12=状态方程：n n n n n Q Q Q Q Q 120112+=+ n n n n n n Q Q Q Q Q Q 0120111+=+ n n n n n Q Q Q Q Q 120110+=+驱动方程：n n n n n n n n n n n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q 0122120121220112)(++=++=+n n n n n n Q Q Q Q Q Q 1021011+=+n n n n n Q Q Q Q Q 0012101)(++=+与JK 触发器的特性方程 比较，可以得到驱动方程 n n Q Q J 012= 、 n Q K 12=n Q J 01= 、n n Q Q K 021=n n n n Q Q Q Q J 12120=+= 10=K（4） 无效状态转换情况 111/1000 能自启动（5） 逻辑图如下图所示：5.4 画出用时钟脉冲上升沿触发的边沿D 触发器组成的4位二进制异步加法计数器和减法计数器的逻辑电路图。
西安电子科技大学数字电路基础答案
习题4 4－3解：该电路的输入为3x 2x 1x 0x ，输出为3Y 2Y 1Y 0Y 。
真值表如下：由此可得：1M =当时，33232121010Y x Y x x Y x x Y x x =⎧⎪=⊕⎪⎨=⊕⎪⎪=⊕⎩ 完成二进制至格雷码的转换。
0M =当时，332321321210321010Y x Y x x Y x x x Y x Y x x x x Y x =⎧⎪=⊕⎪⎨=⊕⊕=⊕⎪⎪=⊕⊕⊕=⊕⎩ 完成格雷码至二进制的转换。
4－9 设计一个全加（减）器，其输入为A,B,C 和X （当X ＝0时，实现加法运算；当X ＝1时,实现减法运算),输出为S(表示和或差），P(表示进位或借位）。
列出真值表，试用3个异或门和3个与非门实现该电路，画出逻辑电路图。
解：根据全加器和全减器的原理,我们可以作出如下的真值表:由真值表可以画出卡诺图，由卡诺图得出逻辑表达式，并画出逻辑电路图:A B C XP4－10 设计一个交通灯故障检测电路，要求红，黄，绿三个灯仅有一个灯亮时,输出F ＝0；若无灯亮或有两个以上的灯亮，则均为故障，输出F ＝1。
试用最少的非门和与非门实现该电路。
要求列出真值表，化简逻辑函数，并指出所有74系列器件的型号. 解:根据题意，我们可以列出真值表如下：对上述的真值表可以作出卡诺图，由卡诺图我们可以得出以下的逻辑函数：F AB AC BC ABC AB AC BC ABC =+++=•••逻辑电路图如下所示：A F4－13 试用一片3－8译码器和少量逻辑门设计下列多地址输入的译码电路.（1） 有8根地址输入线7A ~1A ,要求当地址码为A8H,A9H ，…,AFH 时，译码器输出为0Y ～7Y 分别被译中，且地电平有效。
（2） 有10根地址输入线9A ～0A ，要求当地址码为2E0H,2E1H, …,2E7H 时，译码器输出0Y ~7Y 分别被译中，且地电平有效.解：(1）当122100A B E E E =，即75364210111,00,A A A A A A A A ==从000～111变化时07~Y Y 分别被译中，电路如下图所示：Y Y (2）当122100A B E E E =，即97538432101111,000,A A A A A A A A A A ==从000～111变化时，07~Y Y 分别被译中。
数字电子技术第5章习题解答
第5个CLK的下降沿产生后，触发器的状态随主触发器的状态而改变，即1状态。据此，可画出波形图如图5-12所示。
5-10带异步输入的脉冲触发的SR触发器中，各输入端的信号波形如图5-13所示，试画出Q、Q'端对应的波形。异步输入信号SD=0。
（3）第3个高电平期间，S=1，R=0，Q=1，Q’=0。
（4）第4个高电平期间，S=1，R=1，输出为11态，随后，S=0，R=1，Q=0，Q’=1。
（5）第5个高电平期间，S=0，R=0，输出保持；随后，S=1，R=0，Q=1，Q’=0；接着，S=0，R=0，输出保持；最后，S=0，R=1，Q=0，Q’=1。
图5-6
5-7已知电平触发的D触发器，若CLK、D的电压波形如图5-7所示，试画出Q和Q’端对应的电压波形。设触发器的初始状态为Q=0。
解：触发器为下降沿触发，标出每个时钟信号的下降沿。触发器初始状态为0。
（1）第1个下降沿，D=1，Q=1，Q’=0。
（2）第2个下降沿，D=0，Q=0，Q’=1。
（3）第3个下降沿，D=1，Q=1，Q’=0。
5-3.试问电平触发方式的触发器能构成具有翻转功能的触发器吗？为什么？
解：不能。电平触发方式的触发器，在整个电平有效期间内，均可以接收信号建立状态，因此，若构成具有翻转功能的触发器，将会在整个电平有效期间内不断地接收信号实现翻转，会出现空翻现象。
5-4.已知基本RS触发器电路中，输入信号端RD’和SD’的电压波形如图5-1所示，试画出图示电路的输出端Q和Q’端的电压波形。
数字电子技术第五章习题答案
第五章同步时序电路习题答案： 5.1 解：n n Q X D Q ⊕==+1 n XQ Z =5.2 解：n XQ J 01= X K =1 X J =0 n XQ K 10=n n n n n n XQ XQ XQ Q XQQ 1011011+=+=+ n n n n n n XQ Q X Q XQ Q X Q 1001010+=+=+ n n Q XQ Z 10=5.3 解：n n n Q Q D Q 02010==+n n n n n n n Q Q Q Q Q Q D Q 010101111⊕=+==+ n n n n Q Q Q D Q 012212==+1/1 0/1 X 011 0/1 1/1 1/1 0/0n Q+n n Q Z初态为“1”nn Q Q 01X/ZX1+n Q 0+n Q ZX1+n Q 0+n Q Z “1”Q 212+n Q逻辑功能：可自启动的同步五进制加法计数器。
5.45.55.6 解：（1）当X 1X 2=“00”；初始状态为“00”时：112=+n Q 121==n Q J 1111==X J Kn n Q Q 111=+逻辑功能：电路实现2分频。
（2）当X 1X 2=“01”；初始状态为“00”时：n Q J 21= 1111==X J K n n n Q Q Q 1211=+n Q J 12= 1112==X Q K n n n n Q Q Q 1212=+ 逻辑功能： 电路实现3分频。
（3）当X 1X 2=“11”；初始状态为“00”时： n Q J 21= n Q X J K 2111==n n n n n n Q Q Q Q Q Q 2121211=+=+ n Q J 12= n n Q X Q K 1112== n n n n n n Q Q Q Q Q Q 1212112=+=+ 逻辑功能： 电路实现4分频。
Y 3 Y 2 Y 1 Y 0n n n Q Q Q J 1234= n Q K 14= n n Q Q J 143= n n Q Q K 123= n n n Q Q Q J 1342= n Q K 12= 111==K Jn n n n n n n Q Q Q Q Q Q Q 14123414+=+ n n n n n n n Q Q Q Q Q Q Q 31213413)(++=+ n n n n n n n Q Q Q Q Q Q Q 12123412)(++=+ 14+n QCP13+n Q 12+n Q 11+n QZn n Q Q 111=+n n n n Q Q Q Q Z 1234= 时序图：11+n Q12+n Q 11+n Q11+n Q12+n Q5.7 （1）（2）Q D 端输出是12分频，占空比是50%。
西安电子科技大学2020 学年上学期《数字逻辑电路》期末考试试题(综合大作业)
学习中心/函授站_姓名答案+3225776615学号西安电子科技大学网络与继续教育学院2020 学年上学期《数字逻辑电路》期末考试试题（综合大作业）考试说明：1、大作业试题于2020 年4 月23 日公布，2020 年4 月24 日至2020 年5 月10 日在线上传大作业答卷（一张图片对应一张A4 纸答题纸），要求拍照清晰、上传完整；2、考试必须独立完成，如发现抄袭、雷同均按零分计；3、答案须用《西安电子科技大学网络与继续教育学院标准答题纸》手写完成，要求字迹工整、卷面干净。
一、单项选择题（每题 2 分，共 30 分）1、与(76)H 相等的数是[ ]。
A （76）OB （116）DC （76）D D (1110110)B2、（100011.1）B 的8421BCD 是[ ]。
A 00110101.0101B 00111000.1000C 00111000.0101D 100011.10003、或非门的输出完成F =A , 则多余输入端[ ]。
A 全部接高电平B 全部接低电平C 只需一个接地即可D 只需一个接高电平即可4、逻辑函F (ABC )=A ⋅B +AC 的最小项标准式为[ ]。
A F(ABC)= ∑(0,1,4,6)B F(ABC)= ∑(2,3,5,7)C F(ABC)= ∑(2,6,7)D F(ABC)= ∑(0,1,4,6)5、与AB＋AC＋B ⋅C 相等的表达式为[ ]。
A ACB ABC AB＋ACD A+ B ⋅C6、函数F=(A B ＋C)(B＋ACD )的对偶式函数表达式是[ ]。
A G=( A ＋B)·C ＋B ·A +C +DB G=A＋B C＋B·A +C +DC G=(A＋B )·C＋B·A +C +DD G=(A B )·C ＋(B+ A +C +D )7、逻辑函数A B C D 的逻辑相邻项是[ ]。
电子科大大规模4、5章答案
电子科大大规模4、5章答案第四章1、什么是硬件描述语言？它的主要作用是什么？答：硬件描述语言是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。
它可以使数字逻辑电路设计者利用这种语言来描述自己的设计思想，然后利用电子设计自动化工具进行仿真，再综合到门级电路，再用ASIC或FPGA实现其功能。
2、采用硬件描述语言设计方法的优点是什么？有什么缺点？答：（1）采用Verilog HDL输入法最大的优点是其与工艺的无关性；（2）通用的硬件描述语言，易学易用。
具有C语言编程经验的设计者很容易学习和掌握；（3）允许在同一个电路模型内进行不同抽象层次的描述。
设计者可以从开关、门级、RTL和行为等各个层次对电路模型进行定义；（3）绝大多数流行的综合工具都支持Verilog HDL，编程风格简洁明了，高效便捷；（4）所有的制造厂商提供用于Verilog HDL综合之后的逻辑仿真的元件库，使用Verilog HDL进行设计，即可在更广泛的范围内选择委托制造的厂商。
3、Verilog HDL中的数字可以出现哪些值？相应代表的是什么样的物理意义？答：（1）整数，x（不定值）和z（高阻值），负数，4、Verilog HDL中有哪几种数据类型？它们各代表什么意义？答：19种数据类型，具体为reg型、wire型、integer型、parameter型，large型、medium型、scalared 型、time型、small 型、tri型、trio型、tri1型、triand型、trior型、trireg型、vectored 型、wand 型、wor型5、完成一个移位寄存器的设计，要求有同步清零功能。
答：//-------------// shifter// Filename: shifter.v//-------------module shifter( din, clk, clr, dout);input din, clk, clr;output [7:0] dout;reg [7:0] dout;always @(posedge clk)beginif(clr) //清零dout = 8'b0;elsebegindout = dout<<1; //左移一位dout[0] = din; //把输入信号放入寄存器的最低位endendendmodule6、Verilog HDL的模型共有哪些类型（级别）？答：系统级，算法级，寄存器传输级，门级，开关级7、什么是综合？是否任何符合语法的Verilog HDL程序都可以综合？答：所谓的逻辑综合其实质是设计流程的一个阶段，在此阶段中将较高级抽象层次的描述自动地转换成较低层次描述。
电子电路第五章习题及参考答案
习题五附加题： 若。
，求，)()(sin 3)(cos )(2121t i t i A t t i A t t i +-==ωω 解：设i (t )=i 1(t )+i 2(t )，各电流均为同频率的正弦波，以相量表示后得： 21∙∙∙+=I I I根据已知条件有：390310121j I I =∠==∠=∙∙所以， 60231∠=+=∙j I 与相量∙I 相对应的正弦电流i (t )为 )()60cos(2)()()(21A t t i t i t i +=+=ω（注：所谓正弦量既可以是正弦也可以是余弦，仅差900相位差，所以此处将其化为余弦，主要就是让同学们了解：正弦量不单单是正弦，也可以是余弦。
）5-1已知V t u V t u bc ab )60314sin(100)30314cos(100 +=+=，，在用相量法求u ac 时，下列四种算法得答案哪些是正确的？不正确的，错在何处？（可改写式子为：V t u V t u bc ab )30314cos(100)120314sin(100 -=+=，） 方法一：（以COS 为标准算） 方法二：Vt u j U U j U j U ac bc ab bc ab 314cos 2.17302.173506.86506.86=+=+-=+=∙∙∙∙Vt u j U U j U j U ac bc ab bc ab )45314cos(4.1936.1366.1366.8650506.86 +=+=++=+=∙∙∙∙方法三：（以SIN 为标准算 ） 方法四：Vt u j U U j U j U ac bc ab bc ab )2314sin(2.1732.17306.86506.8650π+=+=++=+-=∙∙∙∙Vt u j U U j U j U ac bc ab bc ab )45314sin(7.516.366.36506.866.8650 +=+=+-=+-=∙∙∙∙解：方法（一）、（三）是正确的，方法（二）、（四）是错误的，它们的错误在于：在同一问题中采用了两种不同的标准来表示正弦量，方法（二）中，ab U ∙是用 01∠代表t ωcos 写出的，而bc U ∙则是用 01∠代表t ωsin 写出的，其结果显然是不正确的。
西安电子科技大学数字电路考题(卓越)2012A
（卓越班） 考试时间120分钟试 题（A ）班级 学号 姓名 任课教师一．填空题（25分）1．（6分）完成下列数制转换(01100101.0101)8421BCD = ( )2 = ( )10= ( )余3码2．（4分）写出图1中所示的输出函数表达式：F1= F2=图1 组合电路图 图2 函数F(A,B,C,D 的卡诺图3．（6分）已知逻辑函数)14,8,2()10,9,6,4,1,0(),,,(∑∑+=d m D C B A F ， 请在图2中填出F 的卡诺图，并写出该逻辑函数的最简或与表达式： F(A,B,C,D)=4．（6分）四变量的逻辑函数有 个最小项，任意两个不同的最小项的乘积为 ，变量全部最小项之和为 。
5．（3分）电路如图3所示，输入时钟CP的频率为10MHz，如要得到输出频率为200KHz的信号。
试在图中标出输出信号的位置，置数端D7D6D5D4D3D2D1D0设置为。
（74160见附录）图3 由74160构成的时序电路二．分析题（50分）1．（10分）电路如图4所示，设Q1和Q2的初始状态均为0。
要求：（1）写出触发器的状态方程和输出方程（6分）；（2）完成图4(b)的时序波形图（4分）。
（a）逻辑电路（b）时序波形图4 逻辑电路及时序波形图2．（10分）试分析图5所示时序电路，列出状态表，指出电路的逻辑功能。
图5 由74161所构成的时序电路3．（10分）试分析下面的VHDL程序，补充图6中的时序波形。
LIBRARY IEEE ;USE IEEE.STD_LOGIC_1164.ALL ;ENTITY DFF1 IS -- 端口声明PORT (CLK, D : IN STD_LOGIC ;Q : OUT STD_LOGIC );END ENTITY DFF1;ARCHITECTURE bhv OF DFF1 IS --结构体描述SIGNAL Q1 : STD_LOGIC ;BEGINPROCESS (CLK,D) -- 进程BEGINIF CLK = '1' THENQ1 <= D ;END IF;END PROCESS ;Q <= Q1 ;End bhv;CLKDQ0图6 时序波形（假设Q初始值为0）5．（10分）已知某序列信号检测器的状态图如图7所示，图7 状态图（1）分析该状态图，列出状态表，并完成下面输入变量X和输出变量Z之间的径迹表（6分）；X 0 0 1 0 1 1 0 1 0 1 1 0 1 1 0 0 1Z 0（2）说明输入X为序列时输出Z才为1。
数电课后习题第五章答案
本章习题5．1分析图题4.1a 电路的逻辑功能，列出逻辑功能表，画出R、S 输入图b 信号时的输出波形。
题5.1 逻辑功能表解: 见题5.1 逻辑功能表和波形图。
5．2画出图题5.2各触发器在时钟脉冲作用下的输出波形。
（初态为“0”） 解：波形见题5.2图。
5．3 画出图题4.3中各不同触发方式的D 触发器在输入信号作用下的输出波形 (初态为0)。
Q n S R Q n+1 Q —n+1 功能0 1 0 1 0 置位1 1 0 1 0 置位00 1 0 1 复位10 1 0 1 复位00 0 0 1 保持10 0 1 0 保持0 1 1 1 1 非法11111非法解：波形见题5.3图。
5．4 图题5.4a由CMOS或非门和传输门组成的触发器，分析电路工作原理，说明触发器类型。
如果用两个图a的电路构成图b电路，说明图b电路是什么性质的触发器。
解：图a为同步D触发器，CP为使能控制，低电平有效。
当CP=“0”时，TG1通、TG2断，触发器根据D信号改变状态；当CP=“1”时，TG1断、TG2通，触发器状态保持。
逻辑符号如图5.2a。
图b为主从D触发器，时钟CP的上升沿有效，逻辑符号如图5.2b。
5．5 画出图题5.5（a）所示电路在输入图（b）信号时的输出波形。
解：当A=“1”时，CP的下降沿使Q=“1”。
当Q=“1”且 CP =“1”时，Q复位。
波形见题5.5图。
5．6画出图题5.6（a）电路的三个输出Q2、Q1、Q0在图（b）信号输入时的波形变化图（初始状态均为“0”）。
分析三个输出信号和输入信号的关系有何特点。
解：波形见题5.6图。
输出信号按位序递增顺序比输入滞后一个CP周期。
5．7 画出图题5.7所示电路的三个输出Q2、Q1、Q0在时钟脉冲作用下波形变化图（初始状态均为“0”）。
若三个输出组成三位二进制码，Q2为最高位，分析输出码和时钟脉冲输入个数之间的关系。
解：波形见题5.7图，输出码随时钟输入递减：“000”→“111”→“110” →“101” →“100” →“011” →“010” →“011” →“001” →“000”，每8个时钟周期循环一次。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
波形如图解 5-1 所示。
2. 按钮开关在转换的时候由于弹簧片的颤动使信号也出现抖动，因此实际使用时往往需 要加上防抖动电路。RS 触发器是常用的电路之一，其连接如图 P5-2 所示。试说明其 工作原理，并画出对应于图中输入波形的输出波形。
图 P5-2 解： 设 Q 的初态为 0， 开关打至 （即 接地） 后松开， 信号有抖动， 由于 R 1 , S R 01 时，Q 置 1， S R 11 时 Q 保持置 1 状态，输出信号波形如图解 5-2 所示。可见该电路可
电路（a）当 A=1 时， Q1 输出（脉宽与 B 的周期相同）单脉冲。电路（b）当 A=0 时
Q3 输出（脉宽与 B 的周期相同）单脉冲。
6. 在图 P5-6 所示的电路中， FF1 为 JK 触发器， FF2 为 D 触发器，初始状态均为 0，试 画出在 CP 的作用下 Q1 , Q 2 的波形。
Q1 至 Q8 的波形图如图解 5-4 所示。
5. 在图 P5-5 所示的触发器电路中，A 和 B 的波形已知，对应画出 Q 0 , Q1 , Q 2 和 Q3 的波 形，设各触发器的初始状态为 0.
图 P5-5 解：图 （a） ：Q0
n 1
Q 0 ，触发器在 A 的上升沿翻转， 因 RD 0 Q1 ，故 Q 0 0 时，Q0 0 。
9. 试设计一个单脉冲产生电路，该电路输入为时钟脉冲 CP，有一按钮开关（开关的结构 可自选） ，人工每按一次按钮开关，该电路输出一个时钟脉冲。画出电路，说明其工作 原理，注意要考虑人工按键时可能产生的抖动。 解：电路如图解 5-9 所示，电路的状态转移真值表（状态表）如表解 5-9 所示，开关自然状 态时接 R， 此时 S=1， Q 保持 0， 当开关按下 （R=1,S=0） 时， Q 输出 1， 即使有抖动 （RS=11） ,Q 仍可保持 1，开关松开（R=0,S=1）, Q 输出 0，即实现了人工每按一次按钮开关，该电路输 出一个时钟脉冲。
图 P5-6 解： FF1 , FF2 的状态方程为：
n 1
Q1
n 1 Q1 。 Q 2 Q1 ， Q2
其波形图如图解 5-6 所示：
7. 试用主从 JK 触发器构成 D 触发器。 解：用主从 JK 触发器构成 D 触发器如图解 5-7.
8. 试用维持-阻塞 D 触发器构成 JK 触发器。 解：用维持-阻塞 D 触发器构成 JK 触发器如图解 5-8.
.
第五章 1. 由或非门构成的触发器电路如图 P5-1(a),(b)所示，试分别写出触发器输出 Q 的下一状 态方程。图中也给出了输入信号 a,b,c 的波形，设触发器的初始状态为 1，试画出输出 Q 的波形。
图 P5-1 解：电路(a)状态表如表解 5-1（a）所示，从而求得触发器的特征方程为：
电路(b)状态表如表解 5-1（b）所示，从而求得触发器的特征方程为：
Q1n1 Q0 Q1 ，触发器在 B 的上升沿翻转。 Q2 图 （b） ：
n 1
Q2 0 。 Q2 ， Q3n1 Q2 Q 3 ， 在 A 的下降沿翻转， 因 RD 0 Q 3 ， 故 Q 2 0 时，
在 B 的下降沿翻转。
Q0 , Q1 , Q2 , Q3 的波形图如图解 5-5 所示，可动。
3. 试分析图 P5-3 所示电路的逻辑功能，列真值表，并写出逻辑函数表达式。
图 P5-3 解：该电路的状态转移真值表（状态表）如表解 5-3 所示，求得触发器的特征方程为：
4. 设图 P5-4 中各触发器的初始状态皆为 0，试画出在 CP 的作用下各触发器 Q 端的波形 图。
图 P5-4 解：各电路的状态方程为：