电路板的设计规则

本文由mmmxgcom贡献
ppt文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。
第8章 电路板的设计规则
8.1 设 计 规 则 8.2 设计规则检查
8.1 设 计 规 则
8.1.1 设计规则概述
在PCB窗口中执行菜单命令【Design】 PCB窗口中执行菜单命令 Design】 窗口中执行菜单命令【 /【Rules】将出现下图所示的设计规则 Rules】 （Design Rules）设置对话框。 Rules）设置对话框。
8.1.2 布线设计规则设置
1．【Clearance Constraint】选项 Constraint】
2．【Routing Corners】选项 Corners】
3．【Routing Layers】选项 Layers】
4．【Routing Priority】选项 Priority】
设置布线优先级别。布线优先级别是 设置布线优先级别。 指程序允许用户设定各个网络布线的顺 优先级高的网络布线早， 序。优先级高的网络布线早，优先级低 的网络布线晚。 SE提供了 的网络布线晚。Protel 99 SE提供了 0～100共101个优先级选择，数字0代 100共101个优先级选择 数字0 个优先级选择， 表的优先级最低，100代表的优先级最 表的优先级最低，100代表的优先级最 布线优先级设置对话框下图所示。 高。布线优先级设置对话框下图所示。 Attributes栏中的 栏中的Routing 在Rule Attributes栏中的Routing Priority下拉列表框处设置优先级 Priority下拉列表框处设置优先级。 下拉列表框处设置优先级。
5．【Routing Topology】选项 Topology】
在Rule Attributes栏中的下拉列表 Attributes栏中的下拉列表 框中有7种拓扑结构可选： 框中有7种拓扑结构可选：最短连线 Shortest）、水平连（Horizontal）、 ）、水平连 （Shortest）、水平连（Horizontal）、 垂直连线（Vertical）、 ）、简单菊花形 垂直连线（Vertical）、简单菊花形 Daisy-Simple）、 ）、由中间向外的菊花 （Daisy-Simple）、由中间向外的菊花 Daisy-MidDriven）、 ）、平衡菊花形 形（Daisy-MidDriven）、平衡菊花形 Daisy-Balanced）、 ）、放射星形 （Daisy-Balanced）、放射星形 Starburst）。 （Starburst）。
6．【Routing Via Style】 Style】
7．【SMD To Neck-Down Constraint】选项 NeckConstraint】
8．【SMD To Corner Constraint】选项 Constraint】
9．【SMD To Plane Constraint】选项 Constraint】
10．【Width Constraint】选项 10． Constraint】
8.1.3 制造设计规则设置
在设计规则中选择Manufacturing 在设计规则中选择Manufacturing 选项卡显示下图所示的窗口。 选项卡显示下图所示的窗口。
1．【Acute Angle Constraint】选项 Constraint】
设置锐角限制规则。
2．【Hole Size Constraint】选项 Constraint】
3．【Layer Pairs】选项 Pairs】
4．【Minimum Annular Ring】选项 Ring】
5．【Past

e Mask Expansion】选项 Expansion】
6．【Polygon Connect Style】选项 Style】
7．【Power Plane Clearance】选项 Clearance】 8．【Power Plane Connect Style】选 Style】 项
9．【Solder Mask Expansion】选项 Expansion】 10．【Testpoint Style】选项 10． Style】
11．【Testpoint Usage】选项 11． Usage】
8.1.4 高频电路设计规则设置
在设计规则中选择High Speed选项 在设计规则中选择High Speed选项 卡则出现如下图所示的窗口。 卡则出现如下图所示的窗口。
1．【Daisy Chain Stub Length】选项 Length】
2．【Length Constraint】选项 Constraint】
3．【Matched Net Lengths】选项 Lengths】
4．【Maximum Via Count Constraint】选项 Constraint】
5．【Parallel Segment Constraint】选项 Constraint】
6．【Vias Under SMD Constraint】选项 Constraint】
8.1.5 元件布局规则设置
在设计规则对话框中选择 Placement选项卡出现如下图所示的窗 Placement选项卡出现如下图所示的窗 口。
1．【Component Clearance Constraint】选 Constraint】 项
2．【Component Orientations Rule】选项 Rule】
3．【Net To Ignore】选项 Ignore】
4．【Permitted Layers Rule】选项 Rule】 5．【Room Definition】选项 Definition】
8.1.6 信号完整性规则设置
1．【Flight Time-Falling Edge】选项 TimeEdge】
2．【Flight Time-Rising Edge】选项 TimeEdge】
3．【Impedance Constraint】选项 Constraint】 4．【Overshoot-Failing Edge】选项 OvershootEdge】 5．【Overshoot-Rising Edge】选项 OvershootEdge】
6．【Signal Base Value】选项 Value】
7．【Signal Stimulus】选项 Stimulus】
8．【Signal Top Value】选项 Value】
9．【Slope-Falling Edge】选项 SlopeEdge】
10．【Slope-Rising Edge】选项 10． SlopeEdge】
11．【Supply Nets】选项 11． Nets】 12．【Undershoot-Falling Edge】选项 12． UndershootEdge】 13．【Undershoot-Rising Edge】选项 13． UndershootEdge】
8.1.7 其他相关规则设置
Other选项卡的窗口如下图所示。 Other选项卡的窗口如下图所示。 选项卡的窗口如下图所示
1．【Short-Circuit Constraint】选项 ShortConstraint】
2．【Un-Connected Pin Constraint】选项 UnConstraint】
3．【Un-Routed Nets Constraint】选项 UnConstraint】
8.2 设计规则检查
8.2.1 设计规则检查
启动【Tool】菜单中的【 启动【Tool】菜单中的【Design Rule Check】命令， Check】命令，屏幕上会弹出如下图所示 的电路设计规则检查设置对话框。 的电路设计规则检查设置对话框。
1．Report选项卡 Report选项卡 该选项卡分为6个区域。 该选项卡分为6个区域。 Rules区域 ? Routing Rules区域 本区的功能是采用下面哪些布线规 则检查电路。 则检查电路。 ? Manufacturing Rul

es 本区的功能是采用下面哪些电路板 制造规则检查电路。 制造规则检查电路。
High Speed Rules区域 Rules区域 本区的功能是设置采用下列哪种高频 电路设计规则检查电路。 ? Placement Rules区域 Rules区域 本区的功能是设置采用下列哪种放置 元件的设计规则检查电路。 ? Signal Integrity Rules区域 Rules区域 本区的功能是设置采用下列哪种信号 完整性设计规则检查电路。
2．On-Line选项卡 On-Line选项卡 3．执行电路板检查功能 8.2.2 清除错误标记 执行菜单命令【TOOL】 执行菜单命令【TOOL】/【Reset Error Markers】，该命令能将违规位置 Markers】 高亮绿色错误标记清除掉。 高亮绿色错误标记清除掉。

1