fpga8选1数据选择器

FPGA实验报告

设计原理图及源程序LIBRARY IEEE;

USE MUX8 IS

PORT(D:IN STD_LOGIC_VECTOR(7 DOWNTO 0); A:IN STD_LOGIC_VECTOR(2 DOWNTO 0); Q:OUT STD_LOGIC);

END ENTITY MUX8;

ARCHITECTURE one OF MUX8 IS

BEGIN Q<=D(0) WHEN A="000" ELSE

D(1) WHEN A="001" ELSE

D(2) WHEN A="010" ELSE

D(3) WHEN A="011" ELSE

D(4) WHEN A="100" ELSE

D(5) WHEN A="101" ELSE

D(6) WHEN A="110" ELSE

D(7) WHEN A="111" ELSE

'Z';

END one;

仿真波形图

实验

总结及个人心得体会

通过本次实验，复习了之前学习的条件信号赋值语句。条件信号赋值语句在执行时，首先要进行条件判断，然后再进行信号赋值操作。同时，进一步加强了对8选1数据选择器的逻辑功能的理解。

教师

评分

教师签名

日期操作成绩报告成绩