数字逻辑-实验七计数器
数字逻辑实验指导书(1)
数字逻辑实验指导书(1)-CAL-FENGHAI.-(YICAI)-Company One1实验一实验箱及小规模集成电路的使用一实验目的1 掌握实验箱的功能及使用方法2 学会测试芯片的逻辑功能二实验仪器及芯片1 实验箱2 芯片：74LS00 二输入端四与非门 1片74LS86 二输入端四异或门 1片74LS04 六非门 1片三实验内容1 测试芯片74LS00和74LS86的逻辑功能并完成下列表格。
（1） 74LS00的14脚接＋5V电源，7脚接地；1、2、4、5、9、10、12、13脚接逻辑开关，3、6、8、11接发光二极管。
（可以将1、4、9、12接到一个逻辑开关上，2、5、10、13接到一个逻辑开关上。
）改变输入的状态，观察发光二极管。
74LS86的接法74LS00基本一样。
表 74LS86的功能测试（2）分析74LS00和74LS86的四个门是否都是完好的。
2 用74LS00和74LS04组成异或门，要求画出逻辑图，列出异或关系的真值表。
（3）利用74LS00和74LS04设计一个异或门。
画出设计电路图。
实验二译码器和数据选择器一实验目的1继续熟悉实验箱的功能及使用方法2掌握译码器和数据选择器的逻辑功能二实验仪器及芯片1 实验箱2 芯片：74LS138 3线－8线译码器 1片74LS151 八选一数据选择器 1片74LS20 四输入与非门 1片三实验内容1 译码器功能测试（74LS138）芯片管脚图如图所示，按照表连接电路，并完成表格。
其中16脚接＋5V，8脚接地，1～6脚都接逻辑开关，7、9、10、11、12、13、14、15接发光二极管。
2 数据选择器的测试（74LS151）按照表连接电路，并完成表格。
其中16脚接＋5V，8脚接地；9、10、11，为地址输入端，接逻辑开关；4、3、2、1、12、13、14、15为8个数据输入端，接逻辑开关；G为选通输入端，Y为输出端，接发光二极管。
选通端 地址输入端 数据输入端 输出 G A 2 A 1 A 0 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 Y 1 × × × × × × × × × × × 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0 1 0 1 1 1 1 0 0 0 0 0 0 1 1 1 0 1 0 1 1 1 1 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 1 1 1 0 0 1 1 0 0 0 1 1 0 1 1 0 0 1 1 1 0 011111113 分别用74LS138（配合74LS20）和74LS151实现逻辑函数),,,(7421m m m m F ∑=,要求画出逻辑图。
青岛科技大学数电实验七 计数器
6
Q
K
7
Q
K
6
Q
C D
K
14
15
14
15
Rd
青岛科技大学自动化与电子工程学院
数
字
电
子
技 术
青岛科技大学自动化与电子工程学院
实验电路2 (图7.3）
Q3 Q2 Q1 Q0
上升沿触发
4
10
U1 B
SD SD
U1 A
SD
10
4
数
9
U2 B Q D C LK
C D
U2 A Q
SD
字
8
QDBiblioteka C LK12 11青岛科技大学自动化与电子工程学院
实验电路1 (图7.1-2）
Q3 Q2 Q1
四位二进制加法计数器
Q0
数
10 10 4
Single Pulse 下降沿触发
4
U1 B
字
电
SD
SD
SD
Q
J C LK
Q
J C LK
Q
J C LK
Q
SD
9
11 13
1
U1 A 5 3 1
C D
U2 B 9 11 13 12 7 4 A LS1 1 2
青岛科技大学自动化与电子工程学院
注意事项
数
字
电
子
技 术
采用触发器时应注意悬空脚的使用，最 好不悬空，应接高电平。 电路中的芯片一定要接电源。 要求画出计数器的状态表、状态图和时 序图如：十进制计数器的状态图如下：
0000 0001 0010 0011
1001
0100
1000
实验7 计数器实验
班级姓名学号一、实验项目：计数器二、使用集成块型号：74LS00、74LS161、74LS74.三、实验内容：1、测试74LS161十六进制计数器的逻辑功能。
CP脉冲输入端；CR异步清零端；LD同步置数端；CT T、CT P计数允许控制端；CO进位输出端。
D3、D2、D1、D0数据输入端；Q3、Q2、Q1、Q0输出端；2、利用直接清零法，使用计数器74LS161和与非门74LS00构成十二进制计数器，并画出状态图。
3、用预置数据法，使用计数器74LS161和与非门74LS00构成构成七进制计数器，并画出状态图。
4、采用级联法，使用两片74LS161和与非门74LS00构成二十四进制计数器，画出逻辑电路图，根据逻辑图连线。
利用单脉冲输入源给CP端加入脉冲信号，观察输出Q3Q2Q1Q0端的状态变化，并画出状态图。
5、用74LS74D触发器构成两位二进制异步加法计数器。
6、用74LS74D触发器构成两位二进制异步减法计数器，将左图电路中的低位触发器的Q端和高位的CP端相连接，构成减法计数器。
置数和清零的区别：清零的信号是立即产生的，比如都对于十进制来说，若采用清零法，则应该利用9的二进制，1001的下一位1010来产生脉冲信号，将输出端的第一位和第三位通过与非门得到低电平将161清零，也就是说我们利用的真正状态是10的二进制。
而如果我们采用置数法，因为芯片的设计原因，在计数器进入9的二进制1001后，输出端并没有立即置数，而是保持该状态不变，直到下一个时钟脉冲的上升沿到来为止，这个1001是一个稳定的状态，我们利用它的第0位和第三位通过与非门得到低电平将161置位为0000，才能形成十进制，那么我们利用的真正状态是9的二进制，而不是10，这就是清零与置数的根本区别。
数字逻辑实验报告
数字逻辑实验报告数字逻辑实验报告引言：数字逻辑是计算机科学中的基础知识，它研究的是数字信号的处理与传输。
在现代科技发展的背景下，数字逻辑的应用越来越广泛，涉及到计算机硬件、通信、电子设备等众多领域。
本实验旨在通过设计和实现数字逻辑电路，加深对数字逻辑的理解，并掌握数字逻辑实验的基本方法和技巧。
实验一：逻辑门电路设计与实现逻辑门是数字电路的基本组成单元，由与门、或门、非门等构成。
在本实验中，我们设计了一个4位全加器电路。
通过逻辑门的组合，实现了对两个4位二进制数的加法运算。
实验过程中，我们了解到逻辑门的工作原理，掌握了逻辑门的真值表和逻辑方程的编写方法。
实验二：多路选择器的设计与实现多路选择器是一种常用的数字逻辑电路，它可以根据控制信号的不同，从多个输入信号中选择一个输出信号。
在本实验中，我们设计了一个4位2选1多路选择器电路。
通过对多路选择器的输入信号和控制信号的设置，实现了对不同输入信号的选择。
实验过程中，我们了解到多路选择器的工作原理，学会了多路选择器的真值表和逻辑方程的编写方法。
实验三：时序逻辑电路的设计与实现时序逻辑电路是一种能够存储和处理时序信息的数字逻辑电路。
在本实验中，我们设计了一个简单的时序逻辑电路——D触发器。
通过对D触发器的输入信号和时钟信号的设置，实现了对输入信号的存储和传输。
实验过程中，我们了解到D触发器的工作原理，掌握了D触发器的真值表和逻辑方程的编写方法。
实验四：计数器电路的设计与实现计数器是一种能够实现计数功能的数字逻辑电路。
在本实验中，我们设计了一个4位二进制计数器电路。
通过对计数器的时钟信号和复位信号的设置，实现了对计数器的控制。
实验过程中，我们了解到计数器的工作原理，学会了计数器的真值表和逻辑方程的编写方法。
结论：通过本次实验，我们深入了解了数字逻辑的基本原理和应用方法。
通过设计和实现逻辑门电路、多路选择器、时序逻辑电路和计数器电路，我们掌握了数字逻辑实验的基本技巧，并加深了对数字逻辑的理解。
实验七集成计数器
实验七集成计数器一、实验目的1．熟悉集成计数器的逻辑功能和各控制端作用。
2．掌握计数器使用方法。
二、实验原理中规模集成电路计数器的应用十分普及。
然而，定型产品的种类是很有限的。
常用的多为十进制、二进制、十六进制几种。
因此必须学会用已有的计数器芯片构成其它任意进制计数器的方法。
本实验采用中规模集成电路计数器74LS93芯片，它的集成单元是二进制计数器，它是由四个主从JK触发器和附加电路组成的，最长计数周期是16，适当改变外引线，可以构成不同长度的计数周期。
74LS93逻辑图外引线排列如图所示。
如果使用该计数器的最大长度（四位二进制），可将B IN 输入同A IN输出连接，由A IN输入计数脉冲。
接电平显示置零/计数功能表三、实验仪器和器件1．实验仪器（1）DZX-2B 型电子学综合实验装置 1台 （2）双踪四迹示波器（YB4320A 型） 2．器件（1）74LS00 （二输入端四与非门） （2）74LS20 （四输入端二与非门） （5）74LS93 （异步二进制计数器） 四、实验内容1．集成计数器74LS93功能测试。
1 2 3 4 5 6 774LS93引脚排列1Hz 方波接逻辑电平图7-1二—十六进制计数器接电平显示表6-12．用集成计数器74LS93构成计数周期为6、10、7、9、14、15的二进制计数器。
表7-21Hz 方波接电平显示 图7-2二—六进制计数器表7-31Hz 方波接电平显示 图7-3二—十进制计数器1Hz 方波接电平显示 图7-4二—七进制计数器1Hz 方波接电平显示 图7-5二—九进制计数器冲或 1Hz 波接电平显示 图7-6二—十四进制计数器表7-7五、实验报告要求1．自行设计实验电路和实验表格，记录、整理实验数据； 参见图7-1~图7-2和表7-1~表7-2。
2．集成计数器74LS93是同步还是异步计数器？是加法还是减法计数器？ 集成计数器74LS93是异步加法计数器。
数字逻辑电路实验报告
一、实验目的1. 熟悉数字逻辑电路的基本原理和基本分析方法。
2. 掌握常用逻辑门电路的原理、功能及实现方法。
3. 学会使用数字逻辑电路实验箱进行实验操作，提高动手能力。
二、实验原理数字逻辑电路是现代电子技术的基础，它由逻辑门电路、触发器、计数器等基本单元组成。
本实验主要涉及以下内容：1. 逻辑门电路：与门、或门、非门、异或门等。
2. 组合逻辑电路：半加器、全加器、译码器、编码器等。
3. 时序逻辑电路：触发器、计数器、寄存器等。
三、实验仪器与设备1. 数字逻辑电路实验箱2. 示波器3. 信号发生器4. 万用表5. 逻辑笔四、实验内容及步骤1. 逻辑门电路实验（1）与门、或门、非门、异或门原理实验步骤：1）按实验箱上的逻辑门电路原理图连接电路；2）使用信号发生器产生输入信号，用逻辑笔观察输出信号；3）分析实验结果，验证逻辑门电路的原理。
（2）组合逻辑电路实验步骤：1）按实验箱上的组合逻辑电路原理图连接电路；2）使用信号发生器产生输入信号，用逻辑笔观察输出信号；3）分析实验结果，验证组合逻辑电路的原理。
2. 时序逻辑电路实验（1）触发器实验步骤：1）按实验箱上的触发器原理图连接电路；2）使用信号发生器产生输入信号，用示波器观察输出信号；3）分析实验结果，验证触发器的原理。
（2）计数器实验步骤：1）按实验箱上的计数器原理图连接电路；2）使用信号发生器产生输入信号，用示波器观察输出信号；3）分析实验结果，验证计数器的原理。
五、实验结果与分析1. 逻辑门电路实验实验结果：通过实验，我们验证了与门、或门、非门、异或门的原理，观察到了输入信号与输出信号之间的逻辑关系。
2. 组合逻辑电路实验实验结果：通过实验，我们验证了半加器、全加器、译码器、编码器的原理，观察到了输入信号与输出信号之间的逻辑关系。
3. 时序逻辑电路实验实验结果：通过实验，我们验证了触发器、计数器的原理，观察到了输入信号与输出信号之间的时序关系。
数字电子实验 实验七 计数器及其应用 ppt课件
× × ×× ×
保
× × ×× ×
保
数字电子实验 实验七 计数器及其应用
LL D2 D3
数 持 持
四、实验原理
1、测试计数器74LS161的功能 在实验箱上安装电路，74LS161的输出端Q3 ~ Q0
接LED指示区插孔，74LS161的CP接单脉冲SP1（每 按单脉冲按钮AN1，给出一个正脉冲），检查实验 电路接线无误之后打开实验箱电源，测试计数器 74LS161的功能。
瞬 CP 1011 1010 1001 1000 0111 0110 时
过
十二进制计数器状态转换图
渡
状
态 对于复位法，随数着字电计子实数验 实器验七被计数置器及0其，应用复位信号随之消失。
四、实验原理
复位法
1 CP
&
Q0 Q1 Q2 Q3
P
QCC
T
74LS161
CP D0 D1 D2 D3
LD 1 Cr
数字电子实验 实验七 计数器及其应用
实验七 计数器及其应用
一、实验目的
1、熟悉集成计数器的功能。 2、掌握二进制计数器和十进制计数器的工作原理和使 用方法。 3、掌握任意进制计数器的设计方法。
二、实验要求
1、测试计数器74LS161的功能 2、用74LS161和逻辑门实现一个十二进制加法计数器 3、用两片74LS161构成二十四进制加法计数器
收获。
数字电子实验 实验七 计数器及其应用
六、实验报告要求
1、要求使用长江大学标准实验报告纸。报告纸上的姓 名、实验日期、房间、班级、序号、周次、星期和 指导教师等内容都要写完整。
2、实验报告应包含如下部分：
① 实验名称 ② 实验目的 ③ 实验器材 ④ 实验原理 ⑤ 实验步骤 ⑥ 实验结果 ⑦ 实验体会
数字逻辑-实验七计数器
数字逻辑实验（基于Multisim）实验七主题：计数器及其应用实验工具：Multisim11仿真环境；实验要求：(1)学会用集成电路构成计数器的方法。
(2)掌握中规模集成计数器的使用及功能测试方法。
(3)掌握用置位法和复位法实现任意进制计数器及其测试方法。
(4)运用集成计数器构成1/N 分频器。
(5)根据实验过程，认真撰写实验报告，记录实验结果和实验中遇到的问题。
实验题目：1、用D 触发器构成异步二进制加法/减法计数器，设计电路图并测试功能。
2、74LS161是四位二进制同步集成加法计数器，测试并列出其功能表。
3、转换为4、8进制计数器：电路如图5、6所示，观察记数情况，列表测试其真值表。
4、将电路连接成九进制、十五进制计数器，自行设计电路图，列表测试其真值表。
实验说明：1. 用 D触发器构成异步二进制加法/减法计数器，观察输出状态的变化，并用示波器观察时序波形，记录之。
（1）异步二进制加法计数器（计数值为 16）用4只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只 D 触发器接成T’触发器，再由低位触发器的反相输出端Q与相邻高位触发器的 CLK端相连接。
（2）异步二进制减法计数器（计数值为 16）若将上面的连接方法稍作改动，即将低位触发器的 Q 端与相邻高位触发器的 CLK 端相连接，即构成了四位二进制异步减法计数器。
2、74LS161计数器十六进制测试（1）74LS161引脚图图1 74LS16计数器引脚图74LS161的各引脚功能介绍如下；LDN：置数端，低电平有效，其同步置数，即使该输入为低电平，其输入的状态并不反映到输出端，而是等到CP上升沿时输出才发生变化；CLRN:清零端，低电平有效，其为异步清零，即该输入为低电平时，无论当时的时钟状态及其他输入状态如何，其输出端变为零，即QAQBQCQD=0000；ENT、ENP :工作状态控制端；QA、QB、QC、QD:计数器的输出端，其中QD为最高位，QA为最低位；A、B、C、D:计数器预置输入，通过置数端可将其输入状态反映在输入端；RCO：进位输出，当计数器满一个周期其输出一个高电平；CLK:时钟输入端，其为上升沿有效。
数字电路实验计数器
实验八计数器一、实验目的1．熟悉由集成触发器构成的计数器电路及其工作原理。
2．熟悉掌握常用中规模集成电路计数器及其应用方法。
二、实验原理和电路所谓计数，就是统计脉冲的个数，计数器就是实现“计数”操作的时序逻辑电路。
计数器的应用十分广泛，不仅用来计数，也可用作分频、定时等。
计数器种类繁多。
根据计数体制的不同，计数器可分成二进制（即2”进制）计数器和非二进制计数器两大类。
在非二进制计数器中，最常用的是十进制计数器，其它的一般称为任意进制计数器。
根据计数器的增减趋势不同，计数器可分为加法计数器—随着计数脉冲的输入而递增计数的；减法计数器—随着计数脉冲的输入而递减的；可逆计数器—既可递增，也可递减的。
根据计数脉冲引入方式不同，计数器又可分为同步计数器—计数脉冲直接加到所有触发器的时钟脉冲（CP）输入端；异步计数器—计数脉冲不是直接加到所有触发器的时钟脉冲（CP）输入端。
1.异步二进制加法计数器异步二进制加法计数器是比较简单的。
图是由4个JK（选用双JK74LS112）触发器构成的4位二进制（十六进制）异步加法计数器，图和（c）分别为其状态图和波形图。
对于所得状态图和波形图可以这样理解：触发器FF O（最低位）在每个计数沿（CP）的下降沿（1 → 0）翻转，触发器FF1的CP端接FF0的Q0端，因而当FF O（Q O）由1→ 0时，FF1翻转。
类似地，当FF1（Q1）由1→0时，FF2翻转，FF2（Q2）由1→0时，FF3翻转。
4位二进制异步加法计数器从起始态0000到1111共十六个状态，因此，它是十六进制加法计数器，也称模16加法计数器（模M=16）。
从波形图可看到，Q0 的周期是CP周期的二倍；Q1 是Q0的二倍，CP的四倍；Q2是Q1 的二倍，Q0的四倍，CP的八倍；Q3是Q2的二倍，Q1的四倍，Q0的八倍，CP的十六倍。
所以Q0 、Q1、Q2、Q3分别实现了二、四、八、十六分频，这就是计数器的分频作用。
计数器原理及其测试
实验七计数器原理及其测试1.利用74LS160，分别用清零法和置数法设计一个七进制计数器。
清零法：74LS1160具有异步清零功能，计数达到7，通过门电路产生清零信号实现清零，由于异步清零，故0111出现时间极短（过渡态），所以共包括了0000到0110七个状态。
将示波器与个输出端分别相连得到输出波形图：CP与QACP与QBCP与QCCP 与QDCP 与Cr置数法：74LS160有同步置数功能，由于是同步故没有过渡态，图示从0011开始，七个CP 后计数达到1001，产生置数信号，下一个CP 到来时置入0011。
CP 与QACP与QBCP与QCCP与QDCP与Cr2.分别用74LS163和74LS161设计13进制计数器，采用清零法实现，并用数码管显示结果。
画出完整电路图，并写出状态转换关系。
设计思路：74LS161和74LS163的差别在于74LS161是异步清零，而74LS163是同步清零。
故在设计时，对于74LS161存在过渡态（1011），计数达1101时通过门电路产生清零信号。
而74LS163则不存在过渡态，计数达1100产生清零信号，下一个CP到达时被清零。
外加上转码电路即可显示结果。
74LS161实现：状态转换：0000—0001—0010—0011—0100—0101—0110—0111—1000—1001—1010—1011—1100—1101（过渡态，实际不出现该状态）--0000 74LS163实现：状态转换：0000—0001—0010—0011—0100—0101—0110—0111—1000—1001—1010—1011—1100--0000实验结果：通过实验发现，理论上74LS163同步清零无过渡态可以计数至12（1100），但在实际中，1100状态保持时间极短，很难得到图像结果。
3. 设计一个用3位数码管指示的60进制计数器，并用三只开关控制实现数据保持，计数及清零功能。
实验7 计数器原理及其测试
实验7 计数器原理及其测试实验内容：
1.利用74LS160分别用异步清零与置数法实现7进制
（1）异步清零法
仿真图：
计数时电路的状态（QdQcQbQa）的转换关系为0000—0001—0010—0011—0100—0101—0110—0000
（2）置数法
仿真图：
计数时电路的状态（QdQcQbQa）的转换关系为0011—0100—0101—0110—0111—1000—1001—0011
2.分别用74LS161和74LS163设计模13计数器，采用清零法实现，并用数码管显示实验结果。
画出电路图，并写出各自的状态转换关系。
状态转换：0000—0001—0010—0011—0100—0101—0110—0111—1000—1001—1010—1011—1100—0000（异步清零）
状态转换：0000—0001—0010—0011—0100—0101—0110—0111—1000—1001—1010—1011—1100—0000（同步清零）
3设计一个用3位数码管指示的六十进制计数器，并用三只开关控制计数器的数据保持，计数和清零功能。
三位数码管中后两位显示六十进制，从0—59，最高位则为满六十进制后想高位进一。
数字逻辑教学课件计数器
控制算法的实现
04
CHAPTER
计数器的实现方式
简单、基础
总结词
通过使用基本的逻辑门电路（如AND、OR、NOT门）来实现计数器的功能。每个门电路都有一定的逻辑功能，通过组合这些门电路可以实现计数器的各种操作，如计数、清零、置数等。这种实现方式虽然简单，但需要大量的门电路，因此只适用于较小的计数器。
计数器的基本原理是利用触发器的翻转特性，对输入信号的脉冲个数进行计数。
当输入信号的脉冲到达时，触发器会翻转状态，从而增加计数值。
计数器可以根据计数的进制数分为二进制计数器、十进制计数器和任意进制计数器。
此外，根据计数器的功能和结构，还可以分为同步计数器和异步计数器、加法计数器和减法计数器等。
02
详细描述
VS
灵活、可定制
详细描述
可编程逻辑器件（PLD）是一种可以通过编程来实现任意数字逻辑功能的芯片。利用PLD实现计数器，可以通过编程语言（如VHDL或Verilog）编写计数器的逻辑电路，然后将其下载到PLD芯片中实现。这种实现方式具有高度的灵活性和可定制性，可以根据实际需求进行任意规模的计数器设计。同时，PLD还具有可重复编程的优点，可以多次修改和重新编程。
任意进制计数器可以通过组合触发器和门电路实现，其结构和实现方式与十进制计数器类似，但进制的位数和计数的范围可以根据需要进行调整。
任意进制计数器的特点是灵活性高，可以根据实际需求进行定制。
同步计数器的特点是时钟信号的控制下状态变化一致，计数速度快且稳定；异步计数器的特点是触发器的状态变化不同步，可能会产生竞争冒险现象，需要采取措施进行消除。
调制解调
计数器在调制解调过程中用于实现信号的调制和解调，通过对信号的频率和相位进行计数，可以将数字信号转换为模拟信号或反之。
《数字逻辑》实验 组合逻辑电路实验
组合逻辑电路实验一一、实验目的1、熟悉半加器、全加器的实验原理，学习电路的连接；2、了解基本74LS系列器件（74LS04、00、32）的性能；3、对实验结果进行分析，得到更为优化的实验方案。
二、实验内容1、按照实验原理图连接电路。
2、实验仪器：74LS系列的芯片、导线。
实验箱内的左侧提供了插放芯片的地方，右侧有控制运行方式的开关KC0、KC1及KC2。
其中KC1用来选择实验序号。
序号为0时，手动进行。
自动运行时按加、减选择所做实验的序号。
试验箱内有分别用于手动和自动实验的输入的控制开关K n和S n。
3、三、实验原理实验原理图如下：四、实验结果及分析1、将实验结果填入表1-1表1-1 2、实验结果分析 由实验结果可得半加和： Hi=Ai ⊕Bi 进位： Ci=AiBi则直接可以用异或门和与门来实现半加器，减少门的个数和级数，提高实验效率。
实验二 全加器一、实验目的1、掌握全加器的实验原理，用简单的与、或非门来实现全加器的功能。
2、分析实验结果，得到全加器的全加和和进位的逻辑表达式，根据表达式用78LS138和与、或、非门来实现全加器。
二、实验内容同半加器的实验，先采用手动方式，再用自动方式。
用自动方式时选实验序号2。
三、实验原理四、实验结果及其分析表1-22、实验结果分析从表1-2中的实验结果可以得到：Si=Ai Bi 1-Ci +Ai Bi 1-Ci +A i B i C i-1=Ai ⊕Bi ⊕Ci-1 Ci=AiBi+AiCi-1+BiCi-1故Si=∑)7,4,2,1(m Ci=∑)7,6,5,3(m因此可用三—八译码器74LS138和与非门实现全加器，逻辑电路图如下：实验三 三—八译码器与八—三编码器一、实验目的1、进一步了解译码器与编码器的工作原理，理解译码和编码是相反的过程。
2、在连接电路时，注意译码器74LS138和编码器74LS148使能端的有效级，知道两者的区别。
3、通过实验理解74LS148是优先权编码器。
实验七基于QuartusII原理图输入数字电路设计
74138逻辑测试电路原理图设计完毕！
26
四、全程编译
在下拉菜单“Processing” 中选择“Start Compilation”，启动全程编 译
编译完成后的 信息报告窗口
27
关于全程编译
QuartusII的编译器由一系列处理模块构成； 这些模块负责对设计项目的检错、逻辑综合、结构综合、输
出结果的编辑配置，以及时序分析； 在这一过程中，将设计项目适配到FPGA/CPLD目标器件中，
同时产生多用途的输出文件，如功能和时序信息文件，器件 编程的目标文件； 编译器首先检查出工程设计文件中可能的错误信息，以供设 计者排除，然后产生一个结构化的网表文件表达的电路原理 图文件； 启动全程编译：
任何组合逻辑电路都可以用“与门-或门”二级电路实现； 任何时序逻辑电路都可以由组合逻辑电路加上存储元件
（触发器、锁存器构成）； 人们由此提出乘积项可编程电路结构，原理结构如下：
3
低密度PLD可编程原理【早期器件】
低密度（简单） PLD，通常内部等 效门数少于500个， 只能实现通用数字 逻辑（如74系列） 的一些功能
28
五、时序仿真
工程编译完成后，设计结果是否满足设计要求， 可以通过时序仿真来分析；
时序仿真主要包含如下的设置步骤：
打开波形编辑器；
顺 序 并
设置仿真时间区域； 波形文件存盘；
不 将端口节点信号选入波形编辑器中；
是 唯 一
编辑输入波形（输入激励信号）； 总线数据格式设置
的 启动仿真器
将本机D:\Altera目录下的License.Dat文件 中的MAC号即完成破解; 右图所示为查看本机MAC地址（实际地址） 的方法。
实验七 中规模集成计数器的应用
实验七 中规模集成计数器的应用一、实验目的1．熟悉中规模集成电路计数器的功能及应用。
2．进一步熟悉数字逻辑实验箱中的译码显示功能。
二、实验原理计数器是一种中规模集成电路，其种类有很多。
如果按照触发器翻转的次序分类，可分为同步计数器和异步计数器两种；如果按照计数数字的增减可分为加法计数器、减法计数器和可逆计数器三种；如果按照计数器进位规律又可分为二进制计数器、十进制计数器、可编程N 进制计数器等多种。
常用计数器均有典型产品，不须自己设计，只要合理选用即可。
本实验选用四位二进制同步计数器74LS161做计数器，该计数器外加适当的反馈电路可以构成十六进制以内的任意进制计数器。
图1是它的逻辑符号，它除了具有二进制加法计数功能外，还具有预置数、清零、保持的功能。
图中LD 是预置数控制端，0D 、1D 、2D 、3D 是预置数据输入端，r C 是清零端，T CT 、P CT 是计数器使能控制端，0C 是进位信号输出端，它的主要功能有：（1）异步清零功能 若r C =0(输出低电平)，则输出0Q 1Q 2Q 3Q ＝0000，与其它输入信号无关，也不需要CP 脉冲的配合，所以称为“异步清零”。
（2）同步并行置数功能 在r C ＝1，且LD ＝0的条件下，当CP 上升沿到来后，触发器0Q 1Q 2Q 3Q 同时接收0D 1D 2D 3D 输入端的并行数据。
由于数据进入计数器需要CP 脉冲的作用，所以称为“同步置数”，由于4个触发器同时置入，又称为“并行”。
（3）保持功能 在r C ＝LD ＝1的条件下，T CT 、P CT 两个使能端只要有一个低电平，计数器将处于数据保持状态，与CP 及0D 1D 2D 3D 输入无关。
（4）计数功能 当r C ＝LD ＝T CT ＝P CT ＝1时，电路为四位二进制加法计数器。
在CP 脉冲作用下，电路按自然二进制递加，状态变化在0000～1111间循环。
74LS161的功能表详见表一所示。
数字逻辑实验报告
《数字逻辑实验报告》学号：139074131姓名：吴桂春班级：计134班指导老师：申元霞日期：2018.6.10实验一名称： 3-8译码设计一、实验任务设计一个3-8译码器。
二、实验原理1、列出真值表、写出逻辑函数三、实验原理图：三八译码器由三个输入端编码，输出有八个输出端。
用与门以及非门通过“导线”连接而成。
四、实验步骤：1)打开软件max+plus2，建立新目标文件开始画图。
并保存原图，设置工程指向。
2)选择芯片类型本实验选择EPF10K10LC84-3芯片3)编译配置4)时序仿真：由仿真结果可以看出，本实验仿真成功。
五、实验结果六、实验分析1、结合本次实验，简述原理图输入法设计组合电路的步骤。
设计输入原理图→电路的编译与适配→电路仿真与时序分析→管脚的重新分配与定位→器件的下载编程与硬件实现2、时序仿真波形中，输出波形与输入波形是否同步变化？如何解释输出波形中存在的毛刺？不完全同步变化，存在延迟。
3、连线时，线条不能连接到器件内部，否则会出现编译错误。
同时，添加激励脉冲时a，b，c分别为2倍的关系。
加错激励信号结果也将不正确。
b5E2RGbCAP实验二名称：全加全减器设计一、实验任务设计并实现一个一位全加全减器。
二、实验原理图1.列出真值表、写出逻辑函数。
a，b，c为三个输入端，分别输入0或者1，m为控制端当m=1是全减器，m=0时是全加器，输出端s表示结果，y代表进位或借位。
p1EanqFDPw三、实验步骤：1）打开软件max+plus2，建立新目标文件开始画图。
并保存原图，设置工程指向。
2）选择芯片类型本实验选择EPF10K10LC84-3芯片3）编译配置4）时序仿真：由仿真结果可以看出，全加全减器仿真成功。
实验三名称：七段显示译码器一、实验任务设计并实现一个七段显示译码器。
二、实验原理图1. 列出真值表、写出逻辑函数8421BCD输入代码数字A3A2A1A0a b c d e f g 000000000010 000110011111 001000100102 001100001103 010********* 010*********011011000006011100011117 100000000008 1001000010092、数字显示是由0—9共有十个数字所以有四个输入端，输出端分别编码为a—g，每一个字母代表一个笔画。
数电实验报告实验七计数器逻辑功能测试及应用范文5
实验七计数器逻辑功能测试及应用一、实验目的1、熟悉中规模集成电路计数器74HC160的逻辑功能，使用方法及应用。
2、掌握构成任意进制计数器的方法。
二、实验设备及器件1、数字逻辑电路实验板2、74HC160同步加法二进制计数器 1片。
3、74HC00二输入四与非门 1片。
三、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。
根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等等。
目前，无论是TTL 还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。
集成计数器74HC160其管脚排列如图:四、实验内容一、M=1074HC160芯片构成十进制计数器：参考图如图连接电路，数码管连续显示从0到9，十个数字。
二、模6计数器通过一块74HC160和一块74HC00构成模6计数器，电路图如下如图连接电路，将输出连至数码管，可见数码管从0到5，共6个状态。
、五、实验总结通过这次试验，我对计数器的应用有了深刻的理解，计数器是数字系统中用得最多的时序逻辑电路,当我们在设计任意进制计数器(即计数模不是2及10)时,一般采用现有的中规模集成计数器芯片,通过适当的反馈连接加以实现。
数电实验7——计数器. 报告docx
深圳大学实验报告课程名称：数字电子技术实验项目名称：计数器学院：光电工程学院专业：光源与照明指导教师：**报告人：黄学号：2016 班级：实验时间：2018年12月19日实验报告提交时间：教务处制三、实验原理：计数器器件是应用较广的器件之一，它有很多型号，各自完成不同的功能，可根据不同的需要选用。
本实验选用74LS162做实验器件。
74LS162引脚图见图1。
74LS162是十进制BCD同步计数器。
Clock是时钟输入端，上升沿触发计数触发器翻转。
允许端P和T都为高电平时允许计数，允许端T为低时禁止Carry产生。
同步预置端Load加低电平时，在下一个时钟的上升沿将计数器置为预置数据端的值。
清除端Clear为同步清除，低电平有效，在下一个时钟的上升沿将计数器复位为0。
74LS162的进位位Carry在计数值等于9时，进位位Carry为高，脉宽是1个时钟周期，可用于级联。
四、实验内容与步骤：（一）实验内容：1、用1片74LS162和1片74LS00采用复位法构一个模7计数器。
用单脉冲做计数时钟，观测计数状态，并记录。
用连续脉冲做计数时钟，观测并记录Q D，Q C，Q B，Q A的波形。
2、用1片74LS162和1片74LS00采用置位法构一个模7计数器。
用单脉冲做计数时钟，观测并记录Q D，Q C，Q B，Q A的波形。
3、用2片74LS162和1片74LS00构成一个模60计数器。
2片74LS162的Q D，Q C，Q B，Q A分别接两个译码显示的D，B，C，A端。
用单脉冲做计数时钟，观测数码管数字的变化，检验设计和接线是否正确。
（二）实验接线及测试结果：1、复位法构成的模7计数器接线图及测试结果（1）复位法构成的模7计数器接线图图9.1 复位法7进制计数器接线图1 图9.2 复位法7进制计数器接线图2 图中，AK1是按单脉冲按钮，LED0，LED1，LED2和LED3是逻辑状态指示灯，100kHz 是连续脉冲源。
计数器实验原理
计数器实验原理
计数器实验的原理是基于电子数字技术实现的。
它通过将输入的电信号进行计数，并根据给定的规则输出相应的计数结果。
计数器的工作原理通常利用触发器和逻辑门电路来实现。
触发器是一种能够存储和传递信息的电子器件。
计数器中使用的触发器被称为“触发型计数器”，它能够周期性地切换输出状态，从而实现计数功能。
计数器通常有一个输入端，称为时钟输入。
时钟输入接收外部的时钟信号，根据时钟信号的变化来切换触发器的状态。
当时钟信号的边沿（上升沿或下降沿）到来时，触发器的状态会发生变化。
计数器一般有几个输出端，每个输出端对应一个计数值。
当时钟信号到来时，计数器根据规定的计数规则改变输出的计数值。
不同类型的计数器有不同的计数规则，常见的有二进制计数器、十进制计数器和BCD码计数器等。
计数器可以实现多种功能，如正向计数、负向计数、加法计数、减法计数、循环计数等。
通过不同的触发器和逻辑门的组合，可以实现各种复杂的计数功能。
计数器广泛应用于各个领域，如计算机、通信、测量等。
它们能够对事件、信号、数据等进行计数和统计，提供了有效的计数和计量手段。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字逻辑实验（基于Multisim）实验七
主题：计数器及其应用
实验工具：
Multisim11仿真环境；
实验要求：
(1)学会用集成电路构成计数器的方法。
(2)掌握中规模集成计数器的使用及功能测试方法。
(3)掌握用置位法和复位法实现任意进制计数器及其测试方法。
(4)运用集成计数器构成1/N 分频器。
(5)根据实验过程，认真撰写实验报告，记录实验结果和实验中遇到的问题。
实验题目：
1、用D 触发器构成异步二进制加法/减法计数器，设计电路图并测试功能。
2、74LS161是四位二进制同步集成加法计数器，测试并列出其功能表。
3、转换为
4、8进制计数器：电路如图
5、6所示，观察记数情况，列表测试其真值表。
4、将电路连接成九进制、十五进制计数器，自行设计电路图，列表测试其真值表。
实验说明：
1. 用 D触发器构成异步二进制加法/减法计数器，观察输出状态的变化，并用示波器观察时序波形，记录之。
（1）异步二进制加法计数器（计数值为 16）
用4只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只 D 触发器接成T’触发器，再由低位触发器的反相输出端Q与相邻高位触发器的 CLK端相连接。
（2）异步二进制减法计数器（计数值为 16）
若将上面的连接方法稍作改动，即将低位触发器的 Q 端与相邻高位触发器的 CLK 端相连接，即构成了四位二进制异步减法计数器。
2、74LS161计数器十六进制测试
（1）74LS161引脚图
图1 74LS16计数器引脚图
74LS161的各引脚功能介绍如下；
LDN：置数端，低电平有效，其同步置数，即使该输入为低电平，其输入的状态并不反映到输出端，而是等到CP上升沿时输出才发生变化；
CLRN:清零端，低电平有效，其为异步清零，即该输入为低电平时，无论当时的时钟状态及其他输入状态如何，其输出端变为零，即QAQBQCQD=0000；
ENT、ENP :工作状态控制端；
QA、QB、QC、QD:计数器的输出端，其中QD为最高位，QA为最低位；
A、B、C、D:计数器预置输入，通过置数端可将其输入状态反映在输入端；
RCO：进位输出，当计数器满一个周期其输出一个高电平；
CLK:时钟输入端，其为上升沿有效。
（2）74LS161计数器功能表
图3 74LS161功能表
●当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，为异步复位功能。
●当CR=“1”且LD=“0”时，在CP脉冲上升沿作用后，74LS161的输出端Q3、Q2、Q1、Q0的状
态分别与并行数据输入端D3，D2，D1，D0的状态相同，为同步置数功能。
●当CR=LD=“1”、EP、ET中有一个为“0”时，计数器不计数，输出端状态保持不变。
●当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。
●此外74LS161还有一个进位输出端CO，其逻辑关系是CO= Q3Q2Q1Q0 ET。
器件选择
XSFG1 函数信号发生器 1
74ALS11AM_A 与门 1
DCD_HEX 数码管 1
SPDT 开关 4
VDD、GROUND 电源、虚拟地若干
XLA1 逻辑分析仪 1
测试电路图
图 4 基于74LS161模十六计数器
74LS161计数器当ENP=ENT= LD＇=RD＇=1时，电路工作计数状态。
从电路的0000状态开始连续输入16个计数脉冲时，电路将从1111状态返回0000状态，C端从高电平跳变至低电平。
3. 任意进制计数器的构成
如果已有 N进制计数器，需要构成M进制计数器，这时有M<N和 M>N两种情况。
⑴ M<N的情况
计数器的进制转换方法有两种：清零法和置数法。
这两种方法是在计数器工作时，使它运行到特定状态时执行清零或置数的动作，从而打破计数器原有的状态循环，达到改变进制的目的。
①清零法（复位法）
清零法从根本上来说，是要在预定清零状态时，使计数器集成电路的清零控制端有效。
实现模数 M 计
数器的通用方法：选用或构造一个模数为 N（N>M）的计数器，将预定清零状态所有为 1 的输出端连入一个多输入端与非门电路，将门电路的输出连接到计数器的清零控制端。
预定清零状态的确定：若所用计数器是同步清零，则 M－1 状态为预定清零状态；若所用计数器是异步清零，则 M状态为预定清零状态。
②置数法
置数法从根本上来说，是在预定状态时使计数器集成电路的置数控制端有效。
方法与清零法的方法一致。
当然，只有具有置数控制端的计数器才能使用置数法，并且与预置数的初始值有关。
注意该计数器是同步置数还是异步置数。
⑵ M>N的情况
对 M>N的情况，必须用多片 N进制计数器组合起来才能构成 M进制计数器。
各片之间的连接方式可分为串行进位方式、并行进位方式、整体置零方式和整体置数方式几种。
若 M 可以分解为两个小于 N 的因数相乘，即 M=N1×N2，则可采用串行进位方式或并行进位方式将一个 N1 进制计数器和一个 N2 进制计数器连接起来，构成 M 进制计数器。
在串行进位方式中，以低位片的进位输出信号作为高位片的时钟输入信号；在并行进位方式中，以低位片的进位输出信号作为高位片的工作状态控制信号（计数的使能信号），两片的CP输入端同时接计数输入信号。
当 M 为大于 N 的素数时，不能分解成 N1和 N2两个数相乘，上面的方法就不行了，这时必须采用整体置零方式或整体置数方式构成 M 进制计数器。
整体置零方式是首先将两片N进制计数器按最简单的方式接成一个大于 M进制的计数器（如 N×N进制），然后在计数器计为 M 状态时译出置零信号为 0，将两片 N 进制计数器同时置零，这种方式的基本原理和 M<N 时的置零法是一样的。
而整体置数方式的原理与 M<N 的置数法也类似，首先将两片 N 进制计数器用最简单的连接方式接成一个大于 M 进制的计数器，然后在选定的某一状态下译出预置数信号为 0，将两个 N进制计数器同时置入适当的数据，跳过多余状态，获得M进制计数器。
采用这种方法要求已有的 N进制计数器本身必须具有预置数功能。
基于74LS161的模八计数器的设计及数据测试
电路图搭接如下，当J4=0时，计数器处于置零状态；当J2=0且J3=1时，计数器处于保持状态；当J3=0时，无论J2出于何种状态，计数器处于保持状态，但C=0。
J1接地时，非门74F21N工作。
该电路采用了同步预置数的工作方式，当计数器处于QDQCQBQA=0111时，用74LS11AM、74F21N和7402N译出LD＇=0的信号，将ABCD=0的信号预置入计数器，作为计数循环的初始状态。
分析知其为八进制计数器。
用Multisim 10.1得到仿真结果，仿真结果与理论分析结果完全吻合。
图 5基于74LS161的模八计数器电路图
基于74LS161的模四计数器的设计及数据测试
电路图搭接如下，当J4=0时，计数器处于置零状态；当J2=0且J3=1时，计数器处于保持状态；当J3=0时，无论J2出于何种状态，计数器处于保持状态，但C=0。
J1=1时，非门74ALS11AM工作。
该电路图采用了同步预置数的工作方式，当计数器处于QDQCQBQA=0011时，用74LS11AM、74F21N和7402N译出LD＇=0的信号，将ABCD=0的信号预置入计数器，作为计数循环的初始状态。
分析知其为四进制计数器。
用Multisim 11得到仿真结果，仿真结果与理论分析结果完全吻合。
图6基于74LS161模四计数器电路图
电路仿真测试
74LS161的模四计数器的时序图
图7 基于74LS161的模四计数器的时序图
基于74LS161的模八计数器的时序图
图8 基于74LS161的模八计数器的时序图。