基本触发器优秀课件
合集下载
数电触发器ppt课件
给触发器加一个时钟控制端CP，只有在CP端上出现时 钟脉冲时，触发器的状态才能改变。这种触发器称为钟控触 发器。
钟控触发器具有按时钟拍节工作的特点，下面我们
看看几种钟控触发器的工作原理。
14
最新版整理ppt
5.2.1 钟控R—S触发器
Q
Q
1．钟控R—S触发器的电路结构 信号输出端
保持
Q=Q，不符合触发器的逻辑关系。并且由于与非门延迟时间
不可能完全相等，在两输入端的0→1，将不能确定触发器是处
于1状态还是0状态。所以触发器不允许出现这种情况，这就是
6
基本RS触发器的约束条件。
最新版整理ppt
（3）波形分析
反映触发器输入信号取值和状态之间对应关系的图形称为波形图 例5.1.1 在用与非门组成的基本RS触发器中，设初始状态为1，已
/RD=1 /SD=0
/RD=1 /SD=×
/RD /SD 00
Qn+1 ×
功能 不定
0
1
01
0
置0
10
1
置1
/RD=0 /SD=1
1 1 Qn 保持
①当触发器处在0状态，即Qn=0时，若输入信号 RDSD＝01 或11，触发器仍为0状态；
若 RDSD＝10，触发器就会翻转成为1状态。
②当触发器处在1状态，即Qn=1时，若输入信号 RDSD＝10 或11，触发器仍为1状态；
不定
SD仍然称为置1输入端，但为高电平有效。 RD仍然称为置0输入端，也为高电平有效。
8
最新版整理ppt
基本触发器的特点总结：
（1）有两个互补的输出端，有两个稳定的状态。 （2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 （3）/RD为复位输入端，/SD为置位输入端，可以是低电平有
基本RS触发器ppt课件
R
ppt课件.
4
以Q端的状态代表触发器的状态
Q=1为触发器1态，Q=0为触发器的0态
Q=Q=0或Q=Q=1为触发器的异常状态， 是不允许出现的状态（应该约束）
常用Qn表示当前状态（现态）， Q n+1表 示下一状态（次态）
ppt课件.
5
（设2Q）n或= 非0 门基本RS触发器的逻辑功能
R
触发器是具有 记忆功能 、数字信息存 储功能 的基本单元电路。
基本RS 触发器是各种触发器中结构形 式最简单的一种。
ppt课件.
3
基本RS 触发器有哪些逻辑功能？
1，电路组成
Q
（1）逻辑电路
两个 或非 门 输入、输出端 交叉连接
输入端R、S：高电平有效 输出端Q、Q: 互补 （相反）
S
(2)逻辑符号
1
˟
0
Qn R
S
化简后得出输入信号高电平有效触发器的特性方程：
Qn+1=RQn +S ，RS=0 （约束条件）
ppt课件.
9
转化为或非-或非式：
Qn+1= R+Qn+S
逻辑波形图
S
R
Q
Q
ppt课件.
10
此课件下载可自行编辑修改，供参考！ 感谢您的支持，我们努力做得更好！
S
逻辑功能
0
0
保持（Q n+1
=Qn ）
0
1
置1（Qn+1
=1 ）
1
0
置0 ( Qn+1
=0 )
1
1
不定态
或非门的输入 输出规律：
输入有1，输出为0
第五章触发器ppt课件
入 信 号 之 后 所
10
次态Qn+1的卡诺图
S Qn
R
00 01 11 10
0× × 0
0
11 1 1 0
特性方程
Qn1 (S ) S RQn
R S 1
约束条件
触发器的特性方程就是触发器次态Qn+1 与输入及现态Qn之间的逻辑关系式
11
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为波形图
跳变
27
存在问题：时钟脉冲不能过宽，否则出现空翻现 象，即在一个时钟脉冲期间触发器翻 转一次以上。
C Q=S Q=R
S R Qn+1 0 0 Qn 01 0 10 1 1 1 不定
克服办法：采用 JK 触发器或 D 触发器
28
1、电路结构
Q
& RD
&
D触发器
Q
& SD
&
2、功能表
CP D Q n+1 1 00
5.1 概述
双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存
一位二进制码。 特点： 1、有两个稳定状态“0”态和“1”态； 2、能根据输入信号将触发器置成“0”或“1”态； 3、输入信号消失后，被置成的“0”或“1”态能
保存下来，即具有记忆功能。
1
触发器的基本概念
1.触发器有两个互补输出端：Q 、 Q 2.有两个稳定的状态：0状态和1状态； 3.在不同的输入情况下，它可以被置成0状态或1状态； 4.具有记忆（存储）功能，当输入信号消失后，所置成的
CLK S R Q Q *
X X X X Qn
0 00 0
0 01 1
1 00 1
10
次态Qn+1的卡诺图
S Qn
R
00 01 11 10
0× × 0
0
11 1 1 0
特性方程
Qn1 (S ) S RQn
R S 1
约束条件
触发器的特性方程就是触发器次态Qn+1 与输入及现态Qn之间的逻辑关系式
11
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为波形图
跳变
27
存在问题：时钟脉冲不能过宽，否则出现空翻现 象，即在一个时钟脉冲期间触发器翻 转一次以上。
C Q=S Q=R
S R Qn+1 0 0 Qn 01 0 10 1 1 1 不定
克服办法：采用 JK 触发器或 D 触发器
28
1、电路结构
Q
& RD
&
D触发器
Q
& SD
&
2、功能表
CP D Q n+1 1 00
5.1 概述
双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存
一位二进制码。 特点： 1、有两个稳定状态“0”态和“1”态； 2、能根据输入信号将触发器置成“0”或“1”态； 3、输入信号消失后，被置成的“0”或“1”态能
保存下来，即具有记忆功能。
1
触发器的基本概念
1.触发器有两个互补输出端：Q 、 Q 2.有两个稳定的状态：0状态和1状态； 3.在不同的输入情况下，它可以被置成0状态或1状态； 4.具有记忆（存储）功能，当输入信号消失后，所置成的
CLK S R Q Q *
X X X X Qn
0 00 0
0 01 1
1 00 1
数电触发器PPT演示课件PPT113页
Qn
Q n1
J
0
0
0
0
1
1
1
0
1
1
1
0
第29页，共113页。
5.2.5 电位触发方式的工作特性
电位触发方式——当钟控信号CP为低（高）电平时，触 发器不接受输入激励信号，触发器状态保持不变；当钟控信号CP 为高（低）电平时，触发器接受输入激励信号，状态发生转 移。
电位触发方式的特点： 在约定钟控信号电平（CP=1或CP=0）期间，输入激励信号
/RD=×
/ SD=1
/RD=1 /SD=0
/RD=1 /SD=×
/RD /SD 00
Qn+1 ×
功能 不定
0
1
01
0
置0
/RD=0 /SD=1
10 1
置1
1 1 Qn 保持
①当触发器处在0状态，即Qn=0时，若输入信号 RDSD＝01 或11，触发器仍为0状态；
若 RDSD＝10，触发器就会翻转成为1状态。
化，输出马上跟着改变。
在时序电路中，常常希望输入信号只作为输出变化的条件， 何时开始翻转要由节拍器（时钟）来决定。显然基本触发器不具 有这样的功能。
给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉 冲时，触发器的状态才能改变。这种触发器称为钟控触发器。
钟控触发器具有按时钟拍节工作的特点，下面我们
②当触发器处在1状态，即Qn=1时，若输入信号 RDSD＝10 或11，触发器仍为1状态；
若 RDSD＝01，触发器就会翻转成为0状态。
11
第12页，共113页。
B、激励表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变
触发器pptppt
S R Q Q 0 0 0 1 1 0 1 1 0 0
触发器输入端同时 当RS触发器输入端同时加1时，Q和Q 都变成了 。当R 触发器输入端同时加 时 和 都变成了0。 同时由 → 时 触发器的输出将会出现由0→ → 、 S同时 由 1→0时 ， 触发器的输出将会出现由 →1→0… 同时 反复切换。 反复切换。
G1 0
≥1
≥1
G2 0
G1 0
≥1
≥1
G2 0
R
S
R
S
当R=S=0时，输出不变。 时 输出不变。
基本RS触发器 基本RS触发器 RS
1 Q Q 0 0 Q Q 1
G1 0
≥1
≥1
G2 1
G1 1
≥1
≥1
G2 0
R
S 0
R Q
S Q 0
Q R=0，S=1： Q=1 ， =0 ， ： Q R=1，S=0， Q=0 ， =1 ， ， Q R=1，S=1， Q=0 ， =0 ， ，
边沿触发器
三、维持阻塞D触发器 维持阻塞D ♦ 电路结构和逻辑符号
基本RS触发器 基本RS触发器 RS G5 & Q5 G3 & Q3 G1 &
Q
1D C1
Q Q
D
& G6 Q6 CP
& G4 Q4
& G2
Q
上升沿触发
构成了D信号的输入通道。 G3 、G4 、 G5 、 G6 构成了D 信号的输入通道。 D 信号只有通过 这几个门的传送，才能到达基本RS触发器的输入端， RS触发器的输入端 这几个门的传送，才能到达基本RS触发器的输入端，使触发 器的输出状态改变。 器的输出状态改变。
触发器输入端同时 当RS触发器输入端同时加1时，Q和Q 都变成了 。当R 触发器输入端同时加 时 和 都变成了0。 同时由 → 时 触发器的输出将会出现由0→ → 、 S同时 由 1→0时 ， 触发器的输出将会出现由 →1→0… 同时 反复切换。 反复切换。
G1 0
≥1
≥1
G2 0
G1 0
≥1
≥1
G2 0
R
S
R
S
当R=S=0时，输出不变。 时 输出不变。
基本RS触发器 基本RS触发器 RS
1 Q Q 0 0 Q Q 1
G1 0
≥1
≥1
G2 1
G1 1
≥1
≥1
G2 0
R
S 0
R Q
S Q 0
Q R=0，S=1： Q=1 ， =0 ， ： Q R=1，S=0， Q=0 ， =1 ， ， Q R=1，S=1， Q=0 ， =0 ， ，
边沿触发器
三、维持阻塞D触发器 维持阻塞D ♦ 电路结构和逻辑符号
基本RS触发器 基本RS触发器 RS G5 & Q5 G3 & Q3 G1 &
Q
1D C1
Q Q
D
& G6 Q6 CP
& G4 Q4
& G2
Q
上升沿触发
构成了D信号的输入通道。 G3 、G4 、 G5 、 G6 构成了D 信号的输入通道。 D 信号只有通过 这几个门的传送，才能到达基本RS触发器的输入端， RS触发器的输入端 这几个门的传送，才能到达基本RS触发器的输入端，使触发 器的输出状态改变。 器的输出状态改变。
触发器(课件)
已有触发器的特性方程一致； （3）比较两种触发器的特性方程，根据“变量相同，
对应系数相等，则方程一定相等”的原则，求出转 换逻辑。 （4）画电路图
36
2. 转换实例
（1）JK触发器到D、T、T’和RS触发器的转换、
JK触发器
Q n 1
n
JQ
KQn
：D触发器：
Q n 1
D
n
D(Q
Qn
)
n
DQ
DQ n
CP 后，“从” 0
CP 后，“从” Qn
22
3. 特性表
表4.4.2 主从JK触发器的特性表
时钟 输入 CP J K
输出 Q n Q n1
0
0
0
0 保持
0011
1
0
0
1 置1
1011
0
1
0
0 置0
0110
1
1
0
1 翻转
1110
23
例4.4.2已知主从JK触发器输入端的电压波 形如图4.4.4所示，试画出端对应的电压波 形。假定触发器的初始状态为0 。
1
1
1
输入
SR
00 10 01 11
输出
Q n1 功能 1* 不允许 1 置1 0 置0 Q n 保持 Q n 保持 1 置1 0 置0 1* 不允许
9
例4.3.1 画出同步RS触发器输出端波形。已知同 步RS触发器的输入信号波形如图4.3.2所示，设 触发器的初始状态为0，试画出输出端波形图。
从触发器
图4.4.1 主从RS触发器的逻辑图及逻辑符号
17
2. 工作原理
（1）CP=1时，主触发器按S、R翻转，从触发器保持 （2）CP下降沿到达时，主触发器保持，从触发器根 据主触发器的状态翻转 所以，每个CP周期触发器最多可能翻转一次
对应系数相等，则方程一定相等”的原则，求出转 换逻辑。 （4）画电路图
36
2. 转换实例
（1）JK触发器到D、T、T’和RS触发器的转换、
JK触发器
Q n 1
n
JQ
KQn
：D触发器：
Q n 1
D
n
D(Q
Qn
)
n
DQ
DQ n
CP 后，“从” 0
CP 后，“从” Qn
22
3. 特性表
表4.4.2 主从JK触发器的特性表
时钟 输入 CP J K
输出 Q n Q n1
0
0
0
0 保持
0011
1
0
0
1 置1
1011
0
1
0
0 置0
0110
1
1
0
1 翻转
1110
23
例4.4.2已知主从JK触发器输入端的电压波 形如图4.4.4所示，试画出端对应的电压波 形。假定触发器的初始状态为0 。
1
1
1
输入
SR
00 10 01 11
输出
Q n1 功能 1* 不允许 1 置1 0 置0 Q n 保持 Q n 保持 1 置1 0 置0 1* 不允许
9
例4.3.1 画出同步RS触发器输出端波形。已知同 步RS触发器的输入信号波形如图4.3.2所示，设 触发器的初始状态为0，试画出输出端波形图。
从触发器
图4.4.1 主从RS触发器的逻辑图及逻辑符号
17
2. 工作原理
（1）CP=1时，主触发器按S、R翻转，从触发器保持 （2）CP下降沿到达时，主触发器保持，从触发器根 据主触发器的状态翻转 所以，每个CP周期触发器最多可能翻转一次
触发器教学课件PPT
8.2.1 JK触发器的电路组成和逻辑功能
二、逻辑功能 在CP=1期间： （（（4312）））翻置保转10持功功功功能能能能 当当当当JJJ=1K0、 1=、、0KK时K，01G13时时、时，，G，GG433与与3与与非非非非门门门门的的的的输输输输出出出出SSSS1Q，1Q、、R、GGG4414，门门门触的的的输，
端。
8.1.1 基本RS触发器
2. 当 = 0， =0时，具有置1功能 由于 =0，无论触发器现态为0态还是1态，与非门输出为1，使 =1；
而 门的两个输入端均为1， 与非门输出为0，使 =0，即触发器完成 置1。 端称为触发器的置1端或置位端。
3. 当 = 1， =1时，具有保持功能 若触发器原为0态，即 =0 =1， 门的两个输入均为1，
在CP=1期间，G3、G4 控制门开门，触发器输出状态由输入端R、S信 号决定，R、S输入高电平有效。触发器具有置0、置1、保持的逻辑功能。
真值表如下表所示
了解JK触发器的电路组成，熟悉JK触发器的电路图形符号; 掌握JK触发器的逻辑功能，能根据输入波形正确画出输出波形; 能识读集成JK触发器的引脚，会使用JK触发器。
C
P = 0 期 间
8.2.2 集成边沿JK触发器
一、边沿触发方式 利用CP脉冲上升沿触发的称为上升沿触发器，利用CP脉冲下降沿触发 的称为下降沿触发器。逻辑符号中下降沿触发器除了用“>”符号外，还在 CP引脚标注小圆圈。
如图所示。
8.2.2 集成边沿JK触发器
二、集成JK触发器
1.引脚排列和逻辑符号 如 图 所 示 为 7
RS 触发器，它有两个输入端 R、S ，字母上面的非号表示低电平有效， 即低电平时表示有输入信号、高电平时表示没有输入信号；Q、Q 是
数字电子技术基础(第五版)第五章触发器PPT课件
在时钟信号下降沿时刻，触发器 接收输入信号并改变状态。实现 方法是在主从触发器的基础上，
增加一个下降沿检测电路。
边沿触发器的特点
边沿触发器只在时钟信号的边沿 时刻改变状态，具有较高的抗干 扰能力和稳定性。同时，边沿触 发器可以实现多个触发器的级联
和同步操作。
06
集成触发器及其应用
集成触发器类型与特点
波形分析
在波形图中，可以观察到输入信号J、K以及输出信号Q、Q' 的波形变化。通过对比输入信号和输出信号的波形，可以验 证触发器的逻辑功能是否正确实现。
T触发器实现方法
T触发器定义
T触发器是一种特殊类型的触发器，其输入信号为T，输出信号为Q和Q'。当T=1时，触 发器翻转；当T=0时，触发器保持原状态不变。
和时钟信号CP接入芯片对应的引脚即可。
03
可编程逻辑器件实现
利用可编程逻辑器件（如FPGA、CPLD等）实现D触发器的功能。通过
编程配置逻辑器件的内部逻辑单元，实现D触发器的逻辑功能。
04
JK触发器和T触发器
JK触发器电路结构
基本结构
由两个可控RS触发器构成，输入信号为J和K，输出信号为 Q和Q'。
功能表
列出输入信号S、R与输出信号Q、Q'之间关系的表格，用于描述触发器的逻辑功能。功能表中应包含所有可能的 输入组合及对应的输出状态。
03
同步RS触发器及D触发器
同步RS触发器电路结构
1 2 3
基本RS触发器
由两个与非门交叉耦合构成，具有置0、置1和保 持功能。
同步RS触发器
在基本RS触发器的基础上，引入时钟信号CP， 使得触发器的状态只在CP的上升沿或下降沿发生 改变。
增加一个下降沿检测电路。
边沿触发器的特点
边沿触发器只在时钟信号的边沿 时刻改变状态，具有较高的抗干 扰能力和稳定性。同时，边沿触 发器可以实现多个触发器的级联
和同步操作。
06
集成触发器及其应用
集成触发器类型与特点
波形分析
在波形图中，可以观察到输入信号J、K以及输出信号Q、Q' 的波形变化。通过对比输入信号和输出信号的波形，可以验 证触发器的逻辑功能是否正确实现。
T触发器实现方法
T触发器定义
T触发器是一种特殊类型的触发器，其输入信号为T，输出信号为Q和Q'。当T=1时，触 发器翻转；当T=0时，触发器保持原状态不变。
和时钟信号CP接入芯片对应的引脚即可。
03
可编程逻辑器件实现
利用可编程逻辑器件（如FPGA、CPLD等）实现D触发器的功能。通过
编程配置逻辑器件的内部逻辑单元，实现D触发器的逻辑功能。
04
JK触发器和T触发器
JK触发器电路结构
基本结构
由两个可控RS触发器构成，输入信号为J和K，输出信号为 Q和Q'。
功能表
列出输入信号S、R与输出信号Q、Q'之间关系的表格，用于描述触发器的逻辑功能。功能表中应包含所有可能的 输入组合及对应的输出状态。
03
同步RS触发器及D触发器
同步RS触发器电路结构
1 2 3
基本RS触发器
由两个与非门交叉耦合构成，具有置0、置1和保 持功能。
同步RS触发器
在基本RS触发器的基础上，引入时钟信号CP， 使得触发器的状态只在CP的上升沿或下降沿发生 改变。
《基本触发器》PPT课件
由两级同步RS触 发器串联组成。 G1～G4组成从触 发器，G5～G8组 成主触发器。 CP 与CP’互补， 使两个触发器工 作在两个不同的 时区内。
Q
Q
┌
┌
1R C1 1S
CP
Q
从 触 G1 & 发 器 G3 &
Q' 主 G5 & 触 发 器 G7 &
Q
&
G2
&
G4
Q'
&
G6 1
G9
&
G8
R
CP
S
Q'
G1
G2
1
1 Q'
CP TG3
Q
Q
G3
G4
1
1
CP CP
TG2
CP CP
TG4
主触发器
从触发器
CP
CP
3 ．具有直接置0端RD和直接置1端SD的CMOS边沿D触发器
5.4 集成触发器
一、集成触发器举例
1．TTL主从JK触发器74LS72
QQ ┌┌
VccSD CP K3 K2 K1 Q
14 13 12 11 10 9 8
例5.1.1 在用与非门组成的基本RS触发器中，设初始状态为0，已
知输入R、S的波形图，画出两输出端的波形图。
解：由表5.1.1知，当R、S都为 R 高电平时，触发器保持原状
S
态不变；当S 变低电平时， 触发器翻转为1状态；当R Q 变低电平时，触发器翻转为 0状态；不允许R、S同时为 Q 低电平。
D=1
D触发器的驱动表：
D=0
0
1
D=1
D=0
37-触发器PPT模板
1.2 JK触发器
JK触发器可分为主从型和边沿型两大类。下面以边沿型 JK触发器为例介绍JK触发器的工作原理和逻辑功能。
1．电路结构与原理
下图所示为边沿JK触发器的逻辑电路图和逻辑图形符号 。
2．特征表和特性方程
触发器的逻辑功能表和稳定状态下表明J、K、Qn、Qn+1 之间换为D触发器，下图所示即为使用下 降边沿JK触发器组成的D触发器的逻辑图和逻辑图形符号。
D触发器的特性方程为：
Q n1 D
D触发器的逻辑功能表见下表
1.4 T触发器
在实际应用中，有时需要一种实现这样逻辑功能的 触发器，当控制信号T=1时，每来一个时钟信号它的状态 就翻转一次，而当T=0时，时钟信号到达后它的状态保持 不变。实现这种逻辑功能的触发器称为T触发器。
1.1 RS触发器
1．由与非门组成的基本RS触发器
（1）由与非门组成的基本RS触发器如下图所示。它由两 个与非门的输入、输出端交叉连接而成。其中，R、S为输入 端， Q、为输出端，Q、逻辑状态相反。
一般规定触发器Q端的状态作为触发器的状态，触 发器有两个稳定的状态，即当Q=1，时，称触发器处于1 状态；当Q=0，时，称触发器处于0状态。R、S平时接高 电平，处于1状态；当加负脉冲后，由1状态变为0状态。
电工电子技术
触发器
电路是电流的通路，它是由电源、负载和中间环节 三部分按一定方式组合而成的。在各种复杂的数字电路 中，不但需要对二值信号进行算术运算和逻辑运算，还 常需要将这些信号和运算结果保存起来。因此，需要使 用具有记忆功能的基本逻辑单元。能够存储1位二值信 号的基本单元电路统称为触发器。触发器按其逻辑功能 可分为RS触发器、JK触发器、D触发器和T触发器。
具有时钟脉冲控制的触发器其状态的改变与时钟脉冲 同步，所以称为同步触发器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基本触发器
重点掌握
1．触发器及其特点，触发器现态、次态和时 序的概念。
2．触发器的电路组成、逻辑功能表示和动作特 点。
3．触发器逻辑功能之间的相互转换。 5.触发器典型应用。
概述
１．触发器及其特点 触发器(Flip Flop，缩写FF)－－能够记忆二值信息 (“1” 和 “0”)的基本时序逻辑单元电路。 触发器由门电路构成，分为双稳态触发器、单稳态 触发器、无稳态触发器(多谐振荡器)等几种。本章介绍 双稳态触发器，两个稳状态分别用“1”和“0”表示。 双稳态触发器具有以下基本特点： ⑴ 有两个稳定的状态，以便于记忆“1”和“0” 。 ⑵ 在输入的触发信号作用下，电路能被置于“1” 或“0” 。
5.1.1 基本RS触发器电路组成及其特点
1． 电路组成和 逻辑符号
Q
Q
Q
Q
&
&
≥1
≥1
与非门和或非门 构成的原理电路，如
图5.1.1(a)、(b)所示。
S
RS
R
(a)与非门电路 (b)或非门电路
图 5.1.1 基本RS触发器原理电路
电路有两个输入端R和S，又称触发信号端；有两个 互反的输出端Q和Q。把Q=1，Q=0的状态称为触发器的 “1”状态，把Q=0，Q=1的状态称为触发器的“0”状态。
⑶ 输入信号消失后，电路能保持获得的状态－－ 具有“记忆” 能力。
２．触发器现态、次态和时序的概念 现态－－输入信号作用的t 时刻，触发器所处的状 态，用Qn表示 。 次态－－ t 时刻输入信号作用后，触发器获得的新 状态，用Qn+1表示。 时序－－在输入信号作用下，触发器状态更新和演 化过程的时间序列。
⑷ 状态转换图－－反映触发器“0”和“1”两种状态 之间转换及条件的图形。
⑸ 时序图－－又称输出状态演化时序波形图，类似 组合逻辑电路的波形图。
5.1 基本RS触发器
5.1.1 基本RS触发器电路组成及其基本特点 5.1.2 基本RS触发器工作原理、动作特点 5.1.3 基本RS触发器逻辑功能的表示
R
& S1
S
≥1 ≥1
R 0S
பைடு நூலகம்
R0
S
510 510
510 510
(a) 与非门 (b) 或非门 图5.1.3 基本RS触发器输入电路
5.1.2 基本RS触发器工作原理及动作特点
1． 工作原理
基本RS触发器工作原理图示如下。
输入都有效，电路处于不定 态1*
Q=1， Q=1 Q=1， Q=1 Q=0， Q=1 Q=1， Q=0
Q=0， Q=1 Q=0， Q=1
Q=0， Q=1 Q=1， Q=1 Q=1， Q=0
都为无效输入，电路保持现 态不变。即：Qn+1=Qn 。
Q=0， Q=1 Q=0， Q=1
Q=1， Q=0 Q=1， Q=0
&
1 S=1
&
&
&
&
&
&
&
0
01
R=0 S=1
10 R=0
1 S=1
0
0
R=1 S=1
1 R=1
⑵ 实际电路有什么不同?
R有效，置“0”。但从“1”到 “0”时历经不定态0*
Q=0， Q=1 Q=0， Q=1
Q=0， Q=1 Q=0， Q=0 Q=1， Q=0
输入都有效，电路处于不定 态0*
Q=0， Q=0 Q=0， Q=1
Q=0， Q=0 Q=1， Q=0
≥1
≥1
≥1
≥1
≥1
≥1
≥1
≥1
10
图5.1.4(b) 与非门基本RS触发器工作原理
问题：⑴ 电路不输入(等待状态)时，输入触发信号 处于什么状态?
⑵ 实际电路中，低电平有效如何实现?
都为无效输入，电路保持现 态不变。 即：Qn+1=Qn 。
Q=0， Q=1 Q=0， Q=1
Q=1， Q=0 Q=1， Q=0
S有效，置“1”。但从“0”到 “1”时历经不定态0*
不同的电路结构，有不同的动作特点；不同的逻辑 功能，有不同的工作原理。了解触发器的这些特点，对 本章的学习内容十分重要。
5.触发器逻辑功能的表示方法 ⑴ 逻辑电路－－实现触发器逻辑功能的电路。
⑵ 特性表－－又称功能表，用来反映触发器输出状 态的变化规律。
⑶ 特性方程－－又称状态方程，反映触发器输出状 态变化的函数式。
两个与非门(或非门)的输入和输出交叉反馈连接而 成，使电路具有了一定的记忆能力－－输入触发信号消 失，电路也能保持获得的状态。
两个触发信号输入端R和S，与非门电路为低电平 有
效输入方式，或非门电路为高电平有效输入方式。
3．基本RS触发器的输入电路和工作状态
VCC Q Q
VCC
QQ
10k 10k & 1R
显然，不应该出现Q=Q=0，或Q=Q=1的状态。
把这两种状态称为不定态，用“0*”或“1*”表示。
与非门和或非门构成的触
发器逻辑符号，如图5.1.2(a)、 Q Q
(b)所示。
SR
QQ SR
2． 基本特点
(a) 与非门 (b) 或非门
基本RS触发器是一 图5.1.2 基本RS触发器逻辑符号
种最简单的触发器，是构成其他种类触发器的基础。
01 10
10 0
0
R=1
S=0 R=1
S=0 R=1
S=1 R=1
图5.1.4(d) 或非门基本RS触发器工作原理
总结：
10 S=1
Q=1， Q=0 Q=0， Q=0 Q=0， Q=1
Q=1， Q=0 Q=1， Q=0
≥1
1 R=0
≥1
≥1
≥1
≥1
≥1
≥1
0
01
S=0 R=0
S=0
10 01
0
R=0
S=1 R=0
图5.1.4(c) 或非门基本RS触发器工作原理
≥1
1 S=1
问题：⑴ 电路初态都是先设为“0”，输入触发信号 都是“00、01、10到11，电路的输出状态有什么不同?
触发器的状态方程： Qn+1(tn) =f [Qn(tn)、xi (tn)] ３．触发器的种类
根据电路结构的不同，将触发器分为：基本RS触发 器、同步触发器、主从触发器和边缘触发器等。
根据逻辑功能的不同，将触发器分为：RS触发器、 JK触发器、D触发器和T触发器等。
根据时钟触发方式不同，将触发器分为：同步(电平) 触发器和边缘触发器等。
S有效，置“1”。但从“0” 到“1”时历经不定态
Q=1， Q=0
Q=1， Q=1 Q=0， Q=1
Q=1， Q=0 Q=1， Q=0
&
1 S=0
&
&
&
&
&
&
01
01
R=0 S=0
1 R=0
10 S=0
01
0
R=1 S=0
图5.1.4(a) 与非门基本RS触发器工作原理
&
1 R=1
R有效，置“0”。但从“1” 到“0”时历经不定态 。
重点掌握
1．触发器及其特点，触发器现态、次态和时 序的概念。
2．触发器的电路组成、逻辑功能表示和动作特 点。
3．触发器逻辑功能之间的相互转换。 5.触发器典型应用。
概述
１．触发器及其特点 触发器(Flip Flop，缩写FF)－－能够记忆二值信息 (“1” 和 “0”)的基本时序逻辑单元电路。 触发器由门电路构成，分为双稳态触发器、单稳态 触发器、无稳态触发器(多谐振荡器)等几种。本章介绍 双稳态触发器，两个稳状态分别用“1”和“0”表示。 双稳态触发器具有以下基本特点： ⑴ 有两个稳定的状态，以便于记忆“1”和“0” 。 ⑵ 在输入的触发信号作用下，电路能被置于“1” 或“0” 。
5.1.1 基本RS触发器电路组成及其特点
1． 电路组成和 逻辑符号
Q
Q
Q
Q
&
&
≥1
≥1
与非门和或非门 构成的原理电路，如
图5.1.1(a)、(b)所示。
S
RS
R
(a)与非门电路 (b)或非门电路
图 5.1.1 基本RS触发器原理电路
电路有两个输入端R和S，又称触发信号端；有两个 互反的输出端Q和Q。把Q=1，Q=0的状态称为触发器的 “1”状态，把Q=0，Q=1的状态称为触发器的“0”状态。
⑶ 输入信号消失后，电路能保持获得的状态－－ 具有“记忆” 能力。
２．触发器现态、次态和时序的概念 现态－－输入信号作用的t 时刻，触发器所处的状 态，用Qn表示 。 次态－－ t 时刻输入信号作用后，触发器获得的新 状态，用Qn+1表示。 时序－－在输入信号作用下，触发器状态更新和演 化过程的时间序列。
⑷ 状态转换图－－反映触发器“0”和“1”两种状态 之间转换及条件的图形。
⑸ 时序图－－又称输出状态演化时序波形图，类似 组合逻辑电路的波形图。
5.1 基本RS触发器
5.1.1 基本RS触发器电路组成及其基本特点 5.1.2 基本RS触发器工作原理、动作特点 5.1.3 基本RS触发器逻辑功能的表示
R
& S1
S
≥1 ≥1
R 0S
பைடு நூலகம்
R0
S
510 510
510 510
(a) 与非门 (b) 或非门 图5.1.3 基本RS触发器输入电路
5.1.2 基本RS触发器工作原理及动作特点
1． 工作原理
基本RS触发器工作原理图示如下。
输入都有效，电路处于不定 态1*
Q=1， Q=1 Q=1， Q=1 Q=0， Q=1 Q=1， Q=0
Q=0， Q=1 Q=0， Q=1
Q=0， Q=1 Q=1， Q=1 Q=1， Q=0
都为无效输入，电路保持现 态不变。即：Qn+1=Qn 。
Q=0， Q=1 Q=0， Q=1
Q=1， Q=0 Q=1， Q=0
&
1 S=1
&
&
&
&
&
&
&
0
01
R=0 S=1
10 R=0
1 S=1
0
0
R=1 S=1
1 R=1
⑵ 实际电路有什么不同?
R有效，置“0”。但从“1”到 “0”时历经不定态0*
Q=0， Q=1 Q=0， Q=1
Q=0， Q=1 Q=0， Q=0 Q=1， Q=0
输入都有效，电路处于不定 态0*
Q=0， Q=0 Q=0， Q=1
Q=0， Q=0 Q=1， Q=0
≥1
≥1
≥1
≥1
≥1
≥1
≥1
≥1
10
图5.1.4(b) 与非门基本RS触发器工作原理
问题：⑴ 电路不输入(等待状态)时，输入触发信号 处于什么状态?
⑵ 实际电路中，低电平有效如何实现?
都为无效输入，电路保持现 态不变。 即：Qn+1=Qn 。
Q=0， Q=1 Q=0， Q=1
Q=1， Q=0 Q=1， Q=0
S有效，置“1”。但从“0”到 “1”时历经不定态0*
不同的电路结构，有不同的动作特点；不同的逻辑 功能，有不同的工作原理。了解触发器的这些特点，对 本章的学习内容十分重要。
5.触发器逻辑功能的表示方法 ⑴ 逻辑电路－－实现触发器逻辑功能的电路。
⑵ 特性表－－又称功能表，用来反映触发器输出状 态的变化规律。
⑶ 特性方程－－又称状态方程，反映触发器输出状 态变化的函数式。
两个与非门(或非门)的输入和输出交叉反馈连接而 成，使电路具有了一定的记忆能力－－输入触发信号消 失，电路也能保持获得的状态。
两个触发信号输入端R和S，与非门电路为低电平 有
效输入方式，或非门电路为高电平有效输入方式。
3．基本RS触发器的输入电路和工作状态
VCC Q Q
VCC
10k 10k & 1R
显然，不应该出现Q=Q=0，或Q=Q=1的状态。
把这两种状态称为不定态，用“0*”或“1*”表示。
与非门和或非门构成的触
发器逻辑符号，如图5.1.2(a)、 Q Q
(b)所示。
SR
QQ SR
2． 基本特点
(a) 与非门 (b) 或非门
基本RS触发器是一 图5.1.2 基本RS触发器逻辑符号
种最简单的触发器，是构成其他种类触发器的基础。
01 10
10 0
0
R=1
S=0 R=1
S=0 R=1
S=1 R=1
图5.1.4(d) 或非门基本RS触发器工作原理
总结：
10 S=1
Q=1， Q=0 Q=0， Q=0 Q=0， Q=1
Q=1， Q=0 Q=1， Q=0
≥1
1 R=0
≥1
≥1
≥1
≥1
≥1
≥1
0
01
S=0 R=0
S=0
10 01
0
R=0
S=1 R=0
图5.1.4(c) 或非门基本RS触发器工作原理
≥1
1 S=1
问题：⑴ 电路初态都是先设为“0”，输入触发信号 都是“00、01、10到11，电路的输出状态有什么不同?
触发器的状态方程： Qn+1(tn) =f [Qn(tn)、xi (tn)] ３．触发器的种类
根据电路结构的不同，将触发器分为：基本RS触发 器、同步触发器、主从触发器和边缘触发器等。
根据逻辑功能的不同，将触发器分为：RS触发器、 JK触发器、D触发器和T触发器等。
根据时钟触发方式不同，将触发器分为：同步(电平) 触发器和边缘触发器等。
S有效，置“1”。但从“0” 到“1”时历经不定态
Q=1， Q=0
Q=1， Q=1 Q=0， Q=1
Q=1， Q=0 Q=1， Q=0
&
1 S=0
&
&
&
&
&
&
01
01
R=0 S=0
1 R=0
10 S=0
01
0
R=1 S=0
图5.1.4(a) 与非门基本RS触发器工作原理
&
1 R=1
R有效，置“0”。但从“1” 到“0”时历经不定态 。