四位加法器

电子设计技术课程设计

四位加法器

姓名：罗鹏

学号：09325215

专业：电子信息工程

班级：093252

指导教师：黄河

2012年11月8日

目录

一、设计目的 (3)

二、设计要求 (3)

三、设计过程 (4)

1.原理图的设计 (4)

2.程序的设计 (5)

3.功能仿真设计文件 (8)

四、设计体会 (10)

附录：A 参考文献 (11)

附录：B 评分表 (12)

一、设计目的

1.学习实用EDA设计软件QuartusⅡ，了解电路描述、综合、模拟过程。

2.学习VHDL程序中数据对象、数据类型、顺序语句、并行语句的综合使用，了解VHDL程序的基本结构。

3.掌握使用EDA工具设计数字系统的设计思路和设计方法。学习VHDL基本逻辑电路的综合设计应用。

二、设计内容

设计并调试好一个由4个1位全加器级连构成的，本级的近位输出作为下一集的近位输入。

三、设计过程

1、原理图的设计

打开QuartusⅡ，单击file，选择new ，选择BlockDiagram/Schematic类型。在原理图编辑界面中，元件选择对话框的符号名“Symbol Name”栏目内直接输入xor，或者在“Symbol Files”栏目中，用鼠标双击“xor”元件名，即可得到异或门的元件符号。用上述同样的方法也可以得到与门及输入端和输出端的元件符号。用鼠标双击输入或输出元件中原来的名称，使其变黑后就可以进行名称修改，用这种方法把输入端的名称分别更改为“in3，in4，in5”，把两个输出端的名称分别更改为“led3”和“led4”，然后按照图1所示的一位加法器逻辑电路的连接方式，用鼠标将相应的输入端和输出端及电路内部连线连接好，并以“xxx.bdf”(注意后缀是．bdf)为文件名，存在自己建立的工程目录D:\xxx内。进行存盘操作时，系统在弹出的存盘操作对话框中，自动保留了上一次存盘时的文件名和文件目录，不要随意单击“OK”按钮结束存盘，一定要填入正确的文件名并选择正确的工程目录后，才能单击“OK”按钮存盘，这是上机实验时最容易忽略和出错的地方。

图1 一位加法器原理图

四位加法器的设计中，全加器成为底层文件A0、A1、A3、A4、A5、A6、A7、A8 是8个4位二进制输入端，A2是低位来得进位输入端，T（0…3）是4位和输出端，T4是向高位进位的输出端。原理图如图2所示。

图2 四位加法器原理图

2、程序的设计

打开QuartusⅡ，单击file，选择new ，弹出下图界面，选择Verilog HDL File。

图3

进入界面进行编程，程序：

module add_j1(sum,cout,a,b,cin);

input [3:0] a,b; input cin; output[3:0] sum; output cout;

full_add1 u0(a[0],b[0],cin,sum[0],cin1); full_add1 u1(a[1],b[1],cin1,sum[1],cin2); full_add1 u2(a[2],b[2],cin2,sum[2],cin3); full_add1 u3(a[3],b[3],cin3,sum[3],cout);

endmodule

module full_add1(a,b,cin,sum,cout);

input a,b,cin; output sum,cout; wire s1,m1,m2,m3;

and(m1,a,b),(m2,b,cin),(m3,a,cin);

xor(s1,a,b),(sum,s1,cin);

or(cout,m1,m2,m3);

endmodule

根据程序点击Tools 中Netlist Viewers 接着是RTL Viewer，出来如图4所示RTL原理图。

图4 四位加法器RTL原理图

3、功能仿真设计文件

仿真，也称为模拟(Simulation)；是对电路设计的一种间接的检测方法。对电路设计的逻辑行为和功能进行模拟检测，可以获得许多设计错误及改进方面的信息。对于大型系统的设计，能进行可靠、快速、全面的仿真尤为重要。

（1）建立波形文件

进行仿真时需要先建立仿真文件。在QuartusII环境执行File的New命令，再选择弹出如下图的对话框中的Vector Waveform File项，波形编辑窗口即被打开。

图5

（2）输入信号节点

选择菜单View→Utility Windows →Node Finder ，在Filter框中选择Pins：all，再单击List按钮，即在下面的Nodes Found框中国i不过出现本设计的项目所有输入输出和近位，并全部拖到波形编辑窗口。

（3）波形文件存盘

以“xxxvwf”(注意后缀是．vwf)为文件名，存在自己建立的工程目录D\xxx 内。在波形文件存盘时，系统将本设计电路的波形文件名自动设置为“xxx.vwf”，因此可以直接单击确定按钮。

（4）进行仿真

波形文件存盘后，执行仿真器“Simulator”命令，单击弹出的“仿真开始”对话框中的“Start”按钮，即完成仿真，可通过观察仿真波形进行设计电路的功能验证。仿真如下图5：

图6 四位加法器的波形仿真结果

四、设计体会

在本次电子设计技术课程设计中，我们遇到过很多困难，但是在组员们的努力下和指导老师的指导下，我们最终战胜了这些困难，完成了四位加法器的设计。这一过程中我学到了很多东西，同时也感慨良多。更加强化了自己查阅资料的能力，这有助于提高我的自学能力。并且很好的掌握了QuartusⅡ软件的各元器件的应用仿真设计。

在编程的时候我们遇到了很多的困难，比如说：编程后程序运行的时候提示有几个错误，我们检查了很多遍没发现程序问题，我们只好咨询老师，指导老师说我们的文件名一定要一样，结果通过老师我们把这个问题解决了，我们也顺利的完成了编程，并且很好的把设计做出来了。

通过以上的问题说明了我们的专业水平还不高，一些基础的东西没有很好的应用，因此需要付出更多的时间去学习，还要付出更多的努力。这次作品成功，给我们学到很多的东西。不仅是我们的理论知识和实践能力，更是对我们毅力、应变能力。我们都学到了很多在课堂里没能学到的东西，而这些东西将为我们一生受用，为我们以后的实践能力打好很好的基础。本次课程设计更加激发了我的学习欲望，有利于我后续课程的学习，更为我们马上进入社会提供了帮助，所有实践的机会都是很宝贵的。

所以通过这次电子设计技术的课程设计我希望下次做作品的时候我们能有更好的成绩。