实验二、组合逻辑电路设计(半加器、全加器)
实验二半加器全加器
1 3 8 10
VCC
16
4
7
11 13 B1 B0 CI
A3 A2 A1 A0 5 12 V CC GND S3 15 2
B3 B2
74283
S2 S1 6 S0 9 CO 14
LED
图2-2-5 4位二进制加法器功能测试电路
表2-2-5 4位二进制加法器数据表
B 3 B 2 B1 B 0 A 3 A 2 A 1 A 0 S3S 2S1S0
实验内容
1．7486型异或门功能测试 图2-2-1中任一个异或门进行实验，输入端接逻 辑开关，输出端接LED显示。将实验结果填入表 2-2-2中，并判断功能是否正确，写出逻辑表达 式。
表2-2-2 异或门输入、输出电平关系数据表
输 入 端 A 0 0 1 1 B 0 1 0 1
输 出 端 Y
2．用异或门构成半加器 电路如图2-2-4所示，输入端 接逻辑开关，输出端接LED显 示。 将实验结果填入表2-23中，判断结果是否正确，写 出和S及进位CO的逻辑表达 式。
思考题
1. 如何利用7483和门电路实现BCD码 加法运算？ 2. 如何用两片7483实现8位二进制数加 法运算？ 3. 如何用与非门（7400）接成非门？
注意事项
1．在进行复杂电路实验时，应该先检测 所用到的每个单元电路功能是否正常，确 保单元电路能够正常工作。 2．每个集成电路工作时都必须接电源 （VCC）和地（GND）。
A3 A2 A1 A0 5 12 V CC GND S3 15 2
ห้องสมุดไป่ตู้
B3 B2
7483
S2 S1 6 S0 9 CO 14
预习要求
1．复习组合逻辑电路的分析方法，阅读教 材中有关半加器和全加器的内容，理解半 加器和全加器的工作原理。 2．熟悉7486、7483等集成电路的外形 和引脚定义。拟出检查电路逻辑功能的方 法。 3．熟悉BCD码、余3码和二进制码之间的 转换方法。 4．根据实验内容的要求，完成有关实验电 路的设计，拟好实验步骤。 5．写出预习报告，设计好记录表格。
组合逻辑电路设计之全加器半加器
班级姓名学号实验二组合电路设计一、实验目的(1)验证组合逻辑电路的功能(2)掌握组合逻辑电路的分析方法(3)掌握用SSI小规模集成器件设计组合逻辑电路的方法(4)了解组合逻辑电路集中竞争冒险的分析和消除方法二、实验设备数字电路实验箱，数字万用表，74LS00, 74LS86三、实验原理1 •组合逻辑概念通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路的过去状态无关。
因此，组合电路的特点是无“记忆性”。
在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。
所以各种功能的门电路就是简单的组合逻辑电路。
组合电路的输入信号和输出信号往往不只一个，其功能描述方法通常有函数表达式、真值表，卡诺图和逻辑图等几种。
实验中用到的74LS00和74LS86的引脚图如图所示。
00 四2输入与非门4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND2•组合电路的分析方法。
组合逻辑电路分析的任务是：对给定的电路求其逻辑功能，即求出该电路的输出与输入之间的关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。
分析一般分为(1)由逻辑图写出输出端的逻辑表达式，简历输入和输出之间的关系。
(2)列出真值表。
(3)根据对真值表的分析，确定电路功能。
3•组合逻辑电路的设计方法。
组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。
一般设计的逻辑电路的过程如图(1)通过对给定问题的分心，获得真值表。
在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量直接的逻辑关系问题，其输出变量之间是否存在约束关系，从而过得真值表或简化真值表。
(2)通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更，最后画出逻辑图。
(3)根据最简逻辑表达式得到逻辑电路图。
四•实验内容。
1•分析，测试半加器的逻辑功能。
实验名称：组合逻辑电路(半加器全加器及逻辑运算)
实验名称：组合逻辑电路（半加器全加器及逻辑运算） 一、 实验目的1. 掌握组合逻辑电路的功能测试2. 验证半加器和全加器的逻辑功能3. 学会二进制数的运算规律二、 实验仪器及材料器件 74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 1片74LS54 四组输入与或非门 1片 三、实验内容1. 组合逻辑电路功能测试（1） 用2片74LS00组成如图逻辑电路。
为便于接线和检查，需要标明芯片及各引脚编号。
（2） 图中A 、B 、C 接电平开关，Y 1、Y 2接发光管电平显示。
（3） 按表要求，改变电平开关填表并写出Y 1、Y 2逻辑表达式。
1Y A AB =+ 2Y A B B C=+（4）将运算结果与实验比较经检验，结果一致2.测试用异或门和与非门组成的半加器的逻辑功能根据半加器的逻辑表达式可知，半加器是A、B异或，而进位是A、B相与。
故半加器电路图可如图所示（1）在数字电路模拟实验箱上连接如图电路，A、B接电平开关，Y、Z 接电平显示。
（2）按表要求改变电平状态，填表3. 测试全加器的逻辑功能（1） 写出如图电路的逻辑表达式Y A B =⊕ i 1Z C -= 1i -1X C =⋅⊕（A B ）2X A B =⊕ 3()X C C A B =+⊕i i 11()i S A B C A B C --=⊕⋅+⊕1()i i C AB C A B -=+⊕（2） 根据逻辑表达式列真值表（3） 根据真值表画逻辑函数的Si 、Ci 卡诺图（4） 填写表各点状态（5） 按原理图选择与非门进行接线测试，将结果填入下表，与上表比较看逻辑功能是否一致。
4. 测试用异或门、与或门和非门组成的全加器逻辑功能全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。
（1） 画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。
i S A B C =⊕⊕ ()i i C AB A B C =+⊕⋅（2）找出异或门、与或非门和与门器件按自己画出的图接线，接线时注意与或非门中不用的与门输入端接地。
实验二组合逻辑电路的设计与测试
实验二组合逻辑电路的设计与测试一、实验目的1、掌握组合逻辑电路的设计与测试方法2、设计半加器和全加器并测试其逻辑功能二．实验仪器及材料器件：74LS00 二输入端四与非门 1片74LS10 三输入端三与非门 1片74LS86 二输入端四异或门 1片三、实验原理1、设计组合电路的一般步骤如图2－1所示。
图2－1 组合逻辑电路设计流程图组合逻辑电路基本设计方法：（1）根据设计任务的要求建立输入、输出变量，并列出真值表。
（2）然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式（3）根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。
（4）最后，用实验来验证设计的正确性。
2、 组合逻辑电路设计举例设计任务： 用“与非”门设计一个四个人的表决电路。
当四个输入端中有三个或四个为“1”时，输出端才为“1”。
（同意用"1"表示，反对用"0"表示；决议通过用"1"表示，不通过用"0"表示。
）设计步骤：（1）根据题意列出真值表如表2－1所示，再填入卡诺图表2－2中。
表2－2（2） 由卡诺图得出逻辑表达式，并演化成“与非”的形式 Z ＝ABC ＋BCD ＋ACD ＋ABD ＝ABC ACD BCD ABC ⋅⋅⋅（3）根据逻辑表达式画出用“与非门”构成的逻辑电路如图2－2所示。
图2－2 表决电路逻辑图（4）用实验验证逻辑功能A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1B 0 0 0 0 1 1 11 0 0 0 0 1 1 1 1C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 0 0 0 0 0 0 0 1 0 00 1 0 1 1 1 CD AB00 01 11 10 0001 111 1 1 110 1在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块74LS20。
实验二、组合逻辑电路设计(半加器、全加器)
实验二组合逻辑电路设计（半加器、全加器）一、半加器.说明：其中A为加数，B为被加数，Y为A、B的和与它们同位的部分，Z为它们的和中向高位的进位部分。
真值表如图示：Array其逻辑函数式为：Y=A’B+AB’Z=AB如果用74ls138做半加器。
图为74LS138的真值表：由真值表得：由Y=A’B+AB’=m1+m2=(m1’.m2’)’Z=AB=(m3’)’二、 全加器说明：其中A 为加数，B 为被加数，C 为低位向高位的进位， Y 为A 、B 得和与他们同位部分，Z 为它们的和中向高位的进位部分。
真值表如图示： 由表得：Y=A ’BC ’+AB ’C ’+A ’B ’C+ABC =m 2+m 4+m 1+m 7= (m 2’·m 4’·m 1’·m 7’)’Z=ABC ’+A ’BC+AB ’C+ABC =m 6+m 3+m 5+m 7=(m 6’·m 3’·m 5’·m 7’)’1、若用与非门、反相器、异或门做，由卡洛图得Z 。
Z 有： Z=AB+BC+AC=((((AB)’(BC)’)’)’(AC)’)’Z 逻辑函数图为：若不用卡洛图化简： 则：Z= ABC ’+A ’BC+AB ’C+ABC=AB(C ’+C)+C(A ⊕B) =((AB)’·(C(A ⊕B))’)’ 逻辑函数图为：2、由于Y用卡洛图无法化简，即已为最简，但没有三输入与非门只有二输入的。
故Y化简为：Y=A’BC’+AB’C’+A’B’C+ABC=C’(A⊕B)+C(A⊙B)=(( C’(A⊕B))’·(C(A⊙B)’)’Y的逻辑图为：用与非门做若用74LS138做：Y的逻辑函数式及测试真值表为如图：Z的逻辑函数表达式及测试真值表如图示：。
实验二组合逻辑电路实验(半加器、全加器)
掌握 验证 学会
实验目的
组合逻辑电路的功能测试
数 法半字加电器路和实全验加箱器及的示逻波辑器功的能使用方 二进制数的运算规律
实验设备
序号 名称
型号与规格 数量
1 数字电路实验箱
THD-1
1
2 二输入四与非门
74LS00
3
3 二输入四异或门
74LS86
0
0
1
0
1
1
1
0
1
1
1
输出
Y1
Y2
（1）按上图接线（注意数字编号与芯片管脚编号对应） （2）写出Y2的逻辑表达式并化简。 （3）图中A、B、C接实验箱下方的逻辑开关，Y1，Y2接实验箱上方的电平显示发光管。 （4）按表格要求，拨动开关，改变A、B、C输入的状态，填表写出Y1，Y2的输出状态。 （5）将运算结果与实验结果进行比较 。
输入
Ai
Bi
Ci-1
0
0
0
输出
Si
Ci
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
认真复习，加强练习， 巩固成果，学以致用！
Goodbye!
每个小组在数字电路试验箱上找到本次实验所需要的芯片 ，并查看芯片形状是否完好，芯片管脚有没有插牢。
2、查看数字电路实验箱
74LS86
74LS00
3、了解芯片
芯片管脚示意图
4、实验内容与结果(一)
1.组合逻辑电路功能测试 （选用芯片74LS00）
运算电路(半加器、全加器)实验
实验三运算电路(半加器、全加器及逻辑运算)一、实验目的1、掌握组合逻辑电路的功能测试。
2、验证半加器全加器的逻辑功能。
3、学会二进制的运算规律。
二、实验仪器及器件1、元器件：74LS00 二输入端四与非门 3 片74LS86 二输入端四异或门 1 片三、预习要求1、预习组合逻辑电路的分析方法；2、预习用与非门和异或门构成的半加器、全加器的工作原理；3、预习二进制数的运算。
四、实验内容1、组合逻辑电路功能测试⑴用2 片74LS00 组成图3.1 所示逻辑电路。
为了便于接线和检查，按图中注明的芯片编号及引脚对应的标号接线。
⑵图中A、B、C 接电平开关，Y1、Y2 接发光管电平显示。
⑶按表3.1 要求，改变A、B、C 的状态填表并写出Y1、Y2 的逻辑表达式。
⑷比较逻辑表达式运算结果与实验是否一致。
2、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能根据半加器的逻辑表达式可知，半加器Y 是A、B 的异或，而进位Z 是A、B 相与，故半加器可用一个集成异或门和二个与非门组成如图3.2。
⑴在实验箱上用异或门和与非门接成以上电路。
A、B 接电平开关、Y、Z 接电平显示。
⑵按表3.2 要求改变A、B 状态，将实验结果填表。
3、测试全加器的逻辑功能。
⑴写出图3.3 电路的逻辑表达式；⑵根据逻辑表达式列出真值表；⑶根据真值表画出函数Si、Ci 的卡诺图。
Y = A’B+AB’Z =C X1 =A’B+C’+ABX2 =A’B’+AB+C X3 =A’B+AB’+C’S i =A’B’C+A’BC’+AB’C+ABCC i =AC+AB+BC⑷填写表3.3 各点状态。
⑸按照原理图选择与非门，接线进行测试。
将结果记录在表3.4 中，并与表3.3 数据进行比较，看逻辑功能是否一致。
4、测试用异或、与或和非门组成的全加器的逻辑功能⑴画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。
⑵用上述三块逻辑电路器件按自己画出接线图。
组合逻辑电路(半加器全加器及逻辑运算)
.
实验二 组合逻辑电路（半加器全加器及逻辑运算）
三、必须掌握的知识点
4、组合逻辑电路的设计方法
①将文字描述的逻辑命题，转换为真值表：a、分析事件的 因果关系，确定输入和输出变量。一般总是把引起事件的 原因定为输入变量，把引起事件的结果定为输出变量；b、 定义逻辑状态的含义，即给0，1逻辑状态赋值，确定0， 1 分别代表输入、输出变量的两种不同状态；c、根据因 果关系列出真值表。
请大家自觉遵守！谢谢！
.
五、实验报告
1、整理实验数据、图表并对实验结果 进行分析讨论。
2、总结组合逻辑电路的分析方法。
关于悬空的问题 无论是TTL还是CMOS 多余或暂时不用的输入端不能悬空，可按以（1）与其它输 入端并联使用。（2）将不用的输入端按照电路功能要求接 电源或接地。比如将与门、与非门的多余输入端接电源， 将或门、或非门的多余输入端接地。
.
实验二 组合逻辑电路（半加器全加器及逻辑算）
下次预习内容
实验三 触发器（一）R—S，D，J—K
.
实验二 组合逻辑电路（半加器全加器及逻辑运算）
六、实验结束
1、整理好工具，把连接线拉直并整齐放到一起； 2、关闭所用仪器电源开关、把仪器放好；
（探头不用拔掉） 3、整理好抽屉方可离开； 4、清理个人周围卫生。
.
实验二 组合逻辑电路（半加器全加器及逻辑运算）
3、测试全加器的逻辑功能
①写出以下电路的逻辑表达式；②根据表达式列出真值表；③根 据真值表画逻辑函数的卡诺图；④连接电路，根据不同的输入状 态，记录输出结果。
.
实验二 组合逻辑电路（半加器全加器及逻辑运算）
4、测试用异或、与或和非门组成的全加器
①写出用异或门、与或非门、非门组成全加器的逻辑表达式；
实验二 组合逻辑电路设计
实验五组合逻辑电路设计（此项实验为设计性实验）设计性综合实验要求：1．根据设计任务要求，从单元电路的设计开始选择设计方案。
根据设计要求和已知条件，计算出元件参数，并选择合适的元件，最后画出总电路图。
2．通过安装调试，实现设计中要求的全部功能。
3．写出完整的设计性综合实验报告，包括调试中出现异常现象的分析和讨论。
一、实验目的1. 掌握组合逻辑电路的设计方法。
2. 能够熟练的、合理的选用集成电路器件。
3．提高电路布局、布线及检查和排除故障的能力。
4．培养书写设计性综合实验报告的能力。
二、设计任务与要求1．设计一个一位半加器和全加器。
2．设计一个对两个两位无符号的二进制数M、N比较大小的电路（只要求设计出M>N的电路）。
3．对所设计电路进行连接、验证，并写出结果。
三、实验原理及参考电路组合逻辑电路是最常见的逻辑电路，其特点是在任何时刻电路的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。
组合逻辑电路设计的一般步骤如图5-1所示。
图5－1 组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表，然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式，并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。
最后用实验来验证设计的正确性。
- 19 -1.组合逻辑电路的设计过程用“与非”门设计一个表决电路。
当四个输入端中有三个或四个为“1”时，输出端才为“1”。
设计步骤：a.根据题意列出真值表如表5-1所示，再填入卡诺图表5-2中。
b.由卡诺图得出逻辑表达式，并简化成“与非”的形式Y＝ABC＋BCD＋ACD＋ABD＝)′)′()′()′()′((ABCACDBCDABCc.根据逻辑表达式画出用“与非门”构成的逻辑电路如图5-2所示。
表5－1表5－2d.用实验验证逻辑功能在实验装置适当位置选定三个14P插座，按照集成块定位标记插好所选集成块。
实验二 组合逻辑电路(半加器、全加器)
《数字电子技术B》实验报告班级：姓名学号：实验二组合逻辑电路（半加器、全加器）一、实验目的1.掌握组合逻辑电路的功能测试。
2.验证半加器和全加器的逻辑功能。
3.学会二进制数的运算规律。
二、实验仪器及材料74LS00 二输入端四与非门 3片74LS86 二输入端四异或门 1 片74LS54 四组输入与或非门 1片三、实验内容（如果有可能，附上仿真图）1.组合逻辑电路功能测试。
（1）.用2片74LS00组成图2.1所示逻辑电路。
为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。
（2）.图中A、B、C接电平开关，Y1，Y2接发光管电平显示。
（3）.接表2.1要求，改变A、B、C的状态填表并写出Y1，Y2逻辑表达式。
（4）.将运算结果与实验比较。
表2.1Y1=A+B Y2=(A’*B)+(B’*C)2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。
根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可有一个集成异或门和二个与非门组成如图2.2。
图2.2（1）.在实验仪上用异或门和与门接成以上电路。
A、B接电平开关K，Y，Z接电平显示。
（2）.按表2.2要求改变A、B状态，填表。
表2.23.（1）.写出图2.3电路的逻辑表达式。
（2）.根据逻辑表达式列真值表。
表2.3（5）按原理图选择与非门并接线进行测试，将测试结果记入表2.4，并与上表进行比较看逻辑功能是否一致。
4. 测试用异或、与或和非门组成的全加器的逻辑功能。
全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。
（1）.画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。
（2）.找出异或门、与或非门和与门器件按自己画出的图接线。
接线时注意与或非门中不用的与门输入端接地。
（3）.当输入端A i、B i及C i-1为下列情况时，用万用表测量S i和C i的电位并将其转为逻辑状态填入下表。
组合逻辑电路设计之全加器、半加器
班级姓名学号实验二组合电路设计一、实验目的（1）验证组合逻辑电路的功能掌握组合逻辑电路的分析方法掌握用SSI小规模集成器件设计组合逻辑电路的方法了解组合逻辑电路集中竞争冒险的分析和消除方法实验设备数字电路实验箱，数字万用表，74LS00，74LS86三、实验原理1．组合逻辑概念通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路的过去状态无关。
因此，组合电路的特点是无“记忆性”。
在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。
所以各种功能的门电路就是简单的组合逻辑电路。
组合电路的输入信号和输出信号往往不只一个，其功能描述方法通常有函数表达式、真值表，卡诺图和逻辑图等几种。
实验中用到的74LS00和74LS86的引脚图如图所示。
00 四2输入与非门Vcc4B4A4Y3B3A3Y Array 1A1B1Y2A2B2Y GND2.组合电路的分析方法。
组合逻辑电路分析的任务是：对给定的电路求其逻辑功能，即求出该电路的输出与输入之间的关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。
分析一般分为一下几个步骤：由逻辑图写出输出端的逻辑表达式，简历输入和输出之间的关系。
列出真值表。
根据对真值表的分析，确定电路功能。
3.组合逻辑电路的设计方法。
组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。
一般设计的逻辑电路的过程如图：通过对给定问题的分心，获得真值表。
在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量直接的逻辑关系问题，其输出变量之间是否存在约束关系，从而过得真值表或简化真值表。
通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更，最后画出逻辑图。
根据最简逻辑表达式得到逻辑电路图。
四．实验内容。
1.分析，测试半加器的逻辑功能。
（1）用74LS00组成半加器电路如图所示。
组合逻辑电路设计之全加器半加器
组合逻辑电路设计之全加器半加器全加器和半加器是组合逻辑电路中常用的两种基本电路。
全加器和半加器可以用于实现二进制数的加法运算。
在本文中，将详细介绍全加器和半加器的设计原理和电路结构。
一、半加器半加器是一个用于实现两个一位二进制数相加求和的电路。
半加器的输入包括两个二进制数A和B，输出包括二进制求和信号S和进位信号C。
```A----，--?--SB----，，--CGND```半加器的输出S等于输入A和B的异或（XOR）结果，输出C等于输入A和B的与（AND）结果。
半加器的真值表如下所示：A，B，S，C---，---，---，---0，0，0，00，1，1，01，0，1，01，1，0，1二、全加器全加器是一个用于实现三个一位二进制数相加求和的电路。
全加器的输入包括两个二进制数A和B，以及一个进位信号Cin（来自上一位的进位或者是初始进位信号），输出包括二进制求和信号S和进位信号Cout （输出给下一位的进位信号）。
```A----，--?---SB ----，，--CoutCin --，--?-------CGND```全加器的输出S等于输入A、B和Cin的异或（XOR）结果，输出Cout等于输入A、B和Cin的任意两个的与（AND）结果和输入A、B和Cin的三个的或（OR）结果的与（AND）结果。
全加器的真值表如下所示：A ，B ， Cin ， S ， Cout---，---，-----，---，------0，0，0，0，00，0，1，1，00，1，0，1，00，1，1，0，11，0，0，1，01，0，1，0，11，1，0，0，11，1，1，1，1三、全加器的电路设计可以通过组合半加器的方式来设计一个全加器。
在全加器中，首先使用两个半加器实现输入A和B的求和结果（S1）和对应的进位（C1）；然后再使用一个半加器将输入A和B之间的进位信号（Cin）与求和结果（S1）相加，得到最终的求和结果（S）和进位信号（Cout）。
半加器和全加器实验报告
半加器和全加器实验报告数电实验报告半加全加器实验二半加/减器与全加/减器一、实验目的:(1)掌握全加器和半加器的逻辑功能。
(2)熟悉集成加法器的使用方法。
(3)了解算术运算电路的结构。
二、实验设备:1、74LS00(二输入端四与非门)2、74LS86(二输入端四异或门)3、数字电路实验箱、导线若干。
(74LS00引脚图)三、实验原理:两个二进制数相加，叫做半加，实现半加操作的电路，称为半加器。
A表示被加数，B表示加数，S表示半加和，Co 表示向高位的进位。
全加器能进行加数、被加数和低位来的信号相加，并给出该位的进位信号以及和。
四、实验内容:用74LS00和74LS86实现半加器、全加器的逻辑电路功能。
(一)半加器、半减器M=0时实现半加，M=1时实现半减，真值表如下:(74LS86引脚图)(半加器图形符号)2、S?B?A?A?BC?B(A?M)(二)全加器、全减器S?A?B?Ci-1Ci?BCi-1?(M?A)(B?C)五、实验结果半加器:S?B?A?A?B C?B(A?M)全加器:S?A?B?Ci-1Ci?C1M?C2M其中C1?(A?B)Ci?1?AB，C2?(AB)Ci?1?AB为了方便，以下Ci?1用C表示CI?(AB?AB)CM?(AB?AB)CM?ABM?ABM?ABCM?ABCM?ABCM?ABCM?ABM?ABM?ABCM?ABCM?ABCM?ABCM?(ABCM?ABCM?ABCM?ABCM ?BC?ABCM?ABCM?ABCM?ABCM?(M?A)(B?C)(BC)则Ci?BCi-1?(M?A)(B?C)六、心得体会本次实验做的是半加/减器和全加/减器两个电路，比上次实验复杂很多，因此充满了挑战性。
实验过程中，我认识到了在利用给定的电子元件进行实验设计来实现某一种或多种功能时，对电路的化简非常重要，而且要符合给定元件的限定条件，只有将电路化简成为能够与给定元件相符的情况下才能达到实验目的。
实验二组合逻辑电路实验
实验二组合逻辑电路实验一、实验目的1、掌握组合逻辑电路的分析方法2、验证半加器、全加器、半减器、全减器、奇偶校验器、原码/反码转换器逻辑功能。
二、设备及器件1、智能实验台2、万用表 1块3、74LSOO 四二输入与非门 3片4、74LS86 四二输入异或门 1片三、实验内容与步骤1、分析半加器的逻辑功能（1）用两片74LSOO按图2-1接线。
74LSOO芯片14脚接+5V，7脚接地。
图 2-1（2）写出该电路的逻辑表达式，列真值表（3）按表2-1的要求改变A、B输入，观测相应的S、C值并填入表2-1中。
（4）比较表2-1与理论分析列出的真值表，验证半加器的逻辑功能。
表2-12、分析全加器的逻辑功能（1）用三片74LSOO按图2-2接好线，74LSOO芯片14脚接+5V，7脚接地。
图2-2（2）分析该线路，写出Sn、Cn的逻辑表达式，列出其真值表。
（3）利用开关改变An、Bn、Cn-1的输入状态，借助指示灯或万用表观测Sn、Cn的值填入表2-2中。
（4）将表2-2的值与理论分析列出的真值表加以比较，验证全加器的逻辑功能。
3、分析半减器的逻辑功能（1）用两片74LSOO按图2-3接好线，74LSOO芯片14脚接+5V，7脚接地。
图 2-3（2）分析该线路，写出D、C的逻辑表达式，列出真值表。
（3）按表2-3改变开关A、B状态，观测D、C的值并填入表2-3中。
（4）将表2-3与理论分析列出的真值表进行比较，验证半减器的逻辑功能。
表 2.34、分析全减器的逻辑功能（1）用一片74LS86和两片74LSOO按图2-4接线。
各片的14脚接+5V，7脚接地。
图 2-4（2）分析该线路，写出Dn、Cn的逻辑表达式，列出真值表。
（3）按表2-4改变An、Bn、Cn-1的开关状态，借助万用表或指示灯观测输出Dn、Cn的状态并填入表2-4中。
（4）对比表2-4和理论分析列出的真值表，验证全减器的逻辑功能。
表 2-45、分析四位奇偶校验器的逻辑功能（1）用74LS86按图2-5接好线。
实验二组合逻辑电路分析
本科学生实验报告
云南师范大学教务处编印
实验序号实验名称组合逻辑电路分析实验时间实验室
1．实验元件（元件型号；引脚结构；逻辑功能；引脚名称）
1.SAC-DS4数字逻辑实验箱1个
2.万用表 1块
3.74LS00N 四二输入与非门 3片
74LS00引脚结构及逻辑功能
2．实验目的
1.掌握组合逻辑电路的分析方法
2. 验证半加器、全加器逻辑功能。
3．实验电路原理图及接线方法描述：
（1）两片74LS00N实现半加器的逻辑功能电路图
（2）三片74LS00N实现全加器的逻辑功能电路图
4．实验中各种信号的选取及控制（电源为哪些电路供电；输入信号的分布位置；输出信号的指示类型；总结完成实验条件）
（1）用两片74LS00（引脚见附录）按图4－1接线。
74LS00芯片14脚接+5V,7脚接地。
(2）用三片74LS00按图4-2接好线。
74LS00芯片14脚接 +5v,7脚接地.。
实验二组合逻辑电路（半加器、全加器）
实验⼆组合逻辑电路（半加器、全加器）
实验⼆组合逻辑电路（半加器、全加器）
⼀、实验⽬的：
1．加深理解组合逻辑电路的特点和⼀般分析⽅法；
2．熟悉组合逻辑电路的设计⽅法；
3．验证半加器、全加器的功能。
⼆、实验仪器、设备、元器件：
1．数字逻辑电路实验仪 1台
2．四2输⼊与⾮门74LS00芯⽚ 1⽚
3．四2输⼊异或门74LS86芯⽚ 1⽚
4．六反向器74LS04芯⽚ 1⽚
5．⽰波器或万⽤表
三、预习要求：
1．复习组合逻辑电路的分析和设计⽅法；
2．复习半加器、全加器的⼯作原理；
3．根据设计任务要求，设计组合逻辑电路，画出逻辑图。
四、实验内容和步骤：
1．测试半加器的逻辑功能
根据图2.1所⽰连接好电路。
输⼊A、B端分别接两个逻辑电平开关，输出端S、C接颜⾊不同的发光⼆极管。
观察当输⼊端A、B电平变化时，输出端S、C电平指⽰器的状态。
验证逻辑状态并填表。
图2.1由与⾮门组成的半加器电路表 2.1 逻辑真值表
写出逻辑表达式：Ci= C = 2．测试全加器的逻辑功能
1
- -
1
C1
2
3
A
74LS00 4
5
6
B
74LS00 1
2
3
A
74LS86 4
5
6
B
74LS86 8
9
10
C
74LS00 B
A
Ci-1
Si
Ci。
实验二半加器全加器
进位输出。
全加器的实现方式
01
全加器可以通过逻辑门电路实现，如与门、或门和 非门等。
02
具体实现方式可以根据实际需求选择不同的逻辑门 组合，以实现全加器的功能。
03
全加器在计算机中广泛应用于二进制数的加法运算 和进位处理。
04
实验步骤
设计半加器和全加器
确定输入和输出
半加器有2个输入和3个输出，全加器有3个输入和2个输 出。
结果分析
半加器分析
半加器的原理是通过异或门和与门实现两个 一位二进制数的加法运算，不考虑进位的情 况。通过实验结果可以看出，半加器能够正 确地实现两个一位二进制数的加法运算，并 输出正确的和以及进位。
全加器分析
全加器的原理是通过异或门、与门和一位全 加器实现两个一位二进制数的加法运算，同 时考虑进位的情况。通过实验结果可以看出， 全加器能够正确地实现两个一位二进制数的 加法运算，并输出正确的和、进位以及溢出。
将进位传递给下一位。
如果被加数的某一位与加数 的对应位相加结果为1，且低 位进位输入也为1，则相应的 低位进位输出端会输出1，表 示需要将进位传递给下一位。
全加器的实现方式
全加器可以通过逻辑门电路 实现，如AND门、OR门和 NOT门。
OR门用于处理被加数和加数 的对应位相加结果为1的情况。
AND门用于处理被加数和加 数的对应位相加结果为0的情 况。
检查电路功能
通过输入不同的二进制数，检查电路是否能够正确实现半加器和全加器的功能。
进行二进制数的加法运算
选择要加的二进制数
选择两个一位或两位的二进制 数进行加法运算。
输入二进制数
将选择的二进制数输入到半加 器或全加器中。
观察输出结果
【可修改】组合逻辑电路设计之全加器、半加器.doc
班级 姓名 学号实验二 组合电路设计一、实验目的（1） 验证组合逻辑电路的功能 （2） 掌握组合逻辑电路的分析方法（3） 掌握用SSI 小规模集成器件设计组合逻辑电路的方法 （4） 了解组合逻辑电路集中竞争冒险的分析和消除方法 二、实验设备数字电路实验箱，数字万用表，74LS00，74LS86 三、实验原理 1．组合逻辑概念通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路的过去状态无关。
因此，组合电路的特点是无“记忆性”。
在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。
所以各种功能的门电路就是简单的组合逻辑电路。
组合电路的输入信号和输出信号往往不只一个，其功能描述方法通常有函数表达式、真值表，卡诺图和逻辑图等几种。
实验中用到的74LS00和74LS86的引脚图如图所示。
2.组合电路的分析方法。
组合逻辑电路分析的任务是：对给定的电路求其逻辑功能，即求出该电路的输出与输入之间的关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。
分析一般分为一Vcc4B 4A4Y3B3A3Y1A1B1Y2A2B2YGND00 四2输入与非门下几个步骤：（1）由逻辑图写出输出端的逻辑表达式，简历输入和输出之间的关系。
（2）列出真值表。
（3）根据对真值表的分析，确定电路功能。
3.组合逻辑电路的设计方法。
组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。
一般设计的逻辑电路的过程如图：（1）通过对给定问题的分心，获得真值表。
在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量直接的逻辑关系问题，其输出变量之间是否存在约束关系，从而过得真值表或简化真值表。
（2）通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更，最后画出逻辑图。
（3）根据最简逻辑表达式得到逻辑电路图。
四．实验内容。
数电实验报告二组合逻辑电路（半加器`全加器及逻辑运算）
一、实验目的
1、掌握组合逻辑电路的功能测试。
2、验证半加器和全加器的逻辑功能。
3、学会二进制数的运算规律。
二、实验元器件
数电实验箱、集成芯片（74LS00、74LS10、74LS54、74LS86）、导线。
三、实验内容
1、组合逻辑功能路功能测试。
用两片74LS00组成图2-3
A
A
B
A
A
B
A
Y+
=
⋅
=
1C
B
B
A
C
B
B
A
Y+
=
⋅
=
2
2、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。
用一片（74LS86）和（74LS00）组成半加器。
数电实验报告二
组合逻辑电路（半加器、全加器及逻辑运算）
Vcc
A B
3、
S
CO
CO
A B
C
4、设计性实验
设计一个“一致电路”。
电路有三个输入端，一个输出端。
当三个输入端变量A、B、C状态一致时，输出F为“1”；当三个变量状态不一致时，输出F为“0”。
（要求：用与非门组成电路。
）
步骤：
i.列真值表：（右图）
ii.写出逻辑表达式:
()()
ABC
C
B
A
F⋅
=
iii.画逻辑电路图：(下图)
A
B
C
F
iv.按下图连接实验电路。
(下图)
A B。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验二
组合逻辑电路设计（半加器、全加器）
一、半加器.
说明：其中A为加数，B为被加数，Y为A、B的和与它们同位的部分，Z为它们的和中向高位的进位部分。
真值
表如图示：Array其逻辑函数式为：
Y=A’B+AB’
Z=AB
如果用74ls138做半加器。
图为74LS138的真值表：
由真值表得：
由Y=A’B+AB’
=m1+m2
=(m1’.m2’)’
Z=AB
=(m3’)’
二、 全加器
说明：其中A 为加数，B 为被加数，C 为低位向高位的进位， Y 为A 、B 得和与他们同位部分，Z 为它们的和中向高位的进位部分。
真值表如图示： 由表得：
Y=A ’BC ’+AB ’C ’+A ’B ’C+ABC =m 2+m 4+m 1+m 7
= (m 2’·m 4’·m 1’·m 7’)’
Z=ABC ’+A ’BC+AB ’C+ABC =m 6+m 3+m 5+m 7
=(m 6’·m 3’·m 5’·m 7’)’
1、若用与非门、反相器、异或门做，
由卡洛图得Z 。
Z 有： Z=AB+BC+AC
=((((AB)’(BC)’)’)’(AC)’)’
Z 逻辑函数图为：
若不用卡洛图化简： 则：Z= ABC ’+A ’BC+AB ’C+ABC
=AB(C ’+C)+C(A ⊕B) =((AB)’·(C(A ⊕B))’)’ 逻辑函数图为：
2、由于Y用卡洛图无法化简，即已为最简，但没有三输入与非门只有二输入的。
故Y化简为：
Y=A’BC’+AB’C’+A’B’C+ABC
=C’(A⊕B)+C(A⊙B)
=(( C’(A⊕B))’·(C(A⊙B)’)’
Y的逻辑图为：
用与非门做
若用74LS138做：
Y的逻辑函数式及测试真值表为
如图：
Z的逻辑函数表达式及测试真值表如图示：。