基础实验二、组合逻辑电路(半加器全加器及逻辑运算)
实验二半加器全加器
1 3 8 10
VCC
16
4
7
11 13 B1 B0 CI
A3 A2 A1 A0 5 12 V CC GND S3 15 2
B3 B2
74283
S2 S1 6 S0 9 CO 14
LED
图2-2-5 4位二进制加法器功能测试电路
表2-2-5 4位二进制加法器数据表
B 3 B 2 B1 B 0 A 3 A 2 A 1 A 0 S3S 2S1S0
实验内容
1．7486型异或门功能测试 图2-2-1中任一个异或门进行实验，输入端接逻 辑开关，输出端接LED显示。将实验结果填入表 2-2-2中，并判断功能是否正确，写出逻辑表达 式。
表2-2-2 异或门输入、输出电平关系数据表
输 入 端 A 0 0 1 1 B 0 1 0 1
输 出 端 Y
2．用异或门构成半加器 电路如图2-2-4所示，输入端 接逻辑开关，输出端接LED显 示。 将实验结果填入表2-23中，判断结果是否正确，写 出和S及进位CO的逻辑表达 式。
思考题
1. 如何利用7483和门电路实现BCD码 加法运算？ 2. 如何用两片7483实现8位二进制数加 法运算？ 3. 如何用与非门（7400）接成非门？
注意事项
1．在进行复杂电路实验时，应该先检测 所用到的每个单元电路功能是否正常，确 保单元电路能够正常工作。 2．每个集成电路工作时都必须接电源 （VCC）和地（GND）。
A3 A2 A1 A0 5 12 V CC GND S3 15 2
ห้องสมุดไป่ตู้
B3 B2
7483
S2 S1 6 S0 9 CO 14
预习要求
1．复习组合逻辑电路的分析方法，阅读教 材中有关半加器和全加器的内容，理解半 加器和全加器的工作原理。 2．熟悉7486、7483等集成电路的外形 和引脚定义。拟出检查电路逻辑功能的方 法。 3．熟悉BCD码、余3码和二进制码之间的 转换方法。 4．根据实验内容的要求，完成有关实验电 路的设计，拟好实验步骤。 5．写出预习报告，设计好记录表格。
实验二 组合逻辑电路实验 半加器 全加器
5、记录实验结果（三）
3.全加器组合电路的逻辑功能测试AiBiFra bibliotekCi-1
Y
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Z
X1
X2
X3
Si
Ci
5、记录实验结果（四）
FABACBC
自己设计实现逻辑函数，给出逻辑电路连接图，并连接调试。
5、记录实验结果（选做）
（1）画出用异或门、或非门和与非门实现全加器的逻辑电路图，写出逻辑表达式。 （2）找出异或门、或非门和与非门器件，按自己设计画出的电路图接线，注意：接 线时,或非门中不用的输入端应该接地。与非门中不用的输入端应该接VCC。 （3）当输入端Ai Bi Ci-1为下列情况时，测量Si和Ci的逻辑状态并填入表格中
输入
Ai
Bi
Ci-1
0
0
0
输出
Si
Ci
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
认真复习，加强练习， 巩固成果，学以致用！
Goodbye!
5、记录实验结果（二）
2.用异或门（74LS86）和与非门（74LS00）组成的半加器电路
输入
A
B
0
0
0
1
1
0
1
1
输出
Y
Z
（1）在数字电路实验箱上插入异或门和与非门芯片。输入端A、B接逻辑开 关，Y，Z接电平显示发光管。 （2）按表格要求，拨动开关，改变A、B输入的状态，填表写出y、z的输出 状态，并根据真值表写出y、z逻辑表达式。
实验二组合逻辑电路实验(半加器、全加器)
掌握 验证 学会
实验目的
组合逻辑电路的功能测试
数 法半字加电器路和实全验加箱器及的示逻波辑器功的能使用方 二进制数的运算规律
实验设备
序号 名称
型号与规格 数量
1 数字电路实验箱
THD-1
1
2 二输入四与非门
74LS00
3
3 二输入四异或门
74LS86
0
0
1
0
1
1
1
0
1
1
1
输出
Y1
Y2
（1）按上图接线（注意数字编号与芯片管脚编号对应） （2）写出Y2的逻辑表达式并化简。 （3）图中A、B、C接实验箱下方的逻辑开关，Y1，Y2接实验箱上方的电平显示发光管。 （4）按表格要求，拨动开关，改变A、B、C输入的状态，填表写出Y1，Y2的输出状态。 （5）将运算结果与实验结果进行比较 。
输入
Ai
Bi
Ci-1
0
0
0
输出
Si
Ci
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
认真复习，加强练习， 巩固成果，学以致用！
Goodbye!
每个小组在数字电路试验箱上找到本次实验所需要的芯片 ，并查看芯片形状是否完好，芯片管脚有没有插牢。
2、查看数字电路实验箱
74LS86
74LS00
3、了解芯片
芯片管脚示意图
4、实验内容与结果(一)
1.组合逻辑电路功能测试 （选用芯片74LS00）
组合逻辑电路(半加器全加器及逻辑运算)
组合逻辑电路是数字电路中的一种重要类型，主要用于实现逻辑运算和计算功能。
其中，半加器和全加器是组合逻辑电路的两种基本结构，通过它们可以实现数字加法运算。
本文将详细介绍组合逻辑电路的相关知识，包括半加器、全加器以及逻辑运算的原理和应用。
一、半加器半加器是一种简单的数字电路，用于对两个输入进行加法运算，并输出其和及进位。
其结构由两个输入端(A、B)、两个输出端(S、C)组成，其中S表示和，C表示进位。
半加器的真值表如下：A B S C0 0 0 00 1 1 01 0 1 01 1 0 1从真值表可以看出，半加器只能实现单位加法运算，并不能处理进位的问题。
当需要进行多位数的加法运算时，就需要使用全加器来实现。
二、全加器全加器是用于多位数加法运算的重要逻辑电路，它能够处理两个输入以及上一位的进位，并输出本位的和以及进位。
全加器由三个输入端(A、B、Cin)和两个输出端(S、Cout)组成，其中Cin表示上一位的进位，S表示和，Cout表示进位。
全加器的真值表如下：A B Cin S Cout0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1通过全加器的应用，可以实现多位数的加法运算，并能够处理进位的问题，是数字电路中的重要组成部分。
三、逻辑运算除了实现加法运算外，组合逻辑电路还可用于实现逻辑运算，包括与、或、非、异或等运算。
这些逻辑运算能够帮助数字电路实现复杂的逻辑功能，例如比较、判断、选择等。
逻辑运算的应用十分广泛，不仅在计算机系统中大量使用，而且在通信、控制、测量等领域也有着重要的作用。
四、组合逻辑电路的应用组合逻辑电路在数字电路中有着广泛的应用，其不仅可以实现加法运算和逻辑运算，还可以用于构建各种数字系统，包括计数器、时序逻辑电路、状态机、多媒体处理器等。
组合逻辑电路还在通信、控制、仪器仪表等领域得到了广泛的应用，为现代科技的发展提供了重要支持。
运算电路(半加器、全加器)实验
实验三运算电路(半加器、全加器及逻辑运算)一、实验目的1、掌握组合逻辑电路的功能测试。
2、验证半加器全加器的逻辑功能。
3、学会二进制的运算规律。
二、实验仪器及器件1、元器件：74LS00 二输入端四与非门 3 片74LS86 二输入端四异或门 1 片三、预习要求1、预习组合逻辑电路的分析方法；2、预习用与非门和异或门构成的半加器、全加器的工作原理；3、预习二进制数的运算。
四、实验内容1、组合逻辑电路功能测试⑴用2 片74LS00 组成图3.1 所示逻辑电路。
为了便于接线和检查，按图中注明的芯片编号及引脚对应的标号接线。
⑵图中A、B、C 接电平开关，Y1、Y2 接发光管电平显示。
⑶按表3.1 要求，改变A、B、C 的状态填表并写出Y1、Y2 的逻辑表达式。
⑷比较逻辑表达式运算结果与实验是否一致。
2、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能根据半加器的逻辑表达式可知，半加器Y 是A、B 的异或，而进位Z 是A、B 相与，故半加器可用一个集成异或门和二个与非门组成如图3.2。
⑴在实验箱上用异或门和与非门接成以上电路。
A、B 接电平开关、Y、Z 接电平显示。
⑵按表3.2 要求改变A、B 状态，将实验结果填表。
3、测试全加器的逻辑功能。
⑴写出图3.3 电路的逻辑表达式；⑵根据逻辑表达式列出真值表；⑶根据真值表画出函数Si、Ci 的卡诺图。
Y = A’B+AB’Z =C X1 =A’B+C’+ABX2 =A’B’+AB+C X3 =A’B+AB’+C’S i =A’B’C+A’BC’+AB’C+ABCC i =AC+AB+BC⑷填写表3.3 各点状态。
⑸按照原理图选择与非门，接线进行测试。
将结果记录在表3.4 中，并与表3.3 数据进行比较，看逻辑功能是否一致。
4、测试用异或、与或和非门组成的全加器的逻辑功能⑴画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。
⑵用上述三块逻辑电路器件按自己画出接线图。
组合逻辑电路(半加器全加器及逻辑运算)实验报告
电子通信与软件工程系2013-2014学年第2学期《数字电路与逻辑设计实验》实验报告--------------------------------------------------------------------------------------------------------------------- 班级：姓名：学号：成绩：同组成员：姓名：学号：---------------------------------------------------------------------------------------------------------------------一、实验名称：组合逻辑电路（半加器全加器及逻辑运算）二、实验目的：1、掌握组合逻辑电路的功能调试2、验证半加器和全加器的逻辑功能。
3、学会二进制数的运算规律。
三、实验内容：1．组合逻辑电路功能测试。
（1）．用2片74LS00组成图4.1所示逻辑电路。
为便于接线和检查．在图中要注明芯片编号及各引脚对应的编号。
（2）．图中A、B、C接电平开关，YI，Y2接发光管电平显示．（3）。
按表4。
1要求，改变A、B、C的状态填表并写出Y1，Y2逻辑表达式．（4）．将运算结果与实验比较．2．测试用异或门（74LS86）和与非门组成的半加器的逻辑功能．根据半加器的逻辑表达式可知．半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图4.2．（1）．在学习机上用异或门和与门接成以上电路．接电平开关S．Y、Z接电平显示．（2）．按表4．2要求改变A、B状态，填表．3．测试全加器的逻辑功能。
（1）．写出图4．3电路的逻辑表达式。
（2）．根据逻辑表达式列真值表．（3）．根据真值表画逻辑函数S i 、Ci的卡诺图．（4）．填写表4．3各点状态（5）．按原理图选择与非门并接线进行测试，将测试结果记入表4．4，并与上表进行比较看逻辑功能是否一致．实验结果：表4．1输入输出A B C Y1 Y20 0 0 1 1 1 1 0 0111111111111111111Y1=A+B Y2=（A’·B）+（B’·C）表4．2输入端 A 0 1 0 1B 0 0 1 1输出端Y 0 1 1 0Z 0 0 0 1 表4Ai BiC1 i Y Z X1 X2 X3 S i C i0 0 0 0 0 1 1 1 0 00 1 0 1 0 1 0 1 1 01 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 1 00 1 1 1 1 0 1 1 0 11 0 1 1 1 0 1 1 0 1 1 1 1 0 1 1 1 0 1 1表4．4输入端Ai0 0 0 0 1 1 1 1Bi0 0 1 1 0 0 1 1C1 i0 1 0 1 0 1 0 1输出端Ci0 0 0 1 0 1 1 1Si0 1 1 0 1 0 0 1 Y=A’B+AB’Z=CX1=A’B+C’+AB X2=A’B’+AB+C X3=A’B+AB’+C’Si=A’B’C+A’BC’+AB’C+ABC Ci=AC+AB+BC实验总结：此实验中因本就缺少一块74LS00的芯片导致线路不完整，原本打算用74LS20来代替74LS00，但电路还是出现了问题，原以为是电路接线的问题，也重新接线过，但是情况毫无变化。
组合逻辑电路(半加器全加器及逻辑运算)
.
实验二 组合逻辑电路（半加器全加器及逻辑运算）
三、必须掌握的知识点
4、组合逻辑电路的设计方法
①将文字描述的逻辑命题，转换为真值表：a、分析事件的 因果关系，确定输入和输出变量。一般总是把引起事件的 原因定为输入变量，把引起事件的结果定为输出变量；b、 定义逻辑状态的含义，即给0，1逻辑状态赋值，确定0， 1 分别代表输入、输出变量的两种不同状态；c、根据因 果关系列出真值表。
请大家自觉遵守！谢谢！
.
五、实验报告
1、整理实验数据、图表并对实验结果 进行分析讨论。
2、总结组合逻辑电路的分析方法。
关于悬空的问题 无论是TTL还是CMOS 多余或暂时不用的输入端不能悬空，可按以（1）与其它输 入端并联使用。（2）将不用的输入端按照电路功能要求接 电源或接地。比如将与门、与非门的多余输入端接电源， 将或门、或非门的多余输入端接地。
.
实验二 组合逻辑电路（半加器全加器及逻辑算）
下次预习内容
实验三 触发器（一）R—S，D，J—K
.
实验二 组合逻辑电路（半加器全加器及逻辑运算）
六、实验结束
1、整理好工具，把连接线拉直并整齐放到一起； 2、关闭所用仪器电源开关、把仪器放好；
（探头不用拔掉） 3、整理好抽屉方可离开； 4、清理个人周围卫生。
.
实验二 组合逻辑电路（半加器全加器及逻辑运算）
3、测试全加器的逻辑功能
①写出以下电路的逻辑表达式；②根据表达式列出真值表；③根 据真值表画逻辑函数的卡诺图；④连接电路，根据不同的输入状 态，记录输出结果。
.
实验二 组合逻辑电路（半加器全加器及逻辑运算）
4、测试用异或、与或和非门组成的全加器
①写出用异或门、与或非门、非门组成全加器的逻辑表达式；
组合逻辑电路设计之全加器、半加器
班级姓名学号实验二组合电路设计一、实验目的（1）验证组合逻辑电路的功能（2）掌握组合逻辑电路的分析方法（3）掌握用SSI小规模集成器件设计组合逻辑电路的方法（4）了解组合逻辑电路集中竞争冒险的分析和消除方法二、实验设备数字电路实验箱，数字万用表，74LS00，74LS86三、实验原理1．组合逻辑概念通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路的过去状态无关。
因此，组合电路的特点是无“记忆性”。
在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。
所以各种功能的门电路就是简单的组合逻辑电路。
组合电路的输入信号和输出信号往往不只一个，其功能描述方法通常有函数表达式、真值表，卡诺图和逻辑图等几种。
实验中用到的74LS00和74LS86的引脚图如图所示。
00 四2输入与非门Vcc4B4A4Y3B3A3Y Array 1A1B1Y2A2B2Y GND2.组合电路的分析方法。
组合逻辑电路分析的任务是：对给定的电路求其逻辑功能，即求出该电路的输出与输入之间的关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。
分析一般分为一下几个步骤：（1）由逻辑图写出输出端的逻辑表达式，简历输入和输出之间的关系。
（2）列出真值表。
（3）根据对真值表的分析，确定电路功能。
3.组合逻辑电路的设计方法。
组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。
一般设计的逻辑电路的过程如图：（1）通过对给定问题的分心，获得真值表。
在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量直接的逻辑关系问题，其输出变量之间是否存在约束关系，从而过得真值表或简化真值表。
（2）通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更，最后画出逻辑图。
（3）根据最简逻辑表达式得到逻辑电路图。
四．实验内容。
1.分析，测试半加器的逻辑功能。
数电实验二 组合逻辑电路
实验二 组合逻辑电路一、实验目的1.掌握组和逻辑电路的功能测试。
2.验证半加器和全加器的逻辑功能。
3.学会二进制数的运算规律。
二、实验仪器及器件1.仪器：数字电路学习机2.器件：74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 1片 74LS54 四组输入与或非门 1片三、实验内容1.组合逻辑电路功能测试(1).用2片74LS00按图2.1连线，为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。
(2).图中A 、B 、C 接电平开关，Y1、Y2接发光管电平显示(3).按表2.1要求，改变A 、B 、C 的状态，填表并写出Y1、Y2的逻辑表达式。
(4).将运算结果与实验比较。
Y1=A+B2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。
根据半加器的逻辑表达式可知，半加器Y 是A 、B 的异或，而进位Z 是A 、B 相与，故半加器可用一个集成异或门和二个与非门组成，如图2.2。
(1).用异或门和与非门接成以上电路。
输入A 、B 接电平开关，输出Y 、Z 接电平显示。
(2).按表2.2要求改变A 、B 状态，填表。
3.测试全加器的逻辑功能。
(1).写出图2.3电路的逻辑表达式。
(2).根据逻辑表达式列真值表。
(3).根据真值表画逻辑函数SiCi 的卡诺图。
111S i C i4.测试用异或门、与或门和非门组成的全加器的功能。
全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。
(1).写出用异或门、与或非门和非门实现全加器的逻辑表达式，画出逻辑电路图。
(2).连接电路图，注意“与或非”门中不用的“与门”输入端要接地。
(3).按表2.4记录Si 和Ci 的状态。
1-⊕⊕=i i C B A S ，AB C B A C i i +⊕=-1)(A i S iB i+ C i C i-1四、 1.整理实验数据、图表并对实验结果进行分析讨论。
组合逻辑电路(半加器全加器及逻辑运算)
一种常见的实现方式是使 用异或门实现和S，使用 与门实现进位C。
半加器的性能分析
逻辑级数
半加器的逻辑级数通常较低，因 为它只涉及基本的逻辑运算。
可靠性
半加器的结构简单，因此具有较 高的可靠性。
延迟时间
由于逻辑级数较低，半加器的延 迟时间相对较短。
资源消耗
半加器使用的逻辑门数量相对较 少，因此在资源消耗方面较为经 济。
组合逻辑电路(半加器 全加器及逻辑运算)
• 组合逻辑电路概述 • 半加器原理与设计 • 全加器原理与设计 • 逻辑运算原理与设计 • 组合逻辑电路的分析与设计方法 • 组合逻辑电路在数字系统中的应用
目录
Part
01
组合逻辑电路概述
定义与特点
定义
无记忆性
组合逻辑电路是一种没有记忆功能的数字 电路，其输出仅取决于当前的输入信号， 而与电路过去的状态无关。
比较器
比较两个二进制数的大小关系，根 据比较结果输出相应的信号，可以 使用与门、或门和非门实现。
全加器
在半加器的基础上增加对进位的处理 ，使用与门、或门和异或门实现两个 一位二进制数带进位的加法运算。
多路选择器
根据选择信号的不同，从多个输 入信号中选择一个输出，可以使 用与门、或门和非门实现。
Part
用于实现控制系统的逻辑 控制、数据处理等功能。
Part
02
半加器原理与设计
半加器的基本原理
半加器是一种基本的组合 逻辑电路，用于实现两个 二进制数的加法运算。
它接收两个输入信号A和 B，并产生两个输出信号： 和S以及进位C。
半加器不考虑来自低位的进 位输入，因此只能处理两个 一位二进制数的加法。
组合逻辑电路的应用领域
组合逻辑电路设计之全加器、半加器
班级姓名学号实验二组合电路设计一、实验目的（1）验证组合逻辑电路的功能掌握组合逻辑电路的分析方法掌握用SSI小规模集成器件设计组合逻辑电路的方法了解组合逻辑电路集中竞争冒险的分析和消除方法实验设备数字电路实验箱，数字万用表，74LS00，74LS86三、实验原理1．组合逻辑概念通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路的过去状态无关。
因此，组合电路的特点是无“记忆性”。
在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。
所以各种功能的门电路就是简单的组合逻辑电路。
组合电路的输入信号和输出信号往往不只一个，其功能描述方法通常有函数表达式、真值表，卡诺图和逻辑图等几种。
实验中用到的74LS00和74LS86的引脚图如图所示。
00 四2输入与非门Vcc4B4A4Y3B3A3Y Array 1A1B1Y2A2B2Y GND2.组合电路的分析方法。
组合逻辑电路分析的任务是：对给定的电路求其逻辑功能，即求出该电路的输出与输入之间的关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。
分析一般分为一下几个步骤：由逻辑图写出输出端的逻辑表达式，简历输入和输出之间的关系。
列出真值表。
根据对真值表的分析，确定电路功能。
3.组合逻辑电路的设计方法。
组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。
一般设计的逻辑电路的过程如图：通过对给定问题的分心，获得真值表。
在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量直接的逻辑关系问题，其输出变量之间是否存在约束关系，从而过得真值表或简化真值表。
通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更，最后画出逻辑图。
根据最简逻辑表达式得到逻辑电路图。
四．实验内容。
1.分析，测试半加器的逻辑功能。
（1）用74LS00组成半加器电路如图所示。
实验二组合逻辑电路实验
实验二组合逻辑电路实验一、实验目的1、掌握组合逻辑电路的分析方法2、验证半加器、全加器、半减器、全减器、奇偶校验器、原码/反码转换器逻辑功能。
二、设备及器件1、智能实验台2、万用表 1块3、74LSOO 四二输入与非门 3片4、74LS86 四二输入异或门 1片三、实验内容与步骤1、分析半加器的逻辑功能（1）用两片74LSOO按图2-1接线。
74LSOO芯片14脚接+5V，7脚接地。
图 2-1（2）写出该电路的逻辑表达式，列真值表（3）按表2-1的要求改变A、B输入，观测相应的S、C值并填入表2-1中。
（4）比较表2-1与理论分析列出的真值表，验证半加器的逻辑功能。
表2-12、分析全加器的逻辑功能（1）用三片74LSOO按图2-2接好线，74LSOO芯片14脚接+5V，7脚接地。
图2-2（2）分析该线路，写出Sn、Cn的逻辑表达式，列出其真值表。
（3）利用开关改变An、Bn、Cn-1的输入状态，借助指示灯或万用表观测Sn、Cn的值填入表2-2中。
（4）将表2-2的值与理论分析列出的真值表加以比较，验证全加器的逻辑功能。
3、分析半减器的逻辑功能（1）用两片74LSOO按图2-3接好线，74LSOO芯片14脚接+5V，7脚接地。
图 2-3（2）分析该线路，写出D、C的逻辑表达式，列出真值表。
（3）按表2-3改变开关A、B状态，观测D、C的值并填入表2-3中。
（4）将表2-3与理论分析列出的真值表进行比较，验证半减器的逻辑功能。
表 2.34、分析全减器的逻辑功能（1）用一片74LS86和两片74LSOO按图2-4接线。
各片的14脚接+5V，7脚接地。
图 2-4（2）分析该线路，写出Dn、Cn的逻辑表达式，列出真值表。
（3）按表2-4改变An、Bn、Cn-1的开关状态，借助万用表或指示灯观测输出Dn、Cn的状态并填入表2-4中。
（4）对比表2-4和理论分析列出的真值表，验证全减器的逻辑功能。
表 2-45、分析四位奇偶校验器的逻辑功能（1）用74LS86按图2-5接好线。
基础实验二、 组合逻辑电路(半加器全加器及逻辑运算)
基础实验二、组合逻辑电路（半加器全加器及逻辑运算）一、实验目的1.掌握组合逻辑电路的功能侧试。
2.验证半加器和全加器的逻辑功。
3.学会二进制数的运算规律。
二、实验仪器及材料器件74LS00 二输入端四与非门 3片74LS86 二输入端四异或门 1片74LS54 四组输入与或非门 1片三、预习要求1.预习组合逻辑电路的分析方法。
2.预习用与非门和异或门构成的半加器、全加器的工作原理。
3.预习二进制数的运算。
四、实验内容1.组合逻辑电路功能测试。
（1）用2片74 LS00组成图2. 1所示逻辑电路，为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。
（2）图中A、B、C接电平开关，Y1.Y2接发光管电平显示。
（3）按表2.1要求，改变A、B、C的状态填表并写出Y1.Y2逻辑表达式。
（4）将运算结果与实验比较。
2.测试用异或门(74LS86)和与非门组成的半加器逻辑功能。
根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图2.2。
（1）在学习机上用异或门和与门接成以上电路．A、B接电平开关S.Y,Z接电平显示。
（2）按表2.2要求改变A、B状态，填表。
3.测试全加器的逻辑功能（1）写出图2．3电路的逻辑表达式。
（2）根据逻辑表达式列真值表。
（3）根据真值表画逻辑函数S i、C i的卡诺图。
（5）按原理图选择与非门并接线进行测试，将测试结果记入表 2.4，并与上表进行比较看逻辑功能是否一致4.测试用异或、与非和非门组成的全加器的逻辑功能。
全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或门和一个与非门实现。
（1）画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。
（2）找出异或门、与或非门和与门器件按自己画出的图接线。
接线时注意与或非门中不用的与门输入端接地。
（3）当输入端A i、B i及C i-1为下列情况时，用万用表测量S i和C i的电位并将其转为逻辑状态填入表。
实验二组合逻辑电路设计半加器全加器
实验二组合逻辑电路设计（半加器、全加器）一、半加器.说明：其中A为加数，B为被加数，Y为A、B的和与它们同位的部分，Z为它们的和中向高位的进位部分。
真值表如图示：Array其逻辑函数式为：Y=A’B+AB’Z=AB如果用74ls138做半加器。
图为74LS138的真值表：由真值表得：由Y=A’B+AB’=m1+m2=(m1’.m2’)’Z=AB=(m3’)’二、 全加器说明：其中A 为加数，B 为被加数，C 为低位向高位的进位， Y 为A 、B 得和与他们同位部分，Z 为它们的和中向高位的进位部分。
真值表如图示： 由表得：Y=A ’BC ’+AB ’C ’+A ’B ’C+ABC =m 2+m 4+m 1+m 7= (m 2’·m 4’·m 1’·m 7’)’Z=ABC ’+A ’BC+AB ’C+ABC =m 6+m 3+m 5+m 7=(m 6’·m 3’·m 5’·m 7’)’1、若用与非门、反相器、异或门做，由卡洛图得Z 。
Z 有： Z=AB+BC+AC=((((AB)’(BC)’)’)’(AC)’)’Z 逻辑函数图为：若不用卡洛图化简： 则：Z= ABC ’+A ’BC+AB ’C+ABC=AB(C ’+C)+C(A ⊕B) =((AB)’·(C(A ⊕B))’)’ 逻辑函数图为：2、由于Y用卡洛图无法化简，即已为最简，但没有三输入与非门只有二输入的。
故Y化简为：Y=A’BC’+AB’C’+A’B’C+ABC=C’(A⊕B)+C(A⊙B)=(( C’(A⊕B))’·(C(A⊙B)’)’Y的逻辑图为：用与非门做若用74LS138做：Y的逻辑函数式及测试真值表为如图：Z的逻辑函数表达式及测试真值表如图示：。
组合逻辑电路设计之全加器半加器
班级姓名学号
实验二组合电路设计
一、实验目旳
（1）验证组合逻辑电路旳功能
（2）掌握组合逻辑电路旳分析措施
（3）掌握用SSI小规模集成器件设计组合逻辑电路旳措施
（4）理解组合逻辑电路集中竞争冒险旳分析和消除措施
二、实验设备
数字电路实验箱，数字万用表，74LS00，74LS86
三、实验原理
1．组合逻辑概念
一般逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路又称组合电路，组合电路旳输出只决定于当时旳外部输入状况，与电路旳过去状态无关。
因此，组合电路旳特点是无“记忆性”。
在构成上组合电路旳特点是由多种门电路连接而成，并且连接中没有反馈线存在。
因此多种功能旳门电路就是简朴旳组合逻辑电路。
组合电路旳输入信号和输出信号往往不只一种，其功能描述措施一般有函数体现式、真值表，卡诺图和逻辑图等几种。
实验中用到旳74LS00和74LS86旳引脚图如图所示。
00 四2输入与非门
Vcc4B4A4Y3B3A3Y
1A1B1Y2A2B2Y GND
2.组合电路旳分析措施。
组合逻辑电路分析旳任务是：对给定旳电路求其逻辑功能，即求出该电路旳输出与输入之间旳关系，一般是用逻辑式或真值表来描述，有时也加上必须旳文字阐明。
分析一般分为一下几种环节：
（1）由逻辑图写出输出端旳逻辑体现式，简历输入和输出之间旳关系。
（2）列出真值表。
（3）根据对真值表旳分析，拟定电路功能。
3.组合逻辑电路旳设计措施。
组合逻辑电路设计旳任务是：由给定旳功能规定，设计出相应旳逻辑电路。
一般设计旳逻辑电路旳过程如图：。
实验二：半加、半减器,全加、全减器
S
C
0
0
0
0
0
1
1
1
1
0
1
0
1
1
0
0
表2
从二进制数减法的角度看，真值表中只考虑了两个减数本身，没有考虑低位来的借位，这就是半减器的由来。
3.全加器原理
全加器能加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。表3为全加器的真值表，图3为全加器的符号。 表示被加数 表示加数 表示相邻低位来的进位数， 表示本为和值（全加和）， 表示向相邻高位的进位数
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
表4
四、实验内容
1、用一个74LS00、一个74LS86器件实现半加器、半减器。要求当M值为0时为半加器M值为1时为半减器。
⑴真值表
M
A
B
S
C
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
0
0
0
0
1
0
1
1
1
1
1
0
1
0
1
1
1
0
0
S=A⊕B
当A= 0 B= 1 时S亮C亮
数字电路与逻辑设计实验
实验名称数字电路与逻辑设计实验实验者：年级专业：学号：实验六数字电路与逻辑设计实验一、实验名称：组合逻辑电路（半加器全加器及逻辑运算）二、实验目的：1、掌握组合逻辑电路的功能调试2、验证半加器和全加器的逻辑功能。
3、学会二进制数的运算规律。
三、实验内容：1．组合逻辑电路功能测试。
（1）．用2片74LS00组成图4.1所示逻辑电路。
为便于接线和检查．在图中要注明芯片编号及各引脚对应的编号。
（2）．图中A、B、C接电平开关，YI，Y2接发光管电平显示．（3）。
按表4。
1要求，改变A、B、C的状态填表并写出Y1，Y2逻辑表达式．（4）．将运算结果与实验比较．2．测试用异或门（74LS86）和与非门组成的半加器的逻辑功能．根据半加器的逻辑表达式可知．半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图4.2．（1）．在学习机上用异或门和与门接成以上电路．接电平开关S．Y、Z接电平显示．（2）．按表4．2要求改变A、B状态，填表．3．测试全加器的逻辑功能。
（1）．写出图4．3电路的逻辑表达式。
（2）．根据逻辑表达式列真值表．（3）．根据真值表画逻辑函数S i 、Ci的卡诺图．（4）．填写表4．3各点状态（5）．按原理图选择与非门并接线进行测试，将测试结果记入表4．4，并与上表进行比较看逻辑功能是否一致．实验结果：表4．1Y1=+ Y2=（·）+（·）表4．2表4．3A B A ——B B ——C表4．4Y=+Z= X1=++ X2=++ X3=++Si=+++ Ci=++实验总结：通过本次实验，对同步计数器的电路设计有了更深刻的了解与应用，采用逻辑门，设计出对应要求的电路，实现了二进制计数器与模M=13的扭环计数器，对电路的设计也过程也有了进一步的体会。
在设计时应该考虑电路的简单与复杂度，对简化的电路应该先简化，这样使用到的元器件也比较少，而且在实验电路的成功率也比较高，这样对快速完成实验有很大帮助。
【可修改】组合逻辑电路设计之全加器、半加器.doc
班级 姓名 学号实验二 组合电路设计一、实验目的（1） 验证组合逻辑电路的功能 （2） 掌握组合逻辑电路的分析方法（3） 掌握用SSI 小规模集成器件设计组合逻辑电路的方法 （4） 了解组合逻辑电路集中竞争冒险的分析和消除方法 二、实验设备数字电路实验箱，数字万用表，74LS00，74LS86 三、实验原理 1．组合逻辑概念通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路的过去状态无关。
因此，组合电路的特点是无“记忆性”。
在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。
所以各种功能的门电路就是简单的组合逻辑电路。
组合电路的输入信号和输出信号往往不只一个，其功能描述方法通常有函数表达式、真值表，卡诺图和逻辑图等几种。
实验中用到的74LS00和74LS86的引脚图如图所示。
2.组合电路的分析方法。
组合逻辑电路分析的任务是：对给定的电路求其逻辑功能，即求出该电路的输出与输入之间的关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。
分析一般分为一Vcc4B 4A4Y3B3A3Y1A1B1Y2A2B2YGND00 四2输入与非门下几个步骤：（1）由逻辑图写出输出端的逻辑表达式，简历输入和输出之间的关系。
（2）列出真值表。
（3）根据对真值表的分析，确定电路功能。
3.组合逻辑电路的设计方法。
组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。
一般设计的逻辑电路的过程如图：（1）通过对给定问题的分心，获得真值表。
在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量直接的逻辑关系问题，其输出变量之间是否存在约束关系，从而过得真值表或简化真值表。
（2）通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更，最后画出逻辑图。
（3）根据最简逻辑表达式得到逻辑电路图。
四．实验内容。
数电实验报告二组合逻辑电路（半加器`全加器及逻辑运算）
一、实验目的
1、掌握组合逻辑电路的功能测试。
2、验证半加器和全加器的逻辑功能。
3、学会二进制数的运算规律。
二、实验元器件
数电实验箱、集成芯片（74LS00、74LS10、74LS54、74LS86）、导线。
三、实验内容
1、组合逻辑功能路功能测试。
用两片74LS00组成图2-3
A
A
B
A
A
B
A
Y+
=
⋅
=
1C
B
B
A
C
B
B
A
Y+
=
⋅
=
2
2、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。
用一片（74LS86）和（74LS00）组成半加器。
数电实验报告二
组合逻辑电路（半加器、全加器及逻辑运算）
Vcc
A B
3、
S
CO
CO
A B
C
4、设计性实验
设计一个“一致电路”。
电路有三个输入端，一个输出端。
当三个输入端变量A、B、C状态一致时，输出F为“1”；当三个变量状态不一致时，输出F为“0”。
（要求：用与非门组成电路。
）
步骤：
i.列真值表：（右图）
ii.写出逻辑表达式:
()()
ABC
C
B
A
F⋅
=
iii.画逻辑电路图：(下图)
A
B
C
F
iv.按下图连接实验电路。
(下图)
A B。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基础实验二、组合逻辑电路（半加器全加器及逻辑运算）
一、实验目的
1.掌握组合逻辑电路的功能侧试。
2.验证半加器和全加器的逻辑功。
3.学会二进制数的运算规律。
二、实验仪器及材料
器件
74LS00 二输入端四与非门 3片
74LS86 二输入端四异或门 1片
74LS54 四组输入与或非门 1片
三、预习要求
1.预习组合逻辑电路的分析方法。
2.预习用与非门和异或门构成的半加器、全加器的工作原理。
3.预习二进制数的运算。
四、实验内容
1.组合逻辑电路功能测试。
（1）用2片74 LS00组成图2. 1所示逻辑电路，为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。
（2）图中A、B、C接电平开关，接发光管电平显示。
（3）按表要求，改变A、B、C的状态填表并写出逻辑表达式。
（4）将运算结果与实验比较。
2.测试用异或门(74LS86)和与非门组成的半加器逻辑功能。
根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图。
（1）在学习机上用异或门和与门接成以上电路．A、B接电平开关,Z 接电平显示。
（2）按表要求改变A、B状态，填表。
3.测试全加器的逻辑功能
（1）写出图2．3电路的逻辑表达式。
（2）根据逻辑表达式列真值表。
（3）根据真值表画逻辑函数S i、C i的卡诺图。
（5）按原理图选择与非门并接线进行测试，将测试结果记入表，并与上表进行比较看逻辑功能是否一致
4.测试用异或、与非和非门组成的全加器的逻辑功能。
全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或门和一个与非门实现。
（1）画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。
（2）找出异或门、与或非门和与门器件按自己画出的图接线。
接线时注意与或非门中不用的与门输入端接地。
（3）当输入端A i、B i及C i-1为下列情况时，用万用表测量S i和C i的电位并将其转为逻辑状态填入表。
五、实验报告
1. 整理实验数据、图表并对实验结果进行分析讨论。
2. 总结组合逻辑电路的分析方法。