阎石《数字电子技术基础》(第6版)考研真题精选-第2章 逻辑代数基础【圣才出品】
阎石《数字电子技术基础》(第6版)考研真题精选-第6章 时序逻辑电路【圣才出品】
第6章时序逻辑电路一、选择题1．下列逻辑电路中哪个是时序逻辑电路：（）。
[江苏大学2016研]A．二进制译码器B．二进制加法器C．移位寄存器D．数据选择器【答案】C【解析】ABD三项都属于组合逻辑电路，C项移位寄存器是由触发器组成的，具有存储功能，它属于时序逻辑电路。
2．同步时序电路和异步时序电路比较，其差异在于后者（）。
[重庆大学2015研] A．没有触发器B．没有统一的时钟控制C．没有稳定状态D．输出只与内部状态有关【答案】B【解析】A项是组合逻辑电路和时序逻辑电路的区别；C项是无稳态电路与稳态电路的区别；D项是米勒型电路和摩尔型电路的区别。
3．对于状态表6-1，下列说法正确的是：（）。
[北京邮电大学2015研]表6-1A．状态A和B肯定等价B．状态D和E肯定等价C．状态A和C肯定等价D．状态B和F肯定等价【答案】B【解析】根据状态表6-1可知，状态D和E在输入0后，次态都为自身且输出Z＝0，而在输入1后，次态都变为C且输出Z＝0。
所以，可以视为两者状态等价，同样的分析方法用于A、C、D三项，可以发现这三个选项是错误的。
二、填空题1．时序电路中“等价状态”是______，在实际应用中起______作用。
[重庆大学2014研]【答案】相同的输入下，输出相同且次态也相同；化简【解析】状态等价是指在相同的输入变量条件下，次态相同且输出也相同，等价的状态主要用于化简状态转换表，也就是减少电路的状态数量，可以优化构成相应电路的硬件结构。
2．一个模值为6的计数器，状态转移图如图6-1所示，若初始状态为000，则经过100个CP脉冲后，其状态为______。
[北京邮电大学2015研]图6-1【答案】110【解析】每经过一个CP脉冲，计数器的状态按照顺序变化一次，100/6＝16···4，所以经过了100CP脉冲后，计数器循环了16个完整计数周期，然后又进行了4次状态变化，所以此时状态为110。
阎石《数字电子技术基础》(第6版)章节题库-第2章 逻辑代数基础【圣才出品】
第2章逻辑代数基础一、选择题1．与ABC＋ABC______函数式功能相等的函数表达式是（）。
A．ABCB．AC．ABC______D．ABC＋BC______【答案】B【解析】利用换元法令D＝BC，ABC＋ABC______＝AD＋AD＿＝A，即ABC＋ABC______＝A（BC ＋BC______）＝A。
2．逻辑函数F＝A⊕（B⊕A）＝（）。
A．BB．AC．A⊕BD．A＿⊙B【答案】A【解析】F＝A⊕（B⊕A）＝A⊕B⊕A＝A⊕A⊕B＝0⊕B＝B3．某一逻辑函数真值表确定后，下面描述该函数逻辑功能的表达式中，具有唯一性的是（）。
A．该逻辑函数的积之和标准型B．该逻辑函数的最简与或式C．该逻辑函数的最简或与式D．该逻辑函数的和之积式【答案】A【解析】逻辑函数的积之和标准型是最小项之和，具有唯一性，而且和之积式标准型也是唯一的，但是一般的和之积与或与式相同，最简或与式与最简与或式都不具有唯一性，这与卡诺图的画法有关系。
4．下列哪一项为逻辑项ABC＿D的相邻项（）。
A．ABCDB．A＿BCDC．ABC＿D______D．ABCD【答案】A【解析】两个相邻项直接只有1位不同，故选A。
5．逻辑函数F1、F2、F3的卡诺图如图2-1所示，他们之间的逻辑关系是（）。
A．F3＝F1·F2B．F3＝F1＋F2C．F2＝F1·F3D．F2＝F1＋F3（a）F1的卡诺图（b）F2的卡诺图（c）F3的卡诺图图2-1 F1、F2、F3的卡诺图【答案】B【解析】根据卡诺图，可以看出，F3是F1F2的并集，而逻辑函数的加法运算就是并集的作用，交集与乘法相对应。
6．下列几种说法中错误的是（）。
A．任何逻辑函数都可以用卡诺图表示。
B．逻辑函数的卡诺图是唯一的。
C．同一个卡诺图化简结果可能不是唯一的。
D．卡诺图中1的个数和0的个数相同。
【答案】D【解析】卡诺图中0和1的个数是根据逻辑函数的表达式得到的，两者不一定相等，当有约束条件的时候，1和0的个数可能是变化的。
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-逻辑代数基础(圣才出品)
图形符号：
或者
表 2-4 异或真值表
表 2-5 同或真值表
二、逻辑代数的基本公式和常用公式 逻辑代数的基本公式和常用公式分别如表 2-6 和表 2-7 所示。
2 / 41
圣才电子书 十万种考研考证电子书、题库视频学习平台
表 2-6 逻辑代数的基本公式
表 2-7 若干常用公式
圣才电子书
十万种考研考证电子书、题库视频学习平台
第 2 章 逻辑代数基础
2.1 复习笔记
一、逻辑代数中的三种基本运算 1．基本逻辑运算 （1）与：只有决定事物结果的全部条件同时具备时，结果才发生。这种因果关系称为
逻辑与，或称逻辑相乘。逻辑运算写成Y = AgB ，真值表如表 2-1 所示。
从最小项的定义出发可以证明它具有如下的重要性质：
a．在输入变量的任何取值下必有一个最小项，而且仅有一个最小项的值为 1；
b．全体最小项之和为 1；
c．任意两个最小项的乘积为 0；
d．具有相邻性的两个最小项之和可以合并成一项并消去一对因子。
②最大项：在 n 变量逻辑函数中，若 M 为 n 个变量之和，而且这 n 个变量均以原变量
图形符号：
或者
（2）或：在决定事物结果的诸条件中只要有任何一个满足，结果就会发生。这种因果
关系称为逻辑或，也称逻辑相加。逻辑运算写成Y = A + B ，真值表如表 2-2 所示。
图形符号：
或者
（3）非：只要条件具备了，结果便不会发生；而条件不具备时，结果一定发生。这种
因果关系称为逻辑非，也称逻辑求反。逻辑运算写成Y = A，真值表如表 2-3 所示。
Y=F(A,B,C,…) 由于变量和输出(函数)的取值只有 0 和 1 两种状态，所以我们所讨论的都是二值逻辑函 数。 任何一件具体的因果关系都可以用一个逻辑函数来描述。 1．逻辑函数的表示方法 （1）逻辑真值表：将输入变量所有的取值下对应的输出值找出来，列成表格，即可得 到真值表。 （2）逻辑函数式：将输出与输入间的逻辑关系写成与、或、非等的组合式，即可得到
阎石《数字电子技术基础》名校真题解析及典型题精讲精练
码运算结果仍是补码，要读出真值应再求补一次变成原码，才能得到正确的真值。
取反
＋１
－７＋５＝－２ －７＝１０１１１→ １１０００→ １１００１
取反
＋１
１１１１０→１０００１→ １００１０
１１００１
＋００１０１
１１１１０
０１１１ ７
＋ ０１１１ ７
１１１０
两个正数相加得负数，结果显然是错误的，其原因是三位数最大可表 示为 ７，而 １４已超过表示的
进制数。
３．二 ———十六进制、八进制之间的转换
①二进制转换成十六进制：
因为 １６进制的基数 １６＝２４，所以，可将四位二进制数表示一位 １６进制数。将二进制数整数部
分低位起四位一组不足四位前面加 ０；小数部分高位起四位一组不足四位后面加 ０。然后分别用对应
１６进制数表示。
常用的有：有权码和无权码
二、反码
反码是为了在求补码时不做减法运算。二进制的反码求法是：正数的反码与原码相同，负数的原 码除了符号位外的数值部分按位取反，即“１”改为“０”，“０”改为“０”，
三、补码：
正数的补码和原码相同，负数的补码是符号位为“１”，数值位按位取反加“１”，即“反码加 １”当做 二进制减法时，可利用补码将减法运算转换成加法运算。
注：如讲义内容与视频内容相出入，请以视频内容为准。给你带来的不 便我们深表歉意。
阎石《数字电子技术基础》真题解析及典型题精讲精练
第 １讲 数值与编码
考点：
１．数制间的转换。 ２．常用编码。
题型：
１．填空题 ２．选择题
（一）十进制
十进制采用 ０，１，２，３，４，５，６，７，８，９十个数码，其进位的规则是“逢十进一”。 ４５８７．２９＝４１０３ ＋５１０２ ＋８１０１ ＋７１００ ＋２１０ １ ＋９１０ ２
《数字电子技术基础》读书笔记02逻辑代数基础
《数字电子技术基础》读书笔记02 逻辑代数基础2.1从布尔代数到逻辑代数1849年英国数学家乔治布尔(George Boole)提出布尔代数，使用数学方法进行逻辑运算。
把布尔代数应用到二值逻辑电路中，即为逻辑代数。
2.2逻辑代数中的运算(想想初等代数中的加减乘除)2.2.1三种基本运算与(AND)：逻辑乘，Y=A B或(OR)：逻辑加，Y=A+B非(NOT)：逻辑求反，Y=Aˊ简单逻辑运算(与、或、非)的两套图形符号，均为IEEE(国际电气与电子工程师协会)和IEC(国际电工协会)认定。
上排为国外教材和EDA软件中普遍使用的特定外形符号；下排为矩形符号。
2.2.2复合逻辑运算(都可以表示为与、或、非的组合)与非(NAND)：先与后非，与的反运算，Y=(A B)ˊ或非(NOR)：先或后非，非的反运算，Y=(A+B)ˊ与或非(AND-NOR)：先与再或再非，Y=(A B+C D)ˊ异或(Exclusive OR)：Y=A⊕B=A Bˊ+AˊB A和B不同，Y为1；A和B相同，Y为0。
当A与B相反时，A Bˊ和AˊB，肯定有一个结果为1，则Y为1。
同或(Exclusive NOR)：Y=A⊙B=A B+AˊBˊA和B相同，Y为1；A和B不同，Y为0。
当A与B相同时，A B和AˊBˊ，肯定有一个结果为1，则Y为1。
同或与同或互为反运算，即两组运算，只要输入相同，一定结果相反。
A⊕B=(A⊙B)ˊA⊙B=(A⊕B)ˊ复合逻辑运算的图像符号和运算符号。
2.3逻辑代数的基本公式和常用公式2.3.1基本公式(见对偶定理)2.3.2若干常用公式(见逻辑函数化简方法之公式化简法)2.4逻辑代数的基本定理2.4.1代入定理(相当于初等代数中的换元)任何一个包含逻辑变量A的逻辑等式中，若以另外一个逻辑式代入式中所有A的位置，则等式依然成立。
2.4.2反演定理对于任意一个逻辑式Y，若将其中所有的""换成"+"，"+"换成""，"0"换成"1"，"1"换成"0"，原变量换成反变量，反变量换成原变量，则得到的结果就是Yˊ。
阎石《数字电子技术基础》(第6版)配套题库-章节题库(第1~3章)【圣才出品】
第二部分章节题库第1章数制和码制一、选择题1．反码是（1011101）反对应的十进制数是（）。
A．－29B．－34C．－16D．22【答案】B【解析】反码与原码的对应关系是：符号位（最高位）不变，其他位取反，该反码对应的原码为－（100010）2＝－34。
2．（10010111.0110）8421BCD对应的十进制数是（）。
A．（97.3）10B．（86.4）10C．（97.6）10D．（56.3）10【答案】C【解析】8421码制是4位对应一位十进制码，1001对应9；0111对应7；0110对应6。
3．十进制数（－6）10的补码是（）。
（连符号位在内取6位）A．（111001）2B．（110011）2C．（110100）2D．（111010）2【答案】D【解析】－6的原码为100110，反码为111001，补码为111010，最高位1为符号位。
4．下列编码中哪一个是BCD5421码：（）。
A．0000、0001、0010、0011、0100、1000，1001、1010、1011、1100B．0000、0001、0010、0011、0100、0101，0110、0111、1000、1001C．0000，0001、0010、0011、0100、0101，0110、0111，1110、1111D．0011、0100、0101、0110、0111、1000、1001、1010、1011、1100【答案】A【解析】5421码的特点是四位对应十进制的一位，首位对应的是5，每逢4再加1，有一个进位，再从末位开始加1；B是8421BCD码，D是余三码。
5．下列几种说法中与BCD码的性质不符的是（）。
A．一组四位二进制数组成的码只能表示一位十进制数；B．BCD码是一种人为选定的0～9十个数字的代码；C．BCD码是一组四位二进制数，能表示十六以内的任何一个十进制数；D．BCD码有多种。
【答案】C【解析】BCD码只能表示一个十位数，其他数的组合表示的数实际上是无效的，10～16一定不可能被一个四位的BCD码表示出来。
教学课件 数字电子技术第六版 阎石
故
(173)10 (10101101 )2
0
二、十－二转换
小数部分: ( S )10 k1 21 k2 22 km 2m 左右同乘以2
2( S )10 k1＋(k2 21 k3 22 km 2m1 ) 同理
例：
2(k2 21 k3 22 km 2m1 ) k2＋(k3 21 km 2m2 )
(0101 ,1110 .1011 ,0010 )2
(5
E
B
2)16
四、十六－二转换
例：将(8FA.C6)16化为二进制
(8
F
A.
C
6)16
(1000 1111 1010 . 1100 0110 )2
五、八进制数与二进制数的转换
例：将(011110.010111)2化为八进制 (011 110 . 010 111)2
0.8125
2 1.6250
整数部分＝ 1 ＝k1
0.6250
2 1.2500
整数部分＝ 1 ＝k2
故
(0.8125 )10 (0.1101 )2
0.2500
2 0.5000
整数部分＝ 0 ＝k3
0.5000
2 1.000
整数部分＝ 1 ＝k4
三、二－十六转换
例：将(01011110.10110010)2化为十六进制
码
两个补码表示的二进制数相加时的符号位讨论
例：用二进制补码运算求出
13＋10 、13－10 、－13＋10 、－13－10
13 0 01101
13 0 01101
解：
10 0 01010
10 1 10110
23 0 10111
3 0 00011
阎石《数字电子技术基础》(第6版)章节题库-第1章 数制和码制【圣才出品】
第1章数制和码制一、选择题1．反码是（1011101）反对应的十进制数是（）。
A．－29B．－34C．－16D．22【答案】B【解析】反码与原码的对应关系是：符号位（最高位）不变，其他位取反，该反码对应的原码为－（100010）2＝－34。
2．（10010111.0110）8421BCD对应的十进制数是（）。
A．（97.3）10B．（86.4）10C．（97.6）10D．（56.3）10【答案】C【解析】8421码制是4位对应一位十进制码，1001对应9；0111对应7；0110对应6。
3．十进制数（－6）10的补码是（）。
（连符号位在内取6位）A．（111001）2B．（110011）2C．（110100）2D．（111010）2【答案】D【解析】－6的原码为100110，反码为111001，补码为111010，最高位1为符号位。
4．下列编码中哪一个是BCD5421码：（）。
A．0000、0001、0010、0011、0100、1000，1001、1010、1011、1100B．0000、0001、0010、0011、0100、0101，0110、0111、1000、1001C．0000，0001、0010、0011、0100、0101，0110、0111，1110、1111D．0011、0100、0101、0110、0111、1000、1001、1010、1011、1100【答案】A【解析】5421码的特点是四位对应十进制的一位，首位对应的是5，每逢4再加1，有一个进位，再从末位开始加1；B是8421BCD码，D是余三码。
5．下列几种说法中与BCD码的性质不符的是（）。
A．一组四位二进制数组成的码只能表示一位十进制数；B．BCD码是一种人为选定的0～9十个数字的代码；C．BCD码是一组四位二进制数，能表示十六以内的任何一个十进制数；D．BCD码有多种。
【答案】C【解析】BCD码只能表示一个十位数，其他数的组合表示的数实际上是无效的，10～16一定不可能被一个四位的BCD码表示出来。
阎石《数字电子技术基础》(第6版)章节题库-第6章 时序逻辑电路【圣才出品】
十万种考研考证电子书、题库视频学习平台
第 6 章 时序逻辑电路
一、选择题
1．有八个触发器的二迚制计数器，它们最多有（ ）种计数状态。 A．8 B．16 C．256 D．64 【答案】C 【解析】28＝256。
2．下列描述丌正确的是（ ）。 A．触发器具有两种状态，当 Q＝1 时触发器处于 1 态 B．时序电路必然存在状态循环 C．异步时序电路的响应速度要比同步时序电路的响应速度慢 D．主从 JK 触发器具有一次变化现象 【答案】A 【解析】触发器的状态还包括丌定状态，比如在 RS 触发器中，当 RS＝11 时，状态丌 定；研究的时序电路主要是要丌间断给出信号，理论上来讲需要状态的丌断循环；异步时序 电路通过一些门电路再传输信号，而同步信号的数据传输直接通过时钟脉冲迚行统一的传 输，减少了传输过程的时间延迟。
4．同步计数器和异步计数器比较，同步计数器的最显著优点是（ ）。 A．工作速度高 B．触发器利用率高 C．电路简单 D．丌受时钟 CP 控制 【答案】A 【解析】同步信号的数据传输直接通过时钟脉冲迚行统一的传输，减少了传输过程的时 间延迟。
5．N 个触发器可以构成能寄存多少位二迚制数码的寄存器？（ ）。 A．N－1
2．一个三级环形计数器的初始状态是 Q2Q1Q0＝001（Q2 为高位），则经过 40 个时钟 周期后的状态 Q2Q1Q0＝______。
【答案】010 【解析】经过 3 的倍数个周期后，即 39 个周期后，Q2Q1Q0＝001；则 40 周期后 Q2Q1Q0 ＝010
5 / 85
圣才电子书 十万种考研考证电子书、题库视频学习平台
A．1110 B．1111 C．1101 D．1100 【答案】C 【解析】1001 经过 16 的倍数个周期后仍为 1001，即 96 个时钟脉冲后计数器显示 1001，再经历 4 个时钟脉冲，即 100 个时钟脉冲时，计数为 1001＋0100＝1101。
阎石《数字电子技术基础》(第6版)考研真题精选-第3章 门电路【圣才出品】
第3章门电路一、选择题1．在不影响逻辑功能的情况下，CMOS与非门的多余输入端可（）。
[电子科技大学2010研]A．接高电平B．接低电平C．悬空D．通过电阻接地【答案】A【解析】因为CMOS电路的不用输入端不能悬空；对与非门来讲，多余输入端接低电平则输出一直为高电平，不符合要求，根据逻辑运算关系可知只有接高电平才可以不影响逻辑功能。
2．CMOS门电路在何时最耗电（）。
[北京邮电大学2015研]A．输出为逻辑0时B．输出为逻辑1时C．输出翻转时D．输出高阻态时【答案】C【解析】CMOS门电路在输出为0或者输出为1时，门电路处于一个管子导通、一个管子截止的工作状态，功耗很低；CMOS三态门电路输出高阻态时，两只管子都截止，功耗很低，以上都属于静态工作状态。
输出翻转时属于动态工作状态，CMOS门电路的动态功耗比静态功耗要大很多。
3．若干个门电路的输出可以直接连在一起的是（）。
[北京邮电大学2015研]A．ECL门B．三态门C．OC门D．任意逻辑门【答案】ABC【解析】ECL门输出直接连在一起可以实现线或；三态门输出直接连在一起可以实现总线结构；OC门输出直接连在一起可以实现线与；而普通逻辑门输出端直接连在一起会导致电平紊乱甚至电路烧毁等问题。
4．下列说法中正确的有（）。
[北京邮电大学2016研]A．三态门具有高电平、低电平和高阻输出三种状态B．三态门的输出端不能直接并联C．三态门的输出端可以直接并联D．三态门的输出端并联时需要连接上拉电阻【答案】AC【解析】三态输出门电路的输出除了有高电平、低电平两个状态外，还有第三个状态——高阻态。
三态门的输出可以直接并联在一起实现总线结构，并联时不需要额外接上拉电阻。
5．下列逻辑门中，不能实现L＝A＿＋B＿的是（）。
[山东大学2018研]A．B．C．【答案】B【解析】A项与非门其中一个输入端直接接了电源，所以实现的逻辑功能为（AB）′＝A′＋B′；B项或非门一个输入端接地，实现（A＋B）′即A′B′；C项与非门实现的逻辑功能与A项相同。
阎石《数字电子技术基础》(第6版)配套题库-章节题库(第4~5章)【圣才出品】
＿＿＿＿＿＿＿＿
输出Y7Y6Y5Y4Y3Y2Y1Y0 应为______ 。 【答案】10111111 【解析】A2A1A0＝110，选择的是 Y6 的信号。
4．半加器的输入变量有______个，而输出变量有______个。 【答案】2；2 【解析】半加器输入的是两个加数，输出的是结果和进位。
7 / 190
4．串行加法器的进位信号采用（ ）传递，并行加法器的进位信号采用（ ）传 递。
A．超前，逐位 B．逐位，超前 C．逐位，逐位 D．超前，超前 【答案】B 【解析】（1）串行进位加法器若有多位数相加，将低位的进位输出信号接到高位的进 位输入端，因此，任意 1 位的加法运算必须在低 1 位的运算完成之后才能进行，这种进位 方式称为串行进位。这种加法器电路简单，但运算速度慢。（2）超前进位加法器：每位的 进位只由加数和被加数决定，而与低位的进位无关。超前进位加法器大大提高了运算速度， 但随着加法器位数的增加，超前进位逻辑电路越来越复杂。
圣才电子书 十万种考研考证电子书、题库视频学习平台
5．用 2 片 3-8 线译码器 74LS138 构成 4-16 线译码器，至少需要使用______个外加的 逻辑门。
【答案】0 【解析】可以设计为 4-16 线译码器的 4 个地址位后三位连 3-8 线译码器的地址位，首 位地址为选通信号，连使能端接高八位的译码器，首位连反相器再连使能端接低八位的译码 器。 6．图 4-2 所示电路输出逻辑的最小和为______。
阎石《数字电子技术基础》(第6版)章节题库-第3章 门电路【圣才出品】
第3章门电路一、选择题1．三态逻辑门输出的状态不包括（）。
A．高电平B．低电平C．低阻态D．高阻态【答案】C【解析】高阻态是为了实现逻辑门不工作时相当于断路。
三态输出门电路主要用于总线传输，任何时刻只有一个三态输出电路被使能（输出高、低电平），该电路的信号被传到总线上，而其他三态输出电路处于高阻状态。
2．在下列门电路中，输出端不可以并联使用的是（）。
A．具有推挽输出结构的TTL门电路B．集电极开路门（OC）C．三态门D．CMOS传输门【答案】A【解析】具有推挽输出结构的TTL门电路输出端不能并联接成线与结构。
若一个门的输出是高电平而另一个门的输出是低电平，则输出端并联以后必然有很大的负载电流同时流过这两个门的输出级。
这个电流的数值将远远超过正常工作电流，可能使门电路损坏。
3．TTL逻辑门的低电平噪声容限、高电平噪声容限等于（）。
A．U NL＝U ILMIN－U OLMAX、U NH＝U OHMIN－U IHMINB．U NL＝U OLMAX－U ILMAX、U NH＝U OHMIN－U IHMINC．U NL＝U ILMIN－U OLMIN、U NH＝U IHMIN－U OHMIND．U NL＝U ILMAX－U OLMAX、U NH＝U OHMIN－U IHMIN【答案】D【解析】噪声容限是保证输出高、低电平基本不变（或者说变化的大小不超过允许限度）的条件下，允许输入电平的波动范围。
低电平噪声容限为低电平时允许输入电压最大值减输出电压的最大值；高电平噪声容限等于高电平时允许输出电压最小值减输入电压的最小值。
4．OC门在使用时，下列说法哪个是错误的？（）A．输出端可以并联B．使用时，应在输出端和电源之间接一个电阻C．输出端并联实现或逻辑关系D．OC门在工作时，输出端有两个状态，高电平、低电平【答案】C【解析】OC门输出端并联并接上上拉电阻后接电源可以实现“线与”逻辑关系，改变上拉电阻所连接的电源大小可以实现输出电平的变化。
阎石《数字电子技术基础》(第6版)配套题库-考研真题精选(第5~8章)【圣才出品】
圣才电子书 十万种考研考证电子书、题库视频学习平台
B．ROM 是用于存储固定信息的，因此不可以用来实现逻辑函数 C．ROM 可作为 PLD 实现多输出组合逻辑函数 D．ROM 中存储的信息是固定的，因此 ROM 的存储容量不可以扩展 【答案】C 【解析】ROM 是由存储矩阵、地址译码器和输出电路组成的；ROM 的存储容量是可 以扩展的；ROM 芯片配合门电路是可以实现组合逻辑函数的，故选 C。
输人地址代码的若干位译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储 单元；列地址译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号，从 字线选中的一行存储单元中再选 l 位（或几位），使这些被选中的单元经读/写控制电路与输 入/输出端接通，以便对这些单元进行读、写操作。
7．若用 32K×8 位的 CMOS 静态 RAM 芯片组成 256K×16 位的存储器系统，共需要 ______片芯片。[北京邮电大学 2015 研]
3．信息即能读出又能写入，但信息非永久性保存的半导体存储器是（ ）。[江苏大 学 2016 研]
A．固定 ROM B．EPROM C．E2PROM D．静态 RAM 【答案】D 【解析】ABC 三项都属于只读存储器，它只能读出数据。
4．欲使 JK 触发器按 Qn＋1＝Qn 工作，可使 JK 触发器的输入端为以下哪几种情况？ （ ）[北京邮电大学 2015 研]
6．在下列触发器电路中，能够使 Qn1 Qn 的是（ ）。[山东大学 2019 研]
A．
B．
C．
【答案】A 【K′Q 可知，A 项可以实现； B 项是下降沿触发的 D 触发器，实现 Q*＝D＝1；C 项是下降沿触发的 JK 触发器，实现 Q* ＝Q＋Q′＝1。
阎石《数字电子技术基础》(第6版)考研真题精选-第4章 组合逻辑电路【圣才出品】
第4章组合逻辑电路一、选择题1．在下列逻辑电路中，是组合逻辑电路的有（）。
[北京邮电大学2015研]A．译码器B．编码器C．寄存器D．全加器【答案】ABD【解析】寄存器是由一组触发器组成的，所以属于时序逻辑电路，剩余均为典型的组合逻辑电路。
2．用三线-八线译码器74LS138（如图4-1所示）和辅助门电路实现逻辑函数Y=A+A A，可使用（）。
[北京邮电大学2015研]221图4-1A ．与非门，014567Y=Y Y Y Y Y YB ．与门，23Y=Y YC ．或门，23Y=Y Y +D ．或门，014567Y=Y Y Y Y Y Y +++++【答案】A【解析】将逻辑函数式Y 转换为最小项之和的形式，Y ＝Y 0＋Y 1＋Y 4＋Y 5＋Y 6＋Y 7，而译码器的输出为Y i ′，所以要对逻辑函数式进行变换，得到符合译码器输出信号的形式组合后，添加辅助的与非门即可。
3．图4-2中能实现函数F ＝A ＿B ＋BC ＿的电路为（ ）。
[中国海洋大学2019研]图4-2A．电路（a）B．电路（b）C．电路（c）D．都不是【答案】C【解析】将逻辑函数式转换为F的最小项之和的形式，然后对逻辑函数式进行变换，得到符合译码器输出信号的形式组合后可知C可实现。
电路（a）和电路（b）均实现AC＋B′。
二、填空题如图4-3所示电路为4选1数据选择器构成的组合电路，写出其输出端的最简与或式F ＝（）。
[北京邮电大学2015研]图4-3【答案】F＝[C′（A1′A0′）＋C′（A1′A0）＋1（A1A0′）＋C′（A1A0）]【解析】根据数据选择器的逻辑函数式进行相应输入位的书写即可。
三、分析题1．分析图示逻辑电路，求输出Y（A，B，C）的最小项之和表达式（用∑m的形式表示）。
4选1数据选择器的功能表如图4-4所示。
[山东大学2017研]图4-4 4选1数据选择器表4-1 4选1数据选择器功能表解：Y＝A′B′C′＋A′B·1＋AB′C′＋ABC＝A′B′C′＋A′B·（C′＋C）＋AB′C′＋ABC＝∑m（0，2，3，4，6）2．用一片3线-8线译码器74LS138和其他必要的门电路实现函数F（A，B，C）＝AB ＋AC。
阎石《数字电子技术基础》(第6版)章节题库-第7章 脉冲波形的产生和整形电路【圣才出品】
第7章脉冲波形的产生和整形电路一、选择题1．为了提高多谐振荡器频率的稳定性，最有效的方法是（）。
A．提高电容、电阻的精度B．提高电源的稳定度C．采用石英晶体振荡器C．保持环境温度不变【答案】C【解析】石英晶体多谐振荡器的振荡频率取决于石英晶体的固有谐振频率，而与外接电阻、电容无关，具有极高的频率稳定性。
2．已知时钟脉冲频率为f cp，欲得到频率为0.2f cp的矩形波应采用（）A．五进制计数器B．五位二进制计数器C．单稳态触发器C．多谐振荡器【答案】A【解析】频率变为原来的五分之一，是五分频，只需要每五次脉冲进一位即可实现。
3．在图7-1用555定时器组成的施密特触发电路中，它的回差电压等于（）A．5VB．2VC．4VD．3V图7-1【答案】B【解析】555组成的施密特触发器中，当不接外接电压时，得到电路的回差电压为2V CC/3－V cc/3＝V cc/3；5脚为外部参考电压输入V CO，如果参考电压由外接的电压V CO供给，这时V T＋＝V CO；V T－＝V CO/2，回差电压为V CO/2＝4V/2＝2V，可以通过改变V CO值可以调节回差电压的大小。
4．电路如下图7-2（图中为上升沿JK触发器），触发器当前状态Q3Q2Q1为“100”，请问在时钟作用下，触发器下一状态（Q3Q2Q1）为（）。
图7-2A．“101”B．“100”C．“011”D．“000”【答案】C【解析】JK触发器特征方程为Q n＋1＝JQ＿n＋K＿Q n，由图7-2可得，三个触发器的驱动方程均为J＝K＝1，即特性方程均为Q n＋1＝Q＿n，Q1的时钟是CP，Q2的时钟是Q1，Q3的时钟是Q2，当前Q3Q2Q1的状态是100，由于触发器在上升沿被触发，CP上升沿Q1状态被触发，变为1；同时触发了Q2，Q2变为1；同理Q3为0。
5．多谐振荡器可产生的波形是（）A．正弦波B．矩形脉冲C．三角波D．锯齿波【答案】B【解析】“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。
阎石《数字电子技术基础》(第5版)(课后习题 逻辑代数基础)【圣才出品】
第2章 逻辑代数基础2.1 试用列真值表的方法证明下列异或运算公式。
（1）A⊕0＝A（2）A⊕1＝A ＇（3）A⊕A＝0（4）A⊕A＇＝1（5）（A⊕B）⊕C＝A⊕（B⊕C）（6）A（B⊕C）＝AB⊕AC （7）A⊕B＇＝（A⊕B）＇＝A⊕B⊕1证明：左式和右式的真值表若相同，则表达式得证。
真值表如表2-1所示。
表2-12.2 证明下列逻辑恒等式（方法不限）（1）AB ＇＋B ＋A ＇B ＝A ＋B（2）（A ＋C ＇）（B ＋D ）（B ＋D ＇）＝AB ＋BC ＇（3）（（A ＋B ＋C ＇）＇C ＇D ）＇＋（B ＋C ＇）（AB ＇D ＋B ＇C ＇）＝1（4）A ＇B ＇C ＇＋A （B ＋C ）＋BC ＝（AB ＇C ＇＋A ＇B ＇C ＋A ＇BC ＇）＇证明:（1）左边＝AB'＋B ＋A'B ＝AB'＋（B ＋A'B ）＝AB'＋B ＝A ＋B ＝右边（2）左边＝（A ＋C'）（B ＋D ）（B ＋D'）（A ＋C'）（B ＋BD ＋BD'）＝B （A ＋C'）＝AB ＋BC'＝右边（3）()()()()()'''''''''''''''A B C C D B C AB D B C A B C C D AB C D B C +++++=+++++''''A B C C D B C =+++++=1即左边＝右边（4）左右两式的真值表如表2-2所示。
表2-2由表2-9可知，等式成立。
2.3 已知逻辑函数Y 1和Y 2的真值表如表2-3（a ）、（b ）所示，试写出Y 1和Y 2的逻辑函数式。
表2-3（a ）表2-3（b）解：由表2-3（a）可得，Y1的逻辑函数式为：Y1＝A'B'C'＋A'B'C＋AB'C'＋AB'C＋ABC由表2-3（b）可得，Y2的逻辑函数式为：Y2＝A'B'C'D＋A'B'CD'＋A'BC'D'＋A'BCD＋AB'C'D'＋AB'CD＋ABC'D＋ABCD'2.4 已知逻辑函数的真值表如表2-4（a）、（b）所示，试写出对应的逻辑函数式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
圣才电子书 十万种考研考证电子书、题库视频学习平台
解：根据带有约束项的逻辑函数式化简方法，利用卡诺图进行化简，最小项处写 1，约 束项处写×，如图 2-2 所示。
图 2-2 第 2 题卡诺图 化简得到 F＝BD＋B′D′＋CD。
3．化简并写出 F 的最简与或式，写出详细过程。[重庆大学 2015 研] F（A，B，C，D）＝Σmi（i＝0，1，2，4，5，6，9，10，13） 约束条件：m8＋m11＋m15＝0 解：根据带有约束项的逻辑函数式化简方法，利用卡诺图法进行化简，最小项处写 1， 约束项处写×，画出卡诺图如图 2-3 所示。
误；将输入变量的变化代入逻辑表达式中进行化简，可知 C、D 项错误；通过讲逻辑表达式
进行化简，加上选项 C 所给冗余项后，可消除竞争-冒险现象，故答案为 B。
二、填空题
1．用最小项表示函数 F（A，B，C）＝∑m（0，1，2，6），则它的最大项表达式是 F ＝（ ）（注：丌要写简略形式）。[北京邮电大学 2015 研]
＿
＿＿
2．逻辑函数 F＝AC＋AB＋BC，当变量的取值为（ ）时，将出现冒险现象。[北京
邮电大学 2015 研]
A．B＝C＝1
B．B＝C＝0
C．A＝1，C＝0
D．A＝0，B＝0
【答案】ACD
【解析】根据检查竞争-冒险现象的方法，将变量取值代入函数表达式中进行化简，根
＿
＿
据化简结果即可判断是否存在竞争-冒险现象。F＝A＋A，就会产生“0”冒险；F＝AA，就
解：将函数展开为最小项之和： F（A，B，C，D）＝A′C′D＋A′BCD＋AB′C′D′＋A′B′D＝A′BC′D＋A′B′C′D＋A′BCD＋ AB′C′D′＋A′B′CD＋A′B′C′D＝∑m（1，3，5，7，8）。 约束项 ABD＋AB′C＋A′B′D′＝ABCD＋ABC′D＋AB′CD＋AB′CD′＋A′B′CD′＋ A′B′C′D′＝∑d（0，2，10，11，13，15）。 利用卡诺图法化简，最小项处写 1，约束项处写×，依题可得卡诺图如图 2-1 所示。
图 2-3 第 3 题卡诺图
＿＿
＿＿
化简后得到 F＝AB＋CD＋AD。
5 / 18
圣才电子书 十万种考研考证电子书、题库视频学习平台
4．化简下列函数表达式（方法不限）。[中山大学 2016 研]
＿＿
＿
＿
＿
（1）Y＝ABC＋BD＋AD＋（A＋B＋C）
＿
＿
（2）Y＝A⊕B⊕C⊕D
图 2-1 第 1 题卡诺图 化简得 F（A，B，C，D）＝A′D＋AB′D′（卡诺图圈法丌同，答案丌唯一）。
2．化简并写出 F 的最简与或式，写出详细过程（d 为约束项）。[重庆大学 2014 研] F（A，B，C，D）＝∑m（0，2，3，5，7，11）＋∑d（8，9，10，13，15）
4 / 18
【答案】∏m（3，4，5，7）＝（A＋B′＋C′）（A′＋B＋C）（A′＋B＋C′）（A′＋B′＋C′） 【解析】根据最小项之和不最大项之积两种形式的关系，可得到最大项表达式。
＿＿
2．逻辑函数式 Y2＝ABCD＋ABCD＋ABCD 化简成最简不或式为（ 大学 2019 研]
）。[中国海洋
【答案】Y2＝ABCD＋ABC′＋ABD′＋A′CD＋B′CD
1 / 18
圣才电子书 十万种考研考证电子书、题库视频学习平台
会产生“1”冒险。以 A，B，C 分别为主变量进行判断。
3．下列说法中正确的有（ ）。[北京邮电大学 2016 研] A．逻辑函数的表达式是唯一的 B．逻辑函数的最小项表达式是唯一的 C．逻辑函数的最大项表达式是唯一的 D．逻辑函数的最简表达式是唯一的 【答案】BC 【解析】对于一个既定的逻辑函数式而言，最小项表达式和最大项表达式是唯一的，而 不-或和不-非表达式则根据化简方法丌同得到结果也会丌同，是丌唯一的。
＿
＿
B．存在静态逻辑冒险，需要加冗余项ABD 和 ACD 进行消除
C．当输入 ABCD 从 0111→1101 变化时存在静态功能冒险，需要加冗余项 BD 进行消
除
D．当输入 ABCD 从 1100→1001 变化时存在静态功能冒险
【答案】B
【解析】根据竞争-冒险现象的判断方法可知 A＝1、C＝0、D＝1 时存在冒险，A 项错
4．逻辑式 F AB C BC A 的反演式为（ ）。[北京邮电大学 2016 研] A． ( AB C)(BC A) B． ( AB C)(B C A) C． F ABC+BC A D． ( A B)C B C A
【答案】B
【解析】首先根据摩根定理进行式子简化 F ABC+BC A 。其次根据反演定理的规则，
将原逻辑函数式进行变换，然后化简即可得到相应的反演式 F AB C (B C A) 。
＿
＿
＿＿
5．关于函数 F＝AC＋BCD＋ABC，下列说法中正确的有（ ）。[北京邮电大学 2016
研]
2 / 18
圣才电子书 十万种考研考证电子书、题库视频学习平台
A．丌存在冒险
【解析】根据德摩根定律将逻辑函数式进行化简可得最终结果。
3 / 18
圣才电子书
三、分析题
十万种考研考证电子书、）＝A′C′D＋A′BCD＋AB′C′D′＋A′B′D，约束项为 ABD ＋AB′C＋A′B′D′＝0。要求写出计算过程。（注：X′代表 X 的非，以下各题同。）[重庆大学 2013 研]
圣才电子书
十万种考研考证电子书、题库视频学习平台
第 2 章 逻辑代数基础
一、选择题
1．对于一个逻辑函数表达式，（ ）是唯一的。[北京邮电大学 2015 研] A．最简“不-或”表达式 B．两级“不-非”表达式 C．最小项构成的表达式 D．最大项构成的表达式 【答案】CD 【解析】对于一个既定的逻辑函数式而言，最小项表达式和最大项表达式是唯一的，而 不-或和不-非表达式则根据化简方法丌同得到结果也会丌同，是丌唯一的。