第3章 总线周期及总线结构
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
该片存储区域所包含存储单元数，其值有由初 始时SP的值决定（指向栈底+1单元）
• 数据在堆栈段内的存放
堆栈是按字组织的，数据的存取均为2字节操作
• 堆栈区域的扩展：
如64KB的堆栈段不能满足需要，可 通过修改SS来改变当前的堆栈段， 使之指向另一片存储区域，同时SP 重新赋值
01954H 01955H 34H 12H
8086的总线周期
时序（Timing）：
• 是指信号高低电平(有效或无效)变化及相互间 的时间顺序关系。 • 总线时序描述CPU引脚如何实现总线操作 • CPU时序决定系统各部件间的同步和定时 什么是总线操作？
• 总线操作是指CPU通过总线对外的各种操作 • 8088的总线操作主要有：
存储器读、I/O读操作
• 控制器
决定控制字中各位的电平高低
由控制器发出的控制总线，能将控 制字各位分别送至各个寄存器 用一条粗线表示总线，右图有两条 总线，控制总线和数据总线
信息流通 数据由B->A 数据由A->B 数据由A->C 数据由A->D 数据由D->B 数据由C->A
控制字CON La Ea Lb Eb Lc Ec Ld Ed 1 0 0 1 0 0 0 0 0 1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 0 0
8086的内部结构
AH AL BH BL 通用 CH CL 寄存器 DH DL 2、总线接口单元 BIU （Bus SP Interface Unit） BP 1) 功能：负责与 M、I/O 端 SI 口传送数据。具体讲： DI ALU数据总线 总线接口部件要从内存 取
地址 加法 1、 器 EU
∑ （Execution Unit） 1）、 功能：负责指令执 8位 行。 CS
外 部 总 线
标志寄存器
执行部件 （EU)
总线接口部件 （BIU)
堆栈（STACK）
堆栈： 是按后进先出原则组织的一片存储区域，
用来暂存一批需要回避的数据或地址。
用途： 暂存数据、断点信息或传送信息
存取原则: “后进先出” 堆栈段的最大深度: 64KB
• 堆栈的构造
1. 栈底： 一端固定，具有最大地址的 单元（数据由此向上堆积） 2. 栈顶：
基本总线周期由4个T状态组成：T1、T2、T3、T4 等待时钟周期Tw，在总线周期的T3和T4之间插入 空闲时钟周期Ti，在两个总线周期之间插入
何时有总线周期？ • 任何指令的取指阶段都需要存储器读总线周期，读 取的内容是指令代码 • 任何一条以存储单元为源操作数的指令都将引起存 储器读总线周期，任何一条以存储单元为目的操作 数的指令都将引起存储器写总线周期 • 只有执行IN指令才出现I/O读总线周期，执行OUT 指令才出现I/O写总线周期 • CPU响应可屏蔽中断时生成中断响应总线周期
• 8088的基本总线周期需要4个时钟周期
– 4个时钟周期编号为T1、T2、T3和T4 – 总线周期中的时钟周期也被称作“T状态” – 时钟周期的时间长度就是时钟频率的倒数
动态演示
1~2个 T1 T2 T3 T4 Ti Ti T1
若干个 T2 T3 Tw Tw Tw T4 Ti Ti
总线周期
总线周期
存储器写、I/O写操作 中断响应操作
总线请求及响应操作
• 描述总线操作的微处理器时序有三级：
– 指令周期 总线周期 时钟周期
什么是指令、总线和时钟周期？
• 指令周期是指一条指令经取指、译码、读写操作数到执行完成 的过程。若干总线周期组成一个指令周期 • 总线周期是指CPU通过总线操作与外部（存储器或I/O端口） 进行一次数据交换的过程
总线操作的简要过程
• CPU往总线上发出地址信息，指出要寻址的存储单元或I/O 端口地址。
• CPU撤消地址，使总线的低16位浮置成高阻状态，为传输数 据做准备。总线的最高四位(A16～A19)用来输出本总线周期 状态信息。
• 多路总线的高4位继续提供状态信息，而多路总线的低16位 (8088则为低8位)上出现由CPU写出的数据或者CPU从存储器 或端口读入的数据。
SS
一端浮动，指向最后被压入堆栈 的数据所在存储单元（栈顶的位 SP 置随堆栈中存放数据多少而变化） 3. 堆栈指针：
Top XX XX XX XX
堆 栈 段
用来指示当前栈顶的位置。（压 入的数据放入哪个单元或从那个 Bottom 单元弹出数据均由SP决定
初始 SP
• 8086堆栈的组织 • 堆栈段: 由SS存放堆栈段段基值以决定其起始地址 • 堆栈段的长度：
片内总线、内部总线、外部总线
ຫໍສະໝຸດ Baidu
总线信号分类
数据总线、地址总线、控制总线
总线性能参数
总线时钟频率、总线宽度、总线传输 速率
总线标准
机械结构规范、功能结构规范、电气 规范
总线结构2
A，B，C和D 控制字
为 4个寄存器，数据位数为4位
将各个寄存器的L门和E门按次 序排成一列，则可称其为控制字 CON：CON=LAEALBEBLCECLDED
总线操作的同步 • 总线操作中如何实现时序同步是关键 • CPU总线周期采用同步时序： – 各部件都以系统时钟信号为基准 – 当相互不能配合时，快速部件（CPU）插入 等待状态等待慢速部件（I/O和存储器） • CPU与外设接口常采用异步时序，它们通 过应答联络信号实现同步操作
总线结构
总线分类
20位
接受从总线接口单元的指令队列 DS 中取来的指令代码，其译码和向 SS 输入/输出 EU 内各有关部分发出时序命令 控制电路 ES 信号，协调执行指令规定的操作。 IP
内部暂存器
16位 指令送到指令队列； CPU执行指令时，要配合 执行部件从指定的内存单元或 者外设端口中取数据，将数据 执行部分 1 2 3 4 5 6 传送给执行部件EU； 控制电路 8位 ALU 或把执行部件的操作结果 指令队列 队列总线 传给指定的M或I/O口。
• 数据在堆栈段内的存放
堆栈是按字组织的，数据的存取均为2字节操作
• 堆栈区域的扩展：
如64KB的堆栈段不能满足需要，可 通过修改SS来改变当前的堆栈段， 使之指向另一片存储区域，同时SP 重新赋值
01954H 01955H 34H 12H
8086的总线周期
时序（Timing）：
• 是指信号高低电平(有效或无效)变化及相互间 的时间顺序关系。 • 总线时序描述CPU引脚如何实现总线操作 • CPU时序决定系统各部件间的同步和定时 什么是总线操作？
• 总线操作是指CPU通过总线对外的各种操作 • 8088的总线操作主要有：
存储器读、I/O读操作
• 控制器
决定控制字中各位的电平高低
由控制器发出的控制总线，能将控 制字各位分别送至各个寄存器 用一条粗线表示总线，右图有两条 总线，控制总线和数据总线
信息流通 数据由B->A 数据由A->B 数据由A->C 数据由A->D 数据由D->B 数据由C->A
控制字CON La Ea Lb Eb Lc Ec Ld Ed 1 0 0 1 0 0 0 0 0 1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 0 0
8086的内部结构
AH AL BH BL 通用 CH CL 寄存器 DH DL 2、总线接口单元 BIU （Bus SP Interface Unit） BP 1) 功能：负责与 M、I/O 端 SI 口传送数据。具体讲： DI ALU数据总线 总线接口部件要从内存 取
地址 加法 1、 器 EU
∑ （Execution Unit） 1）、 功能：负责指令执 8位 行。 CS
外 部 总 线
标志寄存器
执行部件 （EU)
总线接口部件 （BIU)
堆栈（STACK）
堆栈： 是按后进先出原则组织的一片存储区域，
用来暂存一批需要回避的数据或地址。
用途： 暂存数据、断点信息或传送信息
存取原则: “后进先出” 堆栈段的最大深度: 64KB
• 堆栈的构造
1. 栈底： 一端固定，具有最大地址的 单元（数据由此向上堆积） 2. 栈顶：
基本总线周期由4个T状态组成：T1、T2、T3、T4 等待时钟周期Tw，在总线周期的T3和T4之间插入 空闲时钟周期Ti，在两个总线周期之间插入
何时有总线周期？ • 任何指令的取指阶段都需要存储器读总线周期，读 取的内容是指令代码 • 任何一条以存储单元为源操作数的指令都将引起存 储器读总线周期，任何一条以存储单元为目的操作 数的指令都将引起存储器写总线周期 • 只有执行IN指令才出现I/O读总线周期，执行OUT 指令才出现I/O写总线周期 • CPU响应可屏蔽中断时生成中断响应总线周期
• 8088的基本总线周期需要4个时钟周期
– 4个时钟周期编号为T1、T2、T3和T4 – 总线周期中的时钟周期也被称作“T状态” – 时钟周期的时间长度就是时钟频率的倒数
动态演示
1~2个 T1 T2 T3 T4 Ti Ti T1
若干个 T2 T3 Tw Tw Tw T4 Ti Ti
总线周期
总线周期
存储器写、I/O写操作 中断响应操作
总线请求及响应操作
• 描述总线操作的微处理器时序有三级：
– 指令周期 总线周期 时钟周期
什么是指令、总线和时钟周期？
• 指令周期是指一条指令经取指、译码、读写操作数到执行完成 的过程。若干总线周期组成一个指令周期 • 总线周期是指CPU通过总线操作与外部（存储器或I/O端口） 进行一次数据交换的过程
总线操作的简要过程
• CPU往总线上发出地址信息，指出要寻址的存储单元或I/O 端口地址。
• CPU撤消地址，使总线的低16位浮置成高阻状态，为传输数 据做准备。总线的最高四位(A16～A19)用来输出本总线周期 状态信息。
• 多路总线的高4位继续提供状态信息，而多路总线的低16位 (8088则为低8位)上出现由CPU写出的数据或者CPU从存储器 或端口读入的数据。
SS
一端浮动，指向最后被压入堆栈 的数据所在存储单元（栈顶的位 SP 置随堆栈中存放数据多少而变化） 3. 堆栈指针：
Top XX XX XX XX
堆 栈 段
用来指示当前栈顶的位置。（压 入的数据放入哪个单元或从那个 Bottom 单元弹出数据均由SP决定
初始 SP
• 8086堆栈的组织 • 堆栈段: 由SS存放堆栈段段基值以决定其起始地址 • 堆栈段的长度：
片内总线、内部总线、外部总线
ຫໍສະໝຸດ Baidu
总线信号分类
数据总线、地址总线、控制总线
总线性能参数
总线时钟频率、总线宽度、总线传输 速率
总线标准
机械结构规范、功能结构规范、电气 规范
总线结构2
A，B，C和D 控制字
为 4个寄存器，数据位数为4位
将各个寄存器的L门和E门按次 序排成一列，则可称其为控制字 CON：CON=LAEALBEBLCECLDED
总线操作的同步 • 总线操作中如何实现时序同步是关键 • CPU总线周期采用同步时序： – 各部件都以系统时钟信号为基准 – 当相互不能配合时，快速部件（CPU）插入 等待状态等待慢速部件（I/O和存储器） • CPU与外设接口常采用异步时序，它们通 过应答联络信号实现同步操作
总线结构
总线分类
20位
接受从总线接口单元的指令队列 DS 中取来的指令代码，其译码和向 SS 输入/输出 EU 内各有关部分发出时序命令 控制电路 ES 信号，协调执行指令规定的操作。 IP
内部暂存器
16位 指令送到指令队列； CPU执行指令时，要配合 执行部件从指定的内存单元或 者外设端口中取数据，将数据 执行部分 1 2 3 4 5 6 传送给执行部件EU； 控制电路 8位 ALU 或把执行部件的操作结果 指令队列 队列总线 传给指定的M或I/O口。