郑学坚《微型计算机原理及应用》课后习题详解(32位微处理器)【圣才出品】

第5章32位微处理器
1．32位微处理器内部的寄存器比16位多了哪些部分？增加部分的功能各是什么？
答：32位微处理器内部的寄存器比16位多了系统地址寄存器、调试寄存器以及测试寄存器。

（1）系统地址寄存器
存在4个专用系统地址寄存器。

GDTR寄存器用来存放全局描述符表的基地址（32位）和限值（16位）；1DTR寄存器用来存放中断描述符表的基地址（32位）和限值（16位）；LDTR寄存器用来存放局部描述符表的段选择字；TR寄存器用来存放任务状态段表的段选择字。

（2）调试寄存器
DR7用来设置断点；DR5用来保留断点状态。

DR3～DR。

可用来设置4个断点；DR4，DR5保留待用。

（3）测试寄存器
TR6用作测试命令寄存器，可对RAM和相关联存储器进行测试：TR7用来保留测试后的结果。

2．什么是物理地址、逻辑地址和线性地址？三者之间的关系如何？
答：（1）物理存储器的实际地址称作物理地址；程序占有的虚拟存储器的地址称作逻辑地址；线性地址是程序代码产生的逻辑地址，或说是段中的偏移地址，加上相应段的基地
址。

（2）线性地址是逻辑地址到物理地址变换之间的中间层。

线性地址空间的任何一页可以映射到物理地址空间的任何一页。

3．32位微处理器的地址总线有几条？A 0和A 1是怎样形成的？
答：（1）32位微处理器的地址总线有32条。

（2）80386不设有专门的A 0，A 1，而是通过0BE ～3BE 的逻辑组合产生A 0和A 1，其具体的产生逻辑电路如下图：。

4．32位微处理器数据总线怎样与16位数据总线和8位数据总线相连接？
答：32位微处理器数据总线可以直接与16位数据总线和8位数据总线连接。

CPU 每个时钟周期都采样这些引脚，当接收到BS16或BS8信号时，只需要16位或8位总线有效。

当同时接收到BS16或BS8信号时，只有8位总线有效。

5．80486 CPU有一个地址和数据合用的cache，提高了总线速度，而在Pentium CPU 中把地址cache和数据cache分开，是怎样来提高总线速度的？
答：通过将地址cache和数据cache分开，减少了cache的冲突，从而提高了总线的速度。

6．在32位微处理器中采用分页方式把335679H的线性地址变换成物理地址。

页目录的物理基地址为4000H。

其他页目录和页表中内容同学们可自己设定。

答：335679即为0000000000 1100110101 011001111001，其高十位为0，乘以4与基地址4000H相加得4000H，即也目录项的地址为4000H，设这页目录项的内容为00004H；线性地址的中间十位作为页表的索引，乘以4得0CD4H与页目录项相同，即页表登记的物理地址为40CD4H。

设页表项内容的高二十位是1000H，同时即为物理粗初期的页地址的高二十位，把线性地址的低十二位的偏移量与页地址相加，即形成物理地址10000079H。

7．在页目录条目中，其U/S和R/W位是01；而在页表条目中，其U/S和R/W位是10，这时存储器对页面访问会受到哪些限制？
答：应按照也目录和页表目录中最大限制的U/S和R/W值来寻址该页，即01，只允许0，1或2级进行读写，不允许3级即用户进行任何读写操作。

8．Pentium微处理器在结构上最主要的特点是什么？
答：具有两组算术逻辑单元（ALU）、两条流水线、能同时执行两条指令；并且把数据cache（高速缓冲存储器）和指令cache分开；不仅提高了总线的速度；还将数据总线增加
到64条；流水浮点部件提供了工作站的特性。