32位微处理器——Pentium
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
32位微处理器— —Pentium
Pentium的先进技术
1. 2. 3. 4.
先进的体系结构 CISC和RISC相结合的技术 超标量流水线技术 先进的分支预测技术
先进的体系结构
1. 2. 3. 4. 5. 6. 7. 8.
内部总线是32位，但外部数据总线位64位 内部总线是 位 但外部数据总线位 位 设置了相互独立的代码Cache和数据 和数据Cache 设置了相互独立的代码 和数据 使用了两条指令流水线并行执行指令 内部集成了增强型浮点处理部件 对常用指令采用硬件实现 采用分段和分页两级存储管理机制， 采用分段和分页两级存储管理机制，页面大小可 调 增强了信息传输准确性的检测能力和机器异常事 件的处理能力 为系统的扩展提供了很好的检测和调试能力
中断描述符表IDT
一个系统一个 一个任务运行时，以此相关的GDT和LDT映象的两 部分地址空间可以达到4GB×8192×2＝64TB
段选择子的含义和功能 ：
Pentium有两类段，即
非系统段 系统段
(1) 非系统段描述符
非系统段：代码段、数据段（堆栈段）
非系统段描述符的格式和含义 ：
(2) 系统段描述符 系统段描述符的格式和含义 ：
2.5 Pentium的原理结构 的原理结构 1. Pentium的主要部件 的主要部件
① ② ③ ④ ⑤
总线接口部件 U流水线和V流水线 指令Cache 数据Cache 指令预取部件
⑥ ⑦ ⑧ ⑨ ⑩
指令译码器 浮点处理部件FPU 分支目标缓冲器BTB 控制ROM 寄存器组
2. 原理结构
2.6 Pentium的寄存器 和相关机制 的寄存器
实地址方式
寻址机构、存储器管理、中断处理机构均和 8086一样 操作数默认长度为16位 存储器容量最大位1MB，常用分段方式，每 段固定大小为4kB 存储器保留有两个固定区域
保护方式
保护，主要是指对存储器的保护 特点：
1. 存储器采用逻辑地址空间、线性地址空间和物
理地址空间来描述。 2. 借助预映象机制将磁盘的存储空间有效映象到 内存，是逻辑地址空间大大超过了实际的内存 空间 3. 既能进行16位运算，又能进行32位运算
7. 检测与处理信号
① BUSCHK# ② FERR# ③ IGNNE# ④ FRCMC# 验 ⑤ IERR#
转入异常处理的信号 浮点运算出错的信号 忽略浮点运算错误的信号 输入此信号会使CPU进行冗余校 冗余校验出错信号
8. 系统管理模式信号
① SMI# 系统管理模式中断请求信号 ② SMIACT# 系统管理模式信号
1. 基本寄存器组
标志寄存器 :
段寄存器和描述符以及保护方式的寻址机制 保护方式下，程序给出48位的逻辑地址被分 为段选择子和段内偏移量两部分。 通过段选择子从描述符表中找到一个项—— 描述符，描述符中包含了段的起始地址和相 关信息。 描述符表由操作系统建立。每个描述符表最 多含有8192个描述符。
分支预测的方法
采用Cache 动态预测
Pentium的指令流水线技术
指令流水线的组成： 总线接口部件、指令预取部件、指令译码部件和执 行部件 Pentium的一条整数运算流水线包含有： 的一条整数运算流水线包含有： 的一条整数运算流水线包含有
1. 2. 3. 4. 5.
指令预取级PF 指令预取级 首次译码级D1 首次译码级 二次译码级D2 二次译码级 执行级EX 执行级 回写级WB 回写级
Pentium的寄存器分为如下几类： ① 基本寄存器组 通用寄存器， 指令指针寄存器， 标志寄存器， 段寄存器；
②
系统寄存器组 地址寄存器， 调试寄存器， 控制寄存器， 模式寄存器；
③ 浮点寄存器组 数据寄存器 标记字寄存器 状态寄存器 控制字寄存器 指令指针寄存器和数据指针寄存器
先进的分支预测技术
MOV AAA ：MOV BBB： BBB： MOV MOV INT DEC JNZ DEC JNL HLT DX，100；取填色矩形右上角像素点的y DX，100；取填色矩形右上角像素点的y坐标 CX， 取填色矩形右上角像素点的x CX，200 ；取填色矩形右上角像素点的x坐标 AL， AL中设置红色对应的值04H 中设置红色对应的值04 AL，04 ；在AL中设置红色对应的值04H AH，0CH AH， ；在AH中设置对应写像素的功能码 AH中设置对应写像素的功能码 10H 10H ；在指定的像素位置填上指写颜色 CX ；x坐标左移一个像素点 BBB ；继续对下一个点操作 DX ；横向填完一行再对下一行操作 AAA ；如未结束则继续 ；如填好则结束
5. 系统控制信号
① ② ③ ④ ⑤
INTR NMI RESET INIT CLK
可屏蔽中断请求信号 非屏蔽中断请求信号 系统复位信号 初始化信号 系统时钟信号
6. 总线仲裁信号
① HOLD ② HLDA ③ BREQ ④ BOFF#
总线请求信号 总线请求响应信号 总线周期请求信号 强制让出总线信号
① A31～A3 ② AP ③ ADS# ④ A20M# ⑤ APCHK#
地址线 地址的偶校验码位 地址状态输出信号 A20以上的地址线屏蔽信号 地址校验出错信号
2. 数据线及控制信号
① ② ③ ④ ⑤
D63～D0 BE7#～BE0# DP7～DP0 PCHK# PEN#
数据线 字节允许信号 奇偶校验信号 读校验出错 奇偶校验允许信号
Pentium的总线状态和总线周期 的总线状态和总线周期 1 . Pentium的总线状态 的总线状态
(1) Pentium的几种总线状态 (2) 总线状态之间的转换
2. Pentium的总线周期 的总线周期 (1) 非流水线式读写周期
(2) 流水Байду номын сангаас式读写周期
(3) 突发式读写周期
(a) 读周期
(b) 写周期
Pentium的几种总线状态 Pentium的几种总线状态
T1状态 T2状态 T12状态 T2P状态 TD状态 Ti状态
总线状态之间的转换
Pentium的总线周期
非流水线式读/ 非流水线式读/写周期 流水线式读/ 2) 流水线式读/写周期 3) 突发式读/写周期 突发式读/
1)
9. 测试信号
① ② ③ ④ ⑤
TCK 从此端输入测试时钟信号 TDI 用来输入串行测试数据 TDO 此端获得输出的测试数据结果 TMS 用来选择测试方式 TRST#测试复位，退出测试状态
10.跟踪和检查信号 ① ② ③ ④ ⑤ ⑥ ⑦ BP3～BP0以及PM1～PM0 BT3～BT0 分支地址输出信号 IU U流水线完成指令 IV Ｖ流水线完成指令的执行过程 IBT 指令发生分支 R/S# 探针信号输入端 PRDY 对R/S#的响应信号
可屏蔽中断
中断描述符的通用格式
中断向量和中断描述符
Pentium的段页两级保护机制
存储器的段级保护 存储器的页级保护
存储器的段级保护
3. 总线周期控制信号
① D/C# ② M/IO# ③ W/R# ④ LOCK# ⑤ BRDY# ⑥ NA# ⑦ SCYC
数据/控制信号 存储器和I/O访问信号 读写信号 总线封锁信号 突发就绪信号 下一个地址有效信号 分割周期信号
4. Cache控制信号 控制信号
① CACHE# ② EADS# ③ KEN# ④ FLUSH# ⑤ AHOLD
Pentium的浮点运算流水线包含 级 的浮点运算流水线包含8级 的浮点运算流水线包含
Pentium的超标量流水线的运行 的超标量流水线的运行
在U流水线中可以执行任何指令 流水线中可以执行任何指令 流水线中只能执行和U流水线当前执行 在V流水线中只能执行和 流水线当前执行 流水线中只能执行和 的指令符合配对规则的指令 配对规则： 配对规则：
1. 2.
两条指令都为RISC指令 指令 两条指令都为 两条指令互相没有寄存器关联性
Pentium的工作方式 的工作方式
开始， 从80386开始，有三种工作方式 开始 1. 实地址方式 实地址方式(real address mode) 2. 保护虚拟地址方式 保护虚拟地址方式(protected virtual address mode)即保护方式 即保护方式 3. 虚拟 虚拟8086方式 方式(virtual 8086 mode) 方式
控制寄存器 :
CR0用来保存系统的标志 CR1是未定义的控制寄存器 CR2和CR3是专用于存储管理的地址寄存器。
3. 浮点寄存器组
Pentium的FPU状态寄存器 的 状态寄存器 状态寄存器
Pentium的FPU控制字寄存器 的 控制字寄存器
2.3.5 Pentium的主要信号 的主要信号 1. 地址线及控制信号
48位逻辑地址 物理地址
无分页机构
段选择子
偏移量 +
32位线性地址
分页 机构
页面
段基址 32 32位 段基址
描述符表
全局描述符表GDT
一个系统一个，包含了系统各公用段所对应的描述 符，包括操作系统使用的代码段、数据段和堆栈段， IDT和所有LDT占用段，每个任务的任务状态段
局部描述符表LDT
每个任务一个，包含了对应任务的代码段、数据段 和堆栈段的描述符，状态段描述符在GDT中。
2. 系统寄存器组
系统地址寄存器 1. 全局描述符表寄存器GDTR 存放全局描述符表的32位线性基地址和16位的界限值 2. 中断描述符表寄存器IDTR 存放中断描述符表的32位线性基地址和16位的界限值 3. 任务状态寄存器TR 16位选择子 4. 局部描述符表寄存器LDTR 16位选择子 以上寄存器的内容由操作系统设置
CISC和RISC相结合的技术
复杂指令集计算机技术（CISC）特点： 指令系统中指令多 访问内存采用多种寻址方式 采用微程序机制
1. 2. 3.
1. 2. 3.
简化指令集计算机技术（RISC）特点： 指令系统中只含有简单而常用的指令。指令 长度较短且长度相同 采用流水线机制来执行指令 大多数指令利用内部寄存器来执行，指令执 行时间只需要一个时钟周期。 Pentium的大多数指令是简化指令，但仍然 保留了一部分复杂指令，对该部分指令采用 硬件来实现。
超标量流水线技术
超标量，就是一个处理器中有多条指令流水线 超标量， Pentium的一条流水线包含有： 的一条流水线包含有： 的一条流水线包含有
1. 2. 3. 4. 5.
指令预取级PF 指令预取级 首次译码级D1 首次译码级 二次译码级D2 二次译码级 执行级EX 执行级 回写级WB 回写级
两条流水线。 在Pentium中，采用 和V两条流水线。 中 采用U和 两条流水线 注意前提条件 注意前提条件
非流水线式读/ 非流水线式读/写周期
流水线式读/ 流水线式读/写周期
突发式读/ 突发式读/写周期
Pentium的中断机制
仍为两大类
硬件中断 软件中断
异常和中断
异常分为三类 故障 陷阱 异常终止
Pentium的保留中断 Pentium的保留中断
中断类型号 含义 中断类型号 含义 0 1 2 3 4 5 6 7 8 9 除数为0 中断 单步中断 非屏蔽中断 断点中断 溢出中断 BOUND指令故障中断 无效操作码中断 浮点部件不可用中断 双故障中断 保留 10 11 12 13 14 15 16 17 . . 31 32～255 无效任务状态段中断 段不存在中断 堆栈异常中断 一般保护中断 页故障中断 保留 浮点错误中断 对准检查中断 保留
虚拟8086方式 方式 虚拟
在保护方式下，可通过软件切换到虚拟 8086方式，特点如下：
1. 可以执行8086的应用程序 2. 段寄存器的用法和实地址方式实一样 3. 存储器的寻址空间位1MB，在分段的基础上又
分页，每页4KB。
实地址方式和虚拟8086方式区别 方式区别 实地址方式和虚拟
单任务和多任务问题 寻址空间问题 内存划分问题
Cache控制信号 外部地址有效信号 Cache允许信号 Cache擦除信号 地址保持/请求信号
⑥ PCD Cache禁止信号 ⑦ PWT 片外Cache的控制信号 ⑧ WB/WT# 片内Cache回写/通写选择信号 ⑨ HIT#和HITM# Cache命中信号和命中 Cache的状态信号 ⑩ INV 无效请求信号
Pentium的先进技术
1. 2. 3. 4.
先进的体系结构 CISC和RISC相结合的技术 超标量流水线技术 先进的分支预测技术
先进的体系结构
1. 2. 3. 4. 5. 6. 7. 8.
内部总线是32位，但外部数据总线位64位 内部总线是 位 但外部数据总线位 位 设置了相互独立的代码Cache和数据 和数据Cache 设置了相互独立的代码 和数据 使用了两条指令流水线并行执行指令 内部集成了增强型浮点处理部件 对常用指令采用硬件实现 采用分段和分页两级存储管理机制， 采用分段和分页两级存储管理机制，页面大小可 调 增强了信息传输准确性的检测能力和机器异常事 件的处理能力 为系统的扩展提供了很好的检测和调试能力
中断描述符表IDT
一个系统一个 一个任务运行时，以此相关的GDT和LDT映象的两 部分地址空间可以达到4GB×8192×2＝64TB
段选择子的含义和功能 ：
Pentium有两类段，即
非系统段 系统段
(1) 非系统段描述符
非系统段：代码段、数据段（堆栈段）
非系统段描述符的格式和含义 ：
(2) 系统段描述符 系统段描述符的格式和含义 ：
2.5 Pentium的原理结构 的原理结构 1. Pentium的主要部件 的主要部件
① ② ③ ④ ⑤
总线接口部件 U流水线和V流水线 指令Cache 数据Cache 指令预取部件
⑥ ⑦ ⑧ ⑨ ⑩
指令译码器 浮点处理部件FPU 分支目标缓冲器BTB 控制ROM 寄存器组
2. 原理结构
2.6 Pentium的寄存器 和相关机制 的寄存器
实地址方式
寻址机构、存储器管理、中断处理机构均和 8086一样 操作数默认长度为16位 存储器容量最大位1MB，常用分段方式，每 段固定大小为4kB 存储器保留有两个固定区域
保护方式
保护，主要是指对存储器的保护 特点：
1. 存储器采用逻辑地址空间、线性地址空间和物
理地址空间来描述。 2. 借助预映象机制将磁盘的存储空间有效映象到 内存，是逻辑地址空间大大超过了实际的内存 空间 3. 既能进行16位运算，又能进行32位运算
7. 检测与处理信号
① BUSCHK# ② FERR# ③ IGNNE# ④ FRCMC# 验 ⑤ IERR#
转入异常处理的信号 浮点运算出错的信号 忽略浮点运算错误的信号 输入此信号会使CPU进行冗余校 冗余校验出错信号
8. 系统管理模式信号
① SMI# 系统管理模式中断请求信号 ② SMIACT# 系统管理模式信号
1. 基本寄存器组
标志寄存器 :
段寄存器和描述符以及保护方式的寻址机制 保护方式下，程序给出48位的逻辑地址被分 为段选择子和段内偏移量两部分。 通过段选择子从描述符表中找到一个项—— 描述符，描述符中包含了段的起始地址和相 关信息。 描述符表由操作系统建立。每个描述符表最 多含有8192个描述符。
分支预测的方法
采用Cache 动态预测
Pentium的指令流水线技术
指令流水线的组成： 总线接口部件、指令预取部件、指令译码部件和执 行部件 Pentium的一条整数运算流水线包含有： 的一条整数运算流水线包含有： 的一条整数运算流水线包含有
1. 2. 3. 4. 5.
指令预取级PF 指令预取级 首次译码级D1 首次译码级 二次译码级D2 二次译码级 执行级EX 执行级 回写级WB 回写级
Pentium的寄存器分为如下几类： ① 基本寄存器组 通用寄存器， 指令指针寄存器， 标志寄存器， 段寄存器；
②
系统寄存器组 地址寄存器， 调试寄存器， 控制寄存器， 模式寄存器；
③ 浮点寄存器组 数据寄存器 标记字寄存器 状态寄存器 控制字寄存器 指令指针寄存器和数据指针寄存器
先进的分支预测技术
MOV AAA ：MOV BBB： BBB： MOV MOV INT DEC JNZ DEC JNL HLT DX，100；取填色矩形右上角像素点的y DX，100；取填色矩形右上角像素点的y坐标 CX， 取填色矩形右上角像素点的x CX，200 ；取填色矩形右上角像素点的x坐标 AL， AL中设置红色对应的值04H 中设置红色对应的值04 AL，04 ；在AL中设置红色对应的值04H AH，0CH AH， ；在AH中设置对应写像素的功能码 AH中设置对应写像素的功能码 10H 10H ；在指定的像素位置填上指写颜色 CX ；x坐标左移一个像素点 BBB ；继续对下一个点操作 DX ；横向填完一行再对下一行操作 AAA ；如未结束则继续 ；如填好则结束
5. 系统控制信号
① ② ③ ④ ⑤
INTR NMI RESET INIT CLK
可屏蔽中断请求信号 非屏蔽中断请求信号 系统复位信号 初始化信号 系统时钟信号
6. 总线仲裁信号
① HOLD ② HLDA ③ BREQ ④ BOFF#
总线请求信号 总线请求响应信号 总线周期请求信号 强制让出总线信号
① A31～A3 ② AP ③ ADS# ④ A20M# ⑤ APCHK#
地址线 地址的偶校验码位 地址状态输出信号 A20以上的地址线屏蔽信号 地址校验出错信号
2. 数据线及控制信号
① ② ③ ④ ⑤
D63～D0 BE7#～BE0# DP7～DP0 PCHK# PEN#
数据线 字节允许信号 奇偶校验信号 读校验出错 奇偶校验允许信号
Pentium的总线状态和总线周期 的总线状态和总线周期 1 . Pentium的总线状态 的总线状态
(1) Pentium的几种总线状态 (2) 总线状态之间的转换
2. Pentium的总线周期 的总线周期 (1) 非流水线式读写周期
(2) 流水Байду номын сангаас式读写周期
(3) 突发式读写周期
(a) 读周期
(b) 写周期
Pentium的几种总线状态 Pentium的几种总线状态
T1状态 T2状态 T12状态 T2P状态 TD状态 Ti状态
总线状态之间的转换
Pentium的总线周期
非流水线式读/ 非流水线式读/写周期 流水线式读/ 2) 流水线式读/写周期 3) 突发式读/写周期 突发式读/
1)
9. 测试信号
① ② ③ ④ ⑤
TCK 从此端输入测试时钟信号 TDI 用来输入串行测试数据 TDO 此端获得输出的测试数据结果 TMS 用来选择测试方式 TRST#测试复位，退出测试状态
10.跟踪和检查信号 ① ② ③ ④ ⑤ ⑥ ⑦ BP3～BP0以及PM1～PM0 BT3～BT0 分支地址输出信号 IU U流水线完成指令 IV Ｖ流水线完成指令的执行过程 IBT 指令发生分支 R/S# 探针信号输入端 PRDY 对R/S#的响应信号
可屏蔽中断
中断描述符的通用格式
中断向量和中断描述符
Pentium的段页两级保护机制
存储器的段级保护 存储器的页级保护
存储器的段级保护
3. 总线周期控制信号
① D/C# ② M/IO# ③ W/R# ④ LOCK# ⑤ BRDY# ⑥ NA# ⑦ SCYC
数据/控制信号 存储器和I/O访问信号 读写信号 总线封锁信号 突发就绪信号 下一个地址有效信号 分割周期信号
4. Cache控制信号 控制信号
① CACHE# ② EADS# ③ KEN# ④ FLUSH# ⑤ AHOLD
Pentium的浮点运算流水线包含 级 的浮点运算流水线包含8级 的浮点运算流水线包含
Pentium的超标量流水线的运行 的超标量流水线的运行
在U流水线中可以执行任何指令 流水线中可以执行任何指令 流水线中只能执行和U流水线当前执行 在V流水线中只能执行和 流水线当前执行 流水线中只能执行和 的指令符合配对规则的指令 配对规则： 配对规则：
1. 2.
两条指令都为RISC指令 指令 两条指令都为 两条指令互相没有寄存器关联性
Pentium的工作方式 的工作方式
开始， 从80386开始，有三种工作方式 开始 1. 实地址方式 实地址方式(real address mode) 2. 保护虚拟地址方式 保护虚拟地址方式(protected virtual address mode)即保护方式 即保护方式 3. 虚拟 虚拟8086方式 方式(virtual 8086 mode) 方式
控制寄存器 :
CR0用来保存系统的标志 CR1是未定义的控制寄存器 CR2和CR3是专用于存储管理的地址寄存器。
3. 浮点寄存器组
Pentium的FPU状态寄存器 的 状态寄存器 状态寄存器
Pentium的FPU控制字寄存器 的 控制字寄存器
2.3.5 Pentium的主要信号 的主要信号 1. 地址线及控制信号
48位逻辑地址 物理地址
无分页机构
段选择子
偏移量 +
32位线性地址
分页 机构
页面
段基址 32 32位 段基址
描述符表
全局描述符表GDT
一个系统一个，包含了系统各公用段所对应的描述 符，包括操作系统使用的代码段、数据段和堆栈段， IDT和所有LDT占用段，每个任务的任务状态段
局部描述符表LDT
每个任务一个，包含了对应任务的代码段、数据段 和堆栈段的描述符，状态段描述符在GDT中。
2. 系统寄存器组
系统地址寄存器 1. 全局描述符表寄存器GDTR 存放全局描述符表的32位线性基地址和16位的界限值 2. 中断描述符表寄存器IDTR 存放中断描述符表的32位线性基地址和16位的界限值 3. 任务状态寄存器TR 16位选择子 4. 局部描述符表寄存器LDTR 16位选择子 以上寄存器的内容由操作系统设置
CISC和RISC相结合的技术
复杂指令集计算机技术（CISC）特点： 指令系统中指令多 访问内存采用多种寻址方式 采用微程序机制
1. 2. 3.
1. 2. 3.
简化指令集计算机技术（RISC）特点： 指令系统中只含有简单而常用的指令。指令 长度较短且长度相同 采用流水线机制来执行指令 大多数指令利用内部寄存器来执行，指令执 行时间只需要一个时钟周期。 Pentium的大多数指令是简化指令，但仍然 保留了一部分复杂指令，对该部分指令采用 硬件来实现。
超标量流水线技术
超标量，就是一个处理器中有多条指令流水线 超标量， Pentium的一条流水线包含有： 的一条流水线包含有： 的一条流水线包含有
1. 2. 3. 4. 5.
指令预取级PF 指令预取级 首次译码级D1 首次译码级 二次译码级D2 二次译码级 执行级EX 执行级 回写级WB 回写级
两条流水线。 在Pentium中，采用 和V两条流水线。 中 采用U和 两条流水线 注意前提条件 注意前提条件
非流水线式读/ 非流水线式读/写周期
流水线式读/ 流水线式读/写周期
突发式读/ 突发式读/写周期
Pentium的中断机制
仍为两大类
硬件中断 软件中断
异常和中断
异常分为三类 故障 陷阱 异常终止
Pentium的保留中断 Pentium的保留中断
中断类型号 含义 中断类型号 含义 0 1 2 3 4 5 6 7 8 9 除数为0 中断 单步中断 非屏蔽中断 断点中断 溢出中断 BOUND指令故障中断 无效操作码中断 浮点部件不可用中断 双故障中断 保留 10 11 12 13 14 15 16 17 . . 31 32～255 无效任务状态段中断 段不存在中断 堆栈异常中断 一般保护中断 页故障中断 保留 浮点错误中断 对准检查中断 保留
虚拟8086方式 方式 虚拟
在保护方式下，可通过软件切换到虚拟 8086方式，特点如下：
1. 可以执行8086的应用程序 2. 段寄存器的用法和实地址方式实一样 3. 存储器的寻址空间位1MB，在分段的基础上又
分页，每页4KB。
实地址方式和虚拟8086方式区别 方式区别 实地址方式和虚拟
单任务和多任务问题 寻址空间问题 内存划分问题
Cache控制信号 外部地址有效信号 Cache允许信号 Cache擦除信号 地址保持/请求信号
⑥ PCD Cache禁止信号 ⑦ PWT 片外Cache的控制信号 ⑧ WB/WT# 片内Cache回写/通写选择信号 ⑨ HIT#和HITM# Cache命中信号和命中 Cache的状态信号 ⑩ INV 无效请求信号