32位微机原理新32位CPU
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
=64TB） • 三种工作方式：实方式；
保护方式； 虚拟8086方式。
• 采用流水线技术和指令预取.
第二章 Intel 32位CPU
3、80486 （32位CPU）
• 32位内部体系结构; • 32位外部数据总线，32位地址总线; • 三种工作方式：实方式；
保护方式； 虚拟 8086方式。
• 采用流水线技术和指令预取技术; • 片内含8KB高速缓存（Cache）; • 片内含浮点运算单元（FPU）.
BREQ
BS8 总线 BS16 宽度
行送哪其HB标中一BDIO总中LRN的8他志总线仲裁FIDDPRE周1地GDF位E断EC、6线PP线写T断MP0D~二数系位NFRA02HS1~期A总址LD，服——地在被N—周宽IR.信EBYK操L—2时—据统的—O、2E被O线位TDDE若.由—3务BH中址写锁—期度C号总应—中CC—;—针是硬01作控——3R锁所P为3O浮K传A断M字6～请B；K总、定I输执，断控设：U忽～输总2E线N（件8号制—外—2LE低时点类定D有/送进节求位请位T若线伪Q0读，I入略行该制D备D30出线7电CI控一O若错A0部发型—控允~“入，2外数求表—1N允表，—数或FI：锁周C，强数其端B：L3。准数用平有输6锁码F制旦I非出第—T许P数据F响使制部值EK—位F许示当并—1示=A定期U，调中输出当。RF来据效定使二根备据 据线存63数应有=屏该由D0独)错C表定控2进决当F数，地信B——则总位申信开—1之，~要断出外请个线的区2信，输C据F总空P输据效蔽信外使，就S占输入A4示时制表定总据号B址始——线~，请F—中U号间不P的奇求服低8号求分入设表3出D外间第总，D中3号E部8允系示线有F1：U转绪C入计周的。线;和断奇为是偶请若，控,.与0，S允C务电信当3设0—形三0内一明—设已数限P线已当表断1后允4电许到统效响H偶校数期总：C周P数—”,C外求号制L8不U许。个程平两数备可B成存据C—示—的相启P、U制宽前请，单许6路C应总校验时接PO都线可据正：期S—据U设输中总,工P信得C线另序时在者值浮脱应U3W和P低读总总动8验；在度指C求响所元D指使线控，导U2和是周分读断在P收在U“周可入有提线点作放的有。，下均出离K号线位/；0I电应已地线U了0与令致输有取开R明A，~响响总/制B相期奇为—使内协期中屏O，0到供不的在弃周D6响而表一有错总I地区2协平将址，宽一S0应总执入N寄始总运应偶4线处数周断0对改定4用部7定期总蔽0是基1同信实外KDD应且T示了处个;效报线址别的个总6时总状度个0校线行理端存执线有服行中传无R期PP，BC—义总执据I义中H总本的理号地部线不中线当时告时13总读屏八/验后C，器线态需务总E周完L，器行周O这在断送效— —～，效写信线器行信断线周定是接操址总1错，需断前PK钟，发，子：线/蔽位端表交输要时线允期毕DD此处写指期读，8传不0D操号期时U时号上信上先。时当收生方。线程82要位，总周总作F，，信，口示给出向周许/C的后理4～信于周令何—且，送发C作向F，错均序升～号其和前端式，。C发数则线期P线可号由睬物D当。了。C期DF区然终，号初期。时C申3P误执D能U发出有沿输1他内操。F改P出据周继82释浮传U表寻有B后P理前53另。别请~止C恢不，始开行F位U够1数从出效指U入S设部D作点的—中；期续再放送数PH址效中地的产外示程数发。8复受状始据数。进1连U错和此。定端备发工需的据写断断当和执其3信5生序4时址总一据来线据对立I态，数具入继2G续;一B信线的F，请作要1中。周应B下行对位，的总。线息B个和BS续总马M控B，并体个中的据完S求号断。其频多E1期S奇线答一原总数内将处1周6本向BI线。响奇制允的传断82决1成NC，6线信偶上率一允中物3信个来和线理据存8有期偶地TC设的应P，许送响定；0。校读A号，个数许上，理号U总P的的。校空4备效的B，控，该验取应传U8据将受总验S间。线回程控间有6时总；制并信1，。内从。I，6序制,F，线。执
第二章 Intel 32位CPU
2.1.2 CPU的内部结构
80486CPU内部由八大部件组成：总线接口、高速缓 存、代码预取、指令译码、浮点数、执行部件、段部件、 分页部件。
外部数据总线
32位 外部地址总线
32位 内部数据总线
64位
总线接 口部件
高速缓
代码预
存部件
取部件
内部控制线
物理地址 分页 线性地址 部件
• 数据总线、地址总线和控制总线——系统三总 线同名引脚的功能相同。
第二章 Intel 32位CPU
总 线 BREQ——总线请求输出，总线周期在内部执行时，CPU发出此信号； 仲 HOLD——总线请求输入， 裁
32位数据总线 D0~D31
CLK
总线 控制
ADS RDY
RST
中断 INTR
信号 NMI INTA
物理地址 段 逻辑地址 部件
执行 部件
指线信信点部现，，逻预总使接号息运件任实减辑取线用当分口控接把算务—现少运空，—命页—制受指—间—以程算—闲缩令部—下到令高把—的少序都以对周短该件包，内的一速运指4保量运有及执8代期了部—括把总作个缓算6令护的行该数行以码把译件—三内线用指程存、指和内时部据部上做后码把不总总，含指令序—双定虚存间件传件C取续时段工线线并义挥译—缓精的拟P模，完送—入指间部作，上产转各U码用存度逻内拟4成—等，内令。件时完的生换部—8于器运辑存大6，完任排部取输，成信相成件—以减，算地技容是成务队有入出线内息应对相协上少一等址术量C一，分浮指的性部送的指应同C对个数变，P内般大析点令P线地U与到控令的工内数学换它U存算部的、运队性址外外制译内作存据运为包，术分核分算列地就部总信码部。的缓算线含提运指心解部中址成总线息，功访存有任性6高算令部个等件，转为线上。能问器2务地了个、所件段译，预换物的，控次。，址内高要。寄码专处成理联或制数，存速求存前门理物地系将信在的缓的器期完后理址，外号变利存操。准成供在总换用：作备浮译内线中率，点码总上，
第二章 Intel 32位CPU
4、Pentium （32位CPU）
• 32位内部体系结构; • 64位外部数据总线，36位地址总线; • 片内含8KB指令Cache和8KB数据Cache; • 工作方式新增加了一种系统管理方式（SMM）; • 采用超标量流水线技术; • 片内含浮点运算单元（FPU）.
第二章 Intel 32位CPU
2.1 CPU的基本结构
2.1.1 几种典型Intel CPU简介 1、8086 ——（16位CPU） •外部数据总线16位， •地址总线20位（寻址范围220=1MB）。
第二章 Intel 32位CPU
2、80386 （32位CPU)
• 32位内部体系结构, • 32位外部数据总线， • 32位地址总线（实内存232=4GB，虚拟空间
80486
数据
错13 FERR CPU
报告 不理
IGNNE
屏蔽A20 A20M
DP3
奇偶
DP2 DP1
DP0
第二章 Intel 32位CPU
A2-A31
BE3 BE2 BE1 BE0
32位 地址 总线
M/IO D/C 总线 W/R 周期 LOCK 定义 PLOCK
HOLD HLDA
总线
BOFF 仲裁
第二章
第二章 Intel 32位CPU
32位微处理器组成原理
2.1 32位CPU的基本结构 2.2 寄存器组成和用途 2.3 指令流水线操作
第二章 Intel 32位CPU
重点理解、掌握的内容
1.32位CPU的基本组成及工作原理； 2.32位CPU的引脚功能及应用技术； 3.32位CPU的工作方式； 4.寄存器的应用编程。
第二章 Intel 32位CPU
2.1.3 80486微处理器外部封装引脚
• 80486的CPU有168个引脚,方形封装； • Pentium的CPU引脚有237个以上，引脚都采
用格栅阵列插针（PGA）封装。在微机主板 上有相应的插座安装微处理器。
• 尽管各种CPU的引脚数目不同，但它们的引 脚功能分类大体相同：
保护方式； 虚拟8086方式。
• 采用流水线技术和指令预取.
第二章 Intel 32位CPU
3、80486 （32位CPU）
• 32位内部体系结构; • 32位外部数据总线，32位地址总线; • 三种工作方式：实方式；
保护方式； 虚拟 8086方式。
• 采用流水线技术和指令预取技术; • 片内含8KB高速缓存（Cache）; • 片内含浮点运算单元（FPU）.
BREQ
BS8 总线 BS16 宽度
行送哪其HB标中一BDIO总中LRN的8他志总线仲裁FIDDPRE周1地GDF位E断EC、6线PP线写T断MP0D~二数系位NFRA02HS1~期A总址LD，服——地在被N—周宽IR.信EBYK操L—2时—据统的—O、2E被O线位TDDE若.由—3务BH中址写锁—期度C号总应—中CC—;—针是硬01作控——3R锁所P为3O浮K传A断M字6～请B；K总、定I输执，断控设：U忽～输总2E线N（件8号制—外—2LE低时点类定D有/送进节求位请位T若线伪Q0读，I入略行该制D备D30出线7电CI控一O若错A0部发型—控允~“入，2外数求表—1N允表，—数或FI：锁周C，强数其端B：L3。准数用平有输6锁码F制旦I非出第—T许P数据F响使制部值EK—位F许示当并—1示=A定期U，调中输出当。RF来据效定使二根备据 据线存63数应有=屏该由D0独)错C表定控2进决当F数，地信B——则总位申信开—1之，~要断出外请个线的区2信，输C据F总空P输据效蔽信外使，就S占输入A4示时制表定总据号B址始——线~，请F—中U号间不P的奇求服低8号求分入设表3出D外间第总，D中3号E部8允系示线有F1：U转绪C入计周的。线;和断奇为是偶请若，控,.与0，S允C务电信当3设0—形三0内一明—设已数限P线已当表断1后允4电许到统效响H偶校数期总：C周P数—”,C外求号制L8不U许。个程平两数备可B成存据C—示—的相启P、U制宽前请，单许6路C应总校验时接PO都线可据正：期S—据U设输中总,工P信得C线另序时在者值浮脱应U3W和P低读总总动8验；在度指C求响所元D指使线控，导U2和是周分读断在P收在U“周可入有提线点作放的有。，下均出离K号线位/；0I电应已地线U了0与令致输有取开R明A，~响响总/制B相期奇为—使内协期中屏O，0到供不的在弃周D6响而表一有错总I地区2协平将址，宽一S0应总执入N寄始总运应偶4线处数周断0对改定4用部7定期总蔽0是基1同信实外KDD应且T示了处个;效报线址别的个总6时总状度个0校线行理端存执线有服行中传无R期PP，BC—义总执据I义中H总本的理号地部线不中线当时告时13总读屏八/验后C，器线态需务总E周完L，器行周O这在断送效— —～，效写信线器行信断线周定是接操址总1错，需断前PK钟，发，子：线/蔽位端表交输要时线允期毕DD此处写指期读，8传不0D操号期时U时号上信上先。时当收生方。线程82要位，总周总作F，，信，口示给出向周许/C的后理4～信于周令何—且，送发C作向F，错均序升～号其和前端式，。C发数则线期P线可号由睬物D当。了。C期DF区然终，号初期。时C申3P误执D能U发出有沿输1他内操。F改P出据周继82释浮传U表寻有B后P理前53另。别请~止C恢不，始开行F位U够1数从出效指U入S设部D作点的—中；期续再放送数PH址效中地的产外示程数发。8复受状始据数。进1连U错和此。定端备发工需的据写断断当和执其3信5生序4时址总一据来线据对立I态，数具入继2G续;一B信线的F，请作要1中。周应B下行对位，的总。线息B个和BS续总马M控B，并体个中的据完S求号断。其频多E1期S奇线答一原总数内将处1周6本向BI线。响奇制允的传断82决1成NC，6线信偶上率一允中物3信个来和线理据存8有期偶地TC设的应P，许送响定；0。校读A号，个数许上，理号U总P的的。校空4备效的B，控，该验取应传U8据将受总验S间。线回程控间有6时总；制并信1，。内从。I，6序制,F，线。执
第二章 Intel 32位CPU
2.1.2 CPU的内部结构
80486CPU内部由八大部件组成：总线接口、高速缓 存、代码预取、指令译码、浮点数、执行部件、段部件、 分页部件。
外部数据总线
32位 外部地址总线
32位 内部数据总线
64位
总线接 口部件
高速缓
代码预
存部件
取部件
内部控制线
物理地址 分页 线性地址 部件
• 数据总线、地址总线和控制总线——系统三总 线同名引脚的功能相同。
第二章 Intel 32位CPU
总 线 BREQ——总线请求输出，总线周期在内部执行时，CPU发出此信号； 仲 HOLD——总线请求输入， 裁
32位数据总线 D0~D31
CLK
总线 控制
ADS RDY
RST
中断 INTR
信号 NMI INTA
物理地址 段 逻辑地址 部件
执行 部件
指线信信点部现，，逻预总使接号息运件任实减辑取线用当分口控接把算务—现少运空，—命页—制受指—间—以程算—闲缩令部—下到令高把—的少序都以对周短该件包，内的一速运指4保量运有及执8代期了部—括把总作个缓算6令护的行该数行以码把译件—三内线用指程存、指和内时部据部上做后码把不总总，含指令序—双定虚存间件传件C取续时段工线线并义挥译—缓精的拟P模，完送—入指间部作，上产转各U码用存度逻内拟4成—等，内令。件时完的生换部—8于器运辑存大6，完任排部取输，成信相成件—以减，算地技容是成务队有入出线内息应对相协上少一等址术量C一，分浮指的性部送的指应同C对个数变，P内般大析点令P线地U与到控令的工内数学换它U存算部的、运队性址外外制译内作存据运为包，术分核分算列地就部总信码部。的缓算线含提运指心解部中址成总线息，功访存有任性6高算令部个等件，转为线上。能问器2务地了个、所件段译，预换物的，控次。，址内高要。寄码专处成理联或制数，存速求存前门理物地系将信在的缓的器期完后理址，外号变利存操。准成供在总换用：作备浮译内线中率，点码总上，
第二章 Intel 32位CPU
4、Pentium （32位CPU）
• 32位内部体系结构; • 64位外部数据总线，36位地址总线; • 片内含8KB指令Cache和8KB数据Cache; • 工作方式新增加了一种系统管理方式（SMM）; • 采用超标量流水线技术; • 片内含浮点运算单元（FPU）.
第二章 Intel 32位CPU
2.1 CPU的基本结构
2.1.1 几种典型Intel CPU简介 1、8086 ——（16位CPU） •外部数据总线16位， •地址总线20位（寻址范围220=1MB）。
第二章 Intel 32位CPU
2、80386 （32位CPU)
• 32位内部体系结构, • 32位外部数据总线， • 32位地址总线（实内存232=4GB，虚拟空间
80486
数据
错13 FERR CPU
报告 不理
IGNNE
屏蔽A20 A20M
DP3
奇偶
DP2 DP1
DP0
第二章 Intel 32位CPU
A2-A31
BE3 BE2 BE1 BE0
32位 地址 总线
M/IO D/C 总线 W/R 周期 LOCK 定义 PLOCK
HOLD HLDA
总线
BOFF 仲裁
第二章
第二章 Intel 32位CPU
32位微处理器组成原理
2.1 32位CPU的基本结构 2.2 寄存器组成和用途 2.3 指令流水线操作
第二章 Intel 32位CPU
重点理解、掌握的内容
1.32位CPU的基本组成及工作原理； 2.32位CPU的引脚功能及应用技术； 3.32位CPU的工作方式； 4.寄存器的应用编程。
第二章 Intel 32位CPU
2.1.3 80486微处理器外部封装引脚
• 80486的CPU有168个引脚,方形封装； • Pentium的CPU引脚有237个以上，引脚都采
用格栅阵列插针（PGA）封装。在微机主板 上有相应的插座安装微处理器。
• 尽管各种CPU的引脚数目不同，但它们的引 脚功能分类大体相同：