32位微处理器(1)
计算机专业基础综合(中央处理器)模拟试卷4(题后含答案及解析)
计算机专业基础综合（中央处理器）模拟试卷4(题后含答案及解析) 题型有：1. 单项选择题 2. 综合应用题单项选择题1-40小题，每小题2分，共80分。
下列每题给出的四个选项中，只有一个选项是最符合题目要求的。
1．通常所说的32位微处理器是指( )。
A．地址总线的宽度为32位B．处理的数据长度只能为32位C．CPU字长为32位D．通用寄存器数目为32个正确答案：C解析：通常所说的32位微处理器是指CPU字长为32位。
将运算器和控制器合称为中央处理器(CPU)，在由超大规模集成电路构成的微型计算机中，往往将CPU制成一块芯片，称为微处理器。
CPU按照其处理信息的字长可以分为8位CPU、16位CPU、32位CPU、64位CPU等。
选项A、B、D均与微处理器的位数无关。
知识模块：中央处理器2．在微程序控制方式中，机器指令、微程序和微指令的关系是( )。
A．每一条机器指令由一条微指令来解释执行B．每一条机器指令由一段(或一个)微程序来解释执行C．一段机器指令组成的工作程序可由一条微指令来解释执行D．一条微指令由若干条机器指令组成正确答案：B解析：机器指令是由一段(或一个)微程序来解释执行的，一条微程序是由若干微指令构成的。
知识模块：中央处理器3．一个单周期处理器，各主要功能单元的操作时间为：指令存储器和数据存储器为0．3 ns，ALU为0．2 ns，寄存器文件为0．1 ns，则该CPU的时钟周期最少应该是( )。
A．0．4 nsB．0．3 nsC．0．2 nsD．1 ns正确答案：D解析：单周期处理器时钟周期取为“Load”指令的执行时间(最长)，它等于读指令存储器(取指)的时间、读寄存器堆(取形式地址)的时间、ALU(计算有效地址)的时间、读数据存储器(取操作数)的时间以及写寄存器堆(将操作数写入目的寄存器)的时间之和，为1 ns。
知识模块：中央处理器4．微程序存放在( )。
A．主存中B．堆栈中C．只读存储器中D．磁盘中正确答案：C解析：微程序存放在控制存储器中，是只读存储器。
32位微处理器
32位微处理器(1)按Intel的定义，0～32个中断是CPU出错用的，称为异常。
32～255是给系统自己定义使用的。
在DOS中，系统使用被分成了两个部分，一个部分是硬件的IRQ，IRQ就是级连的中断控制器。
其他的则被分配给软件使用。
现在64位的CPU中，中断扩充成16位，则理论上可有64KB个中断。
80286芯片能在实模式和保护模式两种方式下工作。
在实模式下，80286与8086芯片一样，与操作系统DOS和绝大部分硬件系统兼容；在保护模式下，每个同时运行的程序都在分开的空间内独自运行。
286的保护模式还是有很多不兼容缺陷，到了386才算有真正的改革，操作系统才真正进一步发挥作用，从16位真正跨入32位程序。
2.3 32位微处理器1985年，真正的32位微处理器80386DX诞生，为32位软件的开发提供了广阔的舞台。
1989年，Intel推出80486芯片，把387的浮点运算器合于486之中，并且采用流水线技术，令CPU每个周期可以执行一条指令，速度上突破100 MHz，超过了RISC的CPU。
1992年，Intel 发布奔腾芯片，采用多流水线技术及并行执行的能力，从此，CPU可以每个周期执行多个指令。
1995年的奔腾Pro能力上再进了一步，产生动态执行技术，使CPU可以乱序执行。
我们知道，从80386开始到现在的P4的CPU，它们的体系结构一直都是相同的，增加的只是内部的实现方式，所以，这些体系结构对大多数程序员来说就是透明的。
2.3.1 寄存器组成80386寄存器的宽度大多是32位，可分为如下几组：通用寄存器、段寄存器、指令指针及标志寄存器、系统地址寄存器、调试寄存器、控制寄存器和测试寄存器。
应用程序主要使用前面三组寄存器，只有系统才会使用其他寄存器。
这些寄存器是8080、8086、80286寄存器的超集，所以，80386包含了先前处理器的全部16位寄存器。
80386的部分寄存器如图2.6所示。
《计算机硬件技术基础(第三版)》第3章 32位微处理器
（１）总线接口部件 总线接口部件与片内Cache外部总线接口实行的是逻辑接口连接。当访问 Cache出现没命中、或需更改系统存储器内容、或需向Cache写入某些信 息时，就要通过总线接口从外部存储器系统中取出一批数据。 （２）预取缓冲部件 预取缓冲部件 取指令是指从高速缓冲存储器Cache内或从内存储器中取出指令代码， 以备译码之用的操作。 （３）指令译码部件 指令译码部件 译码操作， 一是检查一条指令的格式， 二是确定它是哪种类型操作的指令，并给出这条指令所需的操作数。 （４）控制部件 控制部件 Pentium微处理器控制部件的作用是，负责解释来自指令译码部件的 指令字和控制ROM的微代码。控制部件的输出控制着整数流水线部件和 浮点部件。 （5）执行部件 执行部件 是微处理器用于执行指令所规定的具体操作的CPU的核心硬件部分。 这些非常具体的操作是指诸如数值运算、逻辑操作以及分支转移处理等。
为了支持在Pentium内采用的分支转移预测新技术，芯片内装备有两个 预取缓冲存储器，一个是以线性方式来预取代码，另一个则是根据分支转 移目标缓冲器（BTB）预取代码。这样就可以保证在执行之前将所需用的 指令从存储器预取出来。 由于Pentium采用了这项技术，可以在无延迟的情况下正确地预测各 种转移。另外，V流水线中的条件转移指令可以与一条比较类指令成对执 行，当然也可以与U流水线中的置标志指令配合执行。但Pentium作到了 与现有软件是完全兼容，所以不必修改现有软件。
计算机硬件技术基础
3．1 ．
CISC和RISC 和
1 复杂指令系统计算机 复杂指令系统计算机—CISC 每一种微处理器的CPU都有属于它自己的指令系统。 CPU正是通过执行一系列的特定的指令来实现应用程序 的某种功能。像Intel x86系列，为了增加新的功能， 就必须增加新的指令；另一方面，为了保持向上兼容， 又必须保留原有的指令。每条指令又有若干个不同的操 作字段，用来说明要操作的数据类型，以及存放的位置。 这就意味着一个较大的指令系统和复杂的寻址技术。以 这样的微处理器为平台的计算机系统就是“复杂指令系 统计算机”(CISC)。 CISC也有许多优点，如指令经编译后生成的指令程 序较小执行起来较快，节省硬件资源。像存取指令的次 数少，占用较少的存储器等。
32位微型计算机原理---史新福--第3版--西工大版---答案
01001110
01000010
01001110
11011110
异或：11010010
01001110 10011100
15.试画出组成微型计算机系统的框图并简述
各部分的作用。（18-19页） 硬件：运算器、控制器、存贮器、输入设备、 输出设备等；
软件：系统软件、应用软件；
源操作数:存储器直接寻址
目的操作数:寄存器寻址
⑵．MOV EDX,[BX]
PA=10*2000H+2000H=22000H
源操作数:寄存器间接寻址
目的操作数:寄存器寻址
⑶.MOV CL,[BX+100H]
PA=10*2000H+2000H+100H=22100H
源操作数:寄存器相对寻址
目的操作数:寄存器寻址
通讯网络系统：
16．微型计算机各部分的连接采用总线结构时有
哪几种方式？简述它们的优缺点。 （20页）
①.以CPU为中心的双总线结构：效率不高，运
算器是中间站降低了工作效率；
②.以存储器为中心的双总线结构：效率较高；
③.单总线结构：结构简单，增减设备方便；
④.三总线结构：高效率；
17.典型的微处理器是由哪几部分组成的？其主
13.试说明80486微处理器中指令流水线的硬
件组成与指令流水过程。 41-42页
硬件组成：8K内部Cache存贮器、32字节指
令预取队列、指令译码器、控制器、控制
寄存器和执行部件。 指令流水过程：1、指令预取 2、译码1 3、 译码2 4、执行 、5、回写
第三章 80x86寻址方式和指令系统
1.数据寻址方式有哪几种?
国家开放大学《微机系统与维护》章节测试参考答案
国家开放大学《微机系统与维护》章节自测参考答案第1章微机系统概述一、单选题（每题5分）1.以下选项中，（）不是微机的输入或输出设备。
A. CPUB. 扫描仪C. 键盘D. 鼠标2.以下选项中，（）属于应用软件。
A. LinuxB. Office 2003C. DOSD. Windows XP Home3.CPU的主要功能是对微机各部件进行统一协调和控制，它包括运算器和（）。
A. 触发器B. 指挥器C. 控制器D. 判断器4.1981年IBM推出首款个人电脑开创了全新的计算机时代，该电脑选用的芯片是（）。
A. Intel 80286B. Intel 4004C. Intel 8088D. Intel 80865.以下选项中，（）是Intel公司推出的80x86系列中的第一个32位微处理器芯片。
A. Intel 80386B. Intel 8086C. Intel 80286D. Intel 80886.（）是用于微机与电话线路之间进行数字、模拟信号转换的装置。
A. 调制解调器B. 网卡C. 交换机D. 路由器二、多选题（每题5分）7.以下选项中，（）属于冯·诺依曼原理的基本内容。
A. 计算机应包括运算器、控制器、存储器、输入和输出设备五大基本部件B. 程序存储和程序控制思想C. 采用二进制来表示指令和数据D. 软件工程思想8.以下选项中，（）属于微机的输入设备。
A. CPUB. 扫描仪C. 鼠标D. 键盘9.以下选项中，（）可用于评价微机的性能指标。
A. 内存容量B. 外存容量C. 运算速度D. 字长10.以下选项中，（）是可用于长期保存程序和数据的存储器。
A. 内存B. 硬盘C. 光盘D. U盘11.以下选项中，（）是微机发展的方向。
A. 多媒体化B. 网络化C. 智能化D. 巨型化12.关于微机选购的说法，正确的是（）。
A. 选购微机要从微机的主要用途出发B. 选购微机一定要选原装机C. 选购微机要考虑用户类型D. 选购微机一定要选组装机三、判断题（每题5分）1.微机的核心部件是CPU，它是微机的控制中枢。
新编16_32位微型计算机原理及应用(李继灿主编)课件第2章
2. I/O空间: 486利用低16位地址线访问I/O端口，所 以I/O端口最多有216=64K，I/O地址空间为 0000H～FFFFH。 注意：I/O地址空间不分段 I/O地址空间与存储空间不重叠 CPU有一条控制线M/IO，在硬件设计上用 M/IO=1，参与存储器寻址，用M/IO=0参与 I/O寻址。 从PC/XT～Pentium，基于Intel微处理器的 系统机，实际上只使用低10位地址线，寻址 210=1024个I/O端口。
指 代码流 预取 令 译 指令 码 24位 2*16 总线 器
数据总线 线性地址总线 32 32
A2~A31 BE0~BE3 系统 地址总线
D0~D31 系统 数据总线
控制 总线
控制ROM 控制部分
系统 控制总线
指令队列
译码部分 指令预取部分
总线接口部分
一. 7个功能块： 1.总线接口单元： 产生三总线信号，进行存储器和I/O端口 的访问。
地址（32位） A2~A31、BE0~BE3 地址驱动器 系统地址总线
数据（32位） 写缓冲器 4*80 D0~D31 数据（32位） 数据总线收发器 系统数据总线 控制总线 系统控制总线
2.高速缓冲存储器(CPU内部的Cache)： 存放从存储器中取出的最近要执行的指 令和数据，这样CPU就只需从Cache中取指令， 不必经常访问存储器了。
指 运算部分 微指令 令 代码流 控制部分 指令 译 24位 码 总线 器
指 令 预 取 队 列
5.控制器： 控制器采用微程序设计，根据指令译码 器送来的信息产生微指令，对运算器、存储 器管理部分……发出控制信号。 存储管 指 控制与保护 理部分 令 微指令 部件 译 运算部分 码 控制ROM 器 控制器
微机原理16位32位CPU(8086)
中 断 允 许
半 进 借 位 标 志
奇 偶 标 志
进 借 位 标 志
1-有进、借位 0-无进、借位
1-低4位向高4位有进、借位 0-低4位向高4位无进、借位
④标志寄存器
根据功能，标志可以分为两类：状态标志和控制标志
状态标志：表示前面的操作执行后，ALU所处的状态，这种状态像某 种先决条件一样影响后面的操作。 控制标志：表示对某一种特定的功能起控制作用。指令系统中有专门 的指令用于控制标志的设置和清除。 状态标志有6个，即SF、ZF、AF、PF、CF和OF ①符号标志SF（Sign Flag） 和运算结果的最高位相同。表示前面运
若TF=0 正常执行程序
返回
④标志寄存器
举例:
+ 0101 0100 0011 1001 0100 0111 0110 1010
3.8086的总线周期的概念
为了取得指令或传送数据，就需要CPU的总线接口部件执行一个 总线周期。 总线周期（机器周期）：CPU通过总线与存储器或I/O接口进行一 次数据传输所需的时间。 在8086/8088中，一个最基本的总线周期由4个时钟周期组成，将4
80386
80486 Pentium Pentium IV
32
32 32 32
27.5万
120万 310万 4200万
12.5M，后提高到 20M，25M，33M
25MHz逐步提高到 33MHz、50MHz 60MHZ和66MHZ， 后提高到200MHZ 2.4G
0.1us
2.1 16位微处理器8086
式下各位引脚功能，如出现功能不同的引脚再具体讲解 。
DIP双列直插式封装
QFP塑料方型扁平式封装
Pentium4 3.2GHz LGA775 栅格阵列封装
Intel CPU发展史
Intel CPU 的发展史1.1971年，4004作为第一块微处理器在Intel 公司诞生，用了2300个晶体管，功能比较有限，运行速度很慢。
尺寸为3mm×4mm，外层有16只针脚，最高频率有740kHz ，能执行4位运算，支持8位指令集及12位地址集。
其形状如右图（1）2.1978年，i8086出现，它是一个16位的微处理器， 同时Intel 公司还生产了与其相搭配的数学协处理器i8087，这两种芯片使用相互兼容的指令集，但在i8087指令集中增加了一些专门用于对数、指数和三角函数等数学计算的指令。
由于这些指令集应用于i8086和i8087，这些指令集也是人们称为X86的指令集。
其芯片形状如下图（2）图（2）3. 1979年，Intel 公司推出了8088芯片，这款芯片第一块成功用于个人电脑。
它依然还是16位微处理器，内含29000个晶体管，时钟频率为4.77MHz，20位地址总线，寻址范围只有1MB内存，16位的内部数据总线，8位的外部数据总线，比较方便计算机制造商设计主板，此芯片在1981年首次被用于IBM PC 机中，其芯片引脚信息如下图（3）图（1） 图（2）4.1982年，Intel推出芯片80286,，它比8086和8088都有了飞跃的发展，虽然它仍旧是16位结构，但在CPU的内部集成了13.4万个晶体管，时钟频率由最初的6MHz逐步提高到20MHz。
其内部和外部数据总线皆为16位，地址总线24位，可寻址16MB内存。
如图（4）图（4）5.1985年，Intel推出了80386芯片，属于X86系列中的第一种32位微处理器，而且制造工艺也有了很大的进步。
80386内部内含27.5万个晶体管，时钟频率从12.5MHz发展到33MHz。
80386的内部和外部数据总线都是32位，地址总线是32位，可寻址高达4GB内存，可以使用Windows操作系统。
如图（5）图（5）6.1989年，Intel推出80486芯片，这块芯片首次突破了100万个晶体管的界限，集成了120万个晶体管。
2022年北京邮电大学世纪学院计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年北京邮电大学世纪学院计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM 区。
若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（）。
A.7B.8C.14D.162、主存按字节编址，地址从0A4000H到0CBFFFH，共有（）字节；若用存储容量为32K×8位的存储芯片构成该主存，至少需要（）片。
A.80K，2B.96K，2C.160K，5 C.192K，53、计算机中表示地址时，采用（）。
A.原码B.补码C.移码D.无符号数4、用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则校验位数至少为（）。
A.2B.3C.4D.55、若浮点数用补码表示，则判断运算结果为规格化数的方法是（）。
A.阶符与数符相同，则为规格化数B.小数点后第一位为1，则为规格化数C.数符与小数点后第1位数字相异，则为规格化数D.数符与小数点后第1位数字相同，则为规格化数6、在下列各种情况中，最应采用异步传输方式的是（）.A.I/O接口与打印机交换信息B.CPU与主存交换信息C.CPU和PCI总线交换信息D.由统一时序信号控制方式下的设备7、某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输率（总线带宽）是（）。
A.132MB/sB.264MB/sC.528MB/sD.1056MB/s8、在计算机系统中，作为硬件与应用软件之间的界面是（）。
A.操作系统B.编译程序C.指令系统D.以上都不是9、下列关于配备32位微处理器的计算机的说法中，正确的是（）。
该机器的通用寄存器一般为32位Ⅱ.该机器的地址总线宽度为32位Ⅲ.该机器能支持64位操作系统IV.一般来说，64位微处理器的性能比32位微处理器的高A.I、ⅡB.I、ⅢC.I、ⅣD.I、IⅡ、Ⅳ10、在中断周期，CPU主要完成以下工作（）。
《微机原理与接口技术》参考答案完整版
《微机原理与接口技术》习题参考答案习题21.为何说8086CPU是16位CPU？答：16位指的是8086CPU的字长，而字长一般来说和运算器、寄存器、总线宽度一致。
因为8086CPU的内部寄存器、内部运算部件以及内部操作都是按16位设计的，这决定了它的字长为16位。
2.8086CPU由哪两个单元组成？其中，指令队列在哪个单元中，有何作用？答：总线接口单元（Bus Interface Unit，BIU）和执行单元（Execution Unit，EU）。
指令队列在BIU中。
它的作用是当EU在执行指令时，空闲的BIU可以从内存读取后续指令到指令队列，这样就可以将取指令工作和执行指令工作重叠进行，从而提高CPU的工作效率，加快指令的执行速度。
3.8086CPU中8位寄存器和16位寄存器是什么关系？答：8086的通用寄存器包括数据寄存器、指针寄存器和变址寄存器。
其中数据寄存器包含AX、BX、CX、DX四个16位寄存器，但他们每个都可以分开作为两个单独的8位寄存器使用。
8086的指针寄存器和变址寄存器不可分割为8位寄存器。
4.8086CPU中的IP寄存器有何用途？答：IP寄存器是指令指针寄存器，用来存放下一条要执行的指令在代码段中的偏移地址。
在程序运行过程中，IP寄存器始终指向下一条指令的首地址，与CS寄存器联合确定下一条指令的物理地址。
8086就是通过IP寄存器来控制指令序列的执行流程。
5.在标志寄存器中，用于反映运算结果属性的标志位有哪些？它们每一位所表示的含义是什么？答：有CF、PF、AF、ZF、SF、OF。
它们的含义如下：CF：进位标志。
它记录运算时从最高有效位产生的进位值或结果值。
最高有效位有进位或有借位时CF=1，否则CF=0。
PF：奇偶标志。
它记录运算结果的奇偶检验条件。
当结果操作数中“1”的个数为偶数时PF=1，否则PF=0。
AF：辅助进位标志。
在字节运算时，由低半字节（字节的低4位）向高半字节有进位或借位时，AF=1，否则AF=0。
32位微处理器
WP：写保护控制位。WP=1表示表示禁止来自管理程序级的写操作写到用户级的 页面上。WP=0通过管理进程可以对用户级的只读页面进行写操作。
15
TSD：禁止定时标志。TSD=1且当前特权级不为0时，禁止RDTSC指令（读时 间标志计数器指令）且执行这一指令时将产生故障。TSD=0表示在任何特权级 上都允许RDTSC指令执行。
DE：调试扩充位。DE=1表示允许调试扩充。DE=0禁止调试扩充。实际上该位 控制是否支持I/O断点。
18
1.1 32位微处理器的寄存器组
GDTR和IDTR必须在转入保护模式之前进行初始值设定，这两个 寄存器在实地址模式下可以访问。LDTR和TR只能在保护模式下使 用，程序只可以访问段选择寄存器，其他的缓冲部分是在任务切换 时由LDT描述符和TSS描述符中自动装入的。
10
1.1 32位微处理器的寄存器组
系统地址寄存器和系统段寄存器
任务寄存器TR：是一个16位的寄存器，用来存放任务状态段表（TSS）的 段选择字。
11
1.1 32位微处理器的寄存器组
32位微处理器为了控制管理的需要，配备了控制寄存器。在80386 中配备了3个32位的控制寄存器(CR0,CR2,CR3)，发展到Pentium微 处理器时，就有5个控制寄存器(CR0~CR4)，不过，控制寄存器中的 一些位被重新定义了。这些控制寄存器中保存着全局性的和任务无 关的机器状态，供应用程序读取，而写这些控制寄存器的操作被大 多数系统禁止。
CR3：页因为Pentium的页目录表是按页排列的。 PWT：页面写贯通。PWT=1表示对当前所访问的页实现通写。PWT=0则实现
新编16_32位微型计算机原理及应用(李继灿主编)课件第1章
每位代码０～９，A ～ F 特点 :
高位权是低位权的16倍 加减运算法则：逢十六进一，借一当十六 ( 4 5 )16 ( 3 9 )16 ＋ ( 7 A )16 － ( 2 6 )16 ( B 3 )16 ( 1 F )16
4.八进制数：在微型机中一般不采用八进制数 5.二～十进制数：在计算机中表示十进制数的 方法用四位二进制数代表一位十进制数，又 称BCD码数 四位 等值的 等值的 二进制数 一位BCD码数 一位十进制数 0000 0000 0 0001 0001 1 0010 0010 2 0011 0011 3 0100 0100 4 一 一
字长为8位的补码机器数为 [x]补=0 0000101 x=－101, 字长为8位的补码机器数为 [x]补=1 1111011 x=+0， 字长为8位的补码机器数为 [x]补=0 0000000
一
二
小结： ①机器数比真值数多一个符号位。 ②正数的原、反、补码与真值数相同。
③负数原码的数值部分与真值相同； 负数反码的数值部分为真值数按位取反; 负数补码的数值部分为真值数按位取反末位加1。 ④没有负零的补码，或者说负零的补码 与正零的补码相同。 ⑤由于补码表示的机器数更适合运算，为此， 计算机系统中负数一律用补码表示。
所以，(11)10=(1011)2
②十进制数纯小数→二进制数 算法:乘2取整,直到乘积的小数部分为0时止 0. 8125 X 2 1 . 625 X 2 1 . 25 ∴ (0.8125)10=(0.1101)2 X 2 0. 5 X 2 1. 0
③十进制带小数 →二进制数 整数、纯小数分别计算,再合并 ∴(11.8125)10=(1011.1101)2
2 ．反码 设 x=+101
ARM微处理器 S3C2410的简介
ARM微处理器 S3C2410的简介1.1 ARM微处理器的介绍1）ARM微处理器的工作状态和工作模式从编程的角度看，ARM微处理器的工作状态有两种，可在两种状态之间切换：第一种为ARM状态，此时处理器执行32位的字对齐的ARM指令；第二种为Thumb状态，此时处理器执行16位的、半字对齐的Thumb指令。
2）ARM微处理器支持7种运行模式，分别为：用户模式（USR）：ARM处理器正常程序执行的模式。
快速中断模式（ FIQ ）：用于高速数据传输或通道处理用于快速中断服务程序。
当处理器的快速中断请求引脚有效，且CPSR（6位）中F位为0时（开中断），会产生FIQ异常。
外部中断模式（ IRQ ）：用于通用的中断处理，当处理器的外部中断请求引脚有效，且CPSR（7位）中I位为0时（开中断），会产生IRQ异常。
系统的外设可通过该异常请求中服务。
特权模式或管理员模式（SVE）：操作系统使用的保护。
执行软件中断SWI 指令和复位指令时，就进入管理模式，在对操作系统运行时工作在该模式下。
1.2 S3C2410微处理器1.2.1 概述S3C2410是韩国三星公司的一款基于ARM920T内核的16/32位RISC嵌入式微处理器，主要面向手持设备以及高性价比，低功耗的应用。
运行的频率可以达到203MHz。
ARM920T核由ARM9TDMI，存储管理单元（MMU）和高速缓存三部分组成。
其中MMU可以管理虚拟内存，高速缓存由独立的16KB地址和16KB数据高速Cache 组成。
ARM920T有两个协处理器：CP14和CP15。
CP14用于调试控制，CP15用于存储系统控制以及测试控制。
ARM920T体系结构框图图2-1 ARM920T体系结构框图1.2.2 S3C2410微处理器的结构S3C2410内部结构原理内部原理框图如下：图2-2S3C2410内部结构原理ARM 微处理器中共定义了37个编程可见寄存器，每个寄存器的长度均为32位。
微机原理与接口技术课后习题参考答案
微机原理与接口技术》李华贵主编课后习题参考答案第1章（1.6 习题）1．简述名词的概念：微处理器、微型计算机、微型计算机系统。
答：（1）微处理器：微处理器（Microprocessor）简称或MP，或CPU。
CPU是采用大规模和超大规模集成电路技术将算术逻辑部件ALU （Arithmetic Logic Unit ）、控制部件CU （Co ntrol Un it ）和寄存器组R （Registers）等三个基本部分以及内部总线集成在一块半导体芯片上构成的电子器件。
（2）微型计算机：微型计算机（Microcomputer ）是指以微处理器为核心，配上由大规模集成电路制作的存储器、输入/输出接口电路及系统总线等所组成的计算机，简称微机。
（3）微型计算机系统：微型计算机系统由硬件与软件两大部分组成，分别称为硬件（Hardware）系统与软件（Software）系统。
其中，硬件（Hardware）系统由CPU、内存储器、各类I/O接口、相应的I/O设备以及连接各部件的地址总线、数据总线、控制总线等组成。
软件（Software）系统：计算机软件（Software）是指为运行、维护、管理、应用计算机所编制的程序及程序运行所需要的数据文档资料的总和。
一般把软件划分为系统软件和应用软件。
其中系统软件为计算机使用提供最基本的功能，但是并不针对某一特定应用领域。
而应用软件则恰好相反，不同的应用软件根据用户和所服务的领域提供不同的功能。
2．简述名词的概念：指令寄存器、地址寄存器、标志寄存器。
答：（1）指令寄存器：指令寄存器（Instruction Register，IR）用来保存计算机当前正在执行或即将执行的指令。
当一条指令被执行时，首先，CPU从内存取出指令的操作码，并存入IR中，以便指令译码器进行译码分析。
（2）地址寄存器：地址寄存器（Address Register，AR）被动地接受IP传送给它的地址值（二进制地址），AR的作用是保持IP送来的地址，并且以并行方式连接输出到CPU的地址引脚上，以便CPU访问指定的内存单元。
微机填空题题库-答案
填空题第1章微型计算机概述1.微型计算机中各部件是通过总线构成一个整体的．2.____微处理器_____是微型计算机的核心。
3.总线按照其规模、用途和应用场合可分为元件极总线、板极总线和通信总线。
4.微型计算机由_CPU_ 、存储器、输入/输出接口和系统总线组成。
5.以微型计算机为主体，配上系统软件、应用软件和外设之后，就成了微型计算机系统。
6.微型计算机的主要性能指标有CPU的位数、__CPU的主频__、内存容量和速度、____硬盘容量第2章 16位和32位微处理器1.Intel 8086CPU是_ 16__位微处理器，有_ 16__根数据总线和_ _20_ _根地址总线，存储器寻址的空间为_ 1MB__,端口寻址空间为_ 64KB__。
8088CPU有＿8＿根数据总线。
2.输入/输出端口有两种编址方法，既I/O端口与存储单元统一编址和I/O单独编址。
前一种编址的主要优点是功能强和指令灵活。
后一种编址的主要优点是指令运行速度快和增强了程序的可读性。
3.所谓最小模式，就是在系统中只有8086一个微处理器。
4.所谓最大模式是在系统中包含两个或多个微处理器。
（主 8086,其他称协处理器）5.8086工作在最大模式下，引脚MN/MX*接低（高/低）电平。
6.8086/8088CPU的数据线和地址线是以__ 分时复用_____方式轮流使用的。
7.8086中的BIU由__4___个___16___位段寄存器、一个___16____位指令指针、___6___字节指令队列、__20___位地址加法器和控制电路组成。
8.8086/8088提供的能接受外中断请求信号的引脚是 INTR和NMI。
两种请求信号的主要不同之处在于NMI引脚引入的中断不受中断允许标志位IF的屏蔽。
9.8086/8088的存储器是分段的，因此存储单元的物理地址是由段地址和段内偏移量组合而成的。
10.对于8086CPU，物理地址是由段基址和偏移地址两部分构成，若某存储单元的段基址为2000H，偏移地址为1122H，则该存储单元的物理地址为21122H 。
佛山科学技术学院-期末总复习-学长整理-终极版-嵌入式
在嵌入式系统中，对于中、低速设备时，最常用的数据传输方式是（）
A.查询B.中断C.DMAD.I/0处理机
在输入输出控制方法中，采用（）可以使得设备与主存间的数据块传输无须CPU的干预。
A.程序控制输入输出B.中断
CDMAD.总线控制
RS-232C串行通信总线的电气特性要求总线信号采用（）
A、“天河一号”计算机系统B、联想T400笔记本计算机
C、联想S10上网本D、联想OPhone手机
软硬件协同设计方法与传统设计方法的最大不同之处在于（ B ）。
A、软硬件分开描述B、软硬件统一描述
C、协同测试D、协同验证
下面关于哈佛结构描述正确的是（ A ）。
A、程序存储空间与数据存储空间分离B、存储空间与IO空间分离
存储一个32位数0x2168465到2000H-2003H四个字节单元中，若 以大端模式存储，则2000H存储单元内容为（D）
A、 0x21B、0x68C、0x65D、0x02
寄存器R13除可以做通用寄存器，还可以做（C）
A、程序计数器B、链接寄存器
C、栈指针寄存器D、基址寄存器
寄存器R15除可做通用寄存器外，还可以做（A）
（C）不是常规意义上的嵌入式系统。
A.手机 B.MP3C.PC机D.数码相机
（A）完全把系统软件和硬件部分隔离开来，从而大大提高了系统 的可移植性。
A. 硬件抽象层B. 驱动映射层
C. 硬件交互层Biblioteka D. 中间层哪一种工作模式不属于ARM特权模式（A ）。
A用户模式B管理模式 C软中断模式D/FIQ模式
寄存器R13除了可以做通用寄存器外，还可以做（）。
A.程序计数器B.链接寄存器C.栈指针寄存器D.基址寄存器
微机原理及应用 第十一章
6、调试寄存器组
31
线性断点地址0 线性断点地址1 线性断点地址2
0 DR0 DR1 DR2 DR3 DR4 DR5 DR6 DR7
线性断点地址3
保 保 留 留
断点状态 断点控制
7、测试寄存器组
31
测试控制寄存器
0
测试状态寄存器ຫໍສະໝຸດ TR6 TR78个通用寄存器
6个段选择字寄存器和6个描述符寄存器
一个指令指针寄存器和一个标志寄存器
描述符的格式
11.5 保护方式
PL0 PL1 PL2 PL3
高
微处理器内部PL=0 位微处理器服务的I/O系统PL=1 操作系统PL=2 应用软件PL=3
特权级
低
4级特权在计算机 中形成保护体制
保护方式：32位微处理器用保护权等级来划分计算机中各 类软件。
保护方式的寻址方法
16位的段选符
段的起始地址 +
数据线 地址线 控制线
1、通用寄存器组
31 16 15 AH BH CH DH AL BL CL DL 0 EAX EBX ECX EDX ESP EBP ESI EDI
SP BP SI DI
80386 通用寄存器组
2、段寄存器
15 0
在实地址方式 下与8086相同
63 0
CS SS DS ES FS GS 段选择寄存器
32位的偏移
= 线性地址（物理地址）
分页
分页是在分段基础上进行的，每页为4KB
物理地址 4KB 段 偏移
物理页 访问权限 大小 起始地址 线性 地址
分页 部件
物理地址 内存操作数 页面地址
+
段描述符
4KB
国家开放大学电大《微机系统与维护》期末考题及答案
微机系统与维护模拟题一、单项选择题1. 一个完整的计算机系统应该包括( C )。
A系统软件和应用软件 B计算机及其外部设备C硬件系统和软件系统 D系统硬件和系统软件2.在用光盘安装盘安装Windows 前，必须做的工作是（ D ）。
A启动DOS系统 B对磁盘的所有空间进行分区C对磁盘分区进行格式化 D在BIOS中将第一启动设备改为光驱3. 决定微机性能的主要指标是（ A ）。
A.CPU主频B.耗电量C.质量D.价格4.以下选项中，（ A ）用于将主机的输出信息转换成字符、图形和颜色等信息，并传送到显示器上显示。
A.显卡B.主板C.内存D.CPU5关于操作系统全新安装方式的说法，错误的是（ D）。
A这种方式适合在硬盘上没有安装任何操作系统的时候使用B可在BIOS设置中将第一启动设备选为CD-ROM，从光盘启动操作系统的安装C这种方式适用于双系统和多系统的安装D这种方式不适用于双系统的安装6. 以下选项中，（ D ）不是操作系统的安装方式。
A.全新安装B.升级安装C.修复安装D.还原安装7 以下说法，错误的是( D ) 。
A由于主板更新换代的速度与操作系统软件的更新速度可能不匹配，很多主板芯片组无法被操作系统正确识别B主板芯片生产厂家通常在发布一款芯片时随之发布其驱动程序C几乎所有的主板都提供可执行的安装程序D没必要为主板安装驱动程序8. 以下常用软件工具中，（ B ）是磁盘分区工具。
A.WinBenchB.Partition MagicC.Drive ImagedD.WinZip9. 为解决CPU和内存之间的速度匹配问题，通常采用的办法是在CPU和内存之间增设一个 ( A )。
A高速缓存 B光盘 C辅助存储器 D辅助软件10. 以下选项中，（ D ）不属于BIOS芯片的主要功能。
A.上电自检B.系统启动自举C.设定中断D.系统优化11. （ B ）是为运行、维护、管理和应用微机所编制的各种程序和支持文档的总和。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
标志寄存器EF: 32位, 低12位是8086的FR, 低16位是80286的FR, 低18位是80386的FR.
FLAGS 同样, EIP﹑EF均可用于16位, (IP,FR) EFLAGS
三.
31
80386CPU的内部寄存器:
17 16 15 14 13 12 11 0
保留 1). IOPL标志:
4个
5. 系统地址寄存器:
1). GDTR:
2个系统地址寄存器: GDTR, IDTR
全局描述符表寄存器(48位).
存放全局描述符表(GDT)的32位线性基地址和16位限值. 即GDTR在物理存储器地址空间中定义全局描述符表GDT
47 GDTR
16 15
BASE LIMIT
0
BASE指示GDT在物理存储器中开始的位置 LIMIT规定GDT的界限 LIMIT有16位，从而GDT最大65536个字节， 能够容纳65536/8=8192个描述符
三.
80386CPU的内部寄存器:
中断描述符表寄存器(48位) 存放中断描述符表(IDT)的32位线性基地址和 16位限值. 即:IDTR在物理存储器地址空间中定义中断描述符表IDT.
47 IDTR BASE 16 15 LIMIT 0
2). IDTR:
∵ ∴
M系统中只有一个GDT和IDT 无需通过选择字来选择描述符表 故 只有GDTR和IDTR. 即 由GDTR(IDTR)确定表中的描述符项,去寻址存储器系 统地址.
CR0中的PG位设置为1，表示允许分页,即分页部件可工作.
三.
80386CPU的内部寄存器:
2). CR2: 页面故障线性地址寄存器: 用于报告出错信息. 当发生页异常时,CPU把引起异常的32位线性地 址 CR2中; 操作系统中的页异常处理程序通过检查CR2的 内容, 可知线性地址空间中的哪一页引起页故障. 3). CR3: 页组目录基址寄存器: 用于存放页目录表的物 理基地址. ∵ 页目录表的基地址是以4KB为边界,即低12位 为0 ∴ CR3的低12位为0, 高20位有效.
三.
80386CPU的内部寄存器:
三.
80386CPU的内部寄存器:
1). CR0: 控制寄存器0:
CR0的低4位组成机器状态字（MSW）： ①保护允许位 PE: 0——实模式；1——保护模式 ②协处理器位 MP: 1(系统有数学协处理器) ③仿真协处理器位 EM: 1(要求软件仿真) ④任务切换位TS: 任务切换，切换任务时自动设置
二.
80386的结构
5. 段管理部件(SU):
实现有效地址的计算, 完成从逻 辑地址到线性地址的转换,且送 PU; (管理逻辑地址空间) 6. 页转 换; (管理物理地址空间) 规定: 1页=4KB 1段=4KMB=4096MB=4GB (最大) 1个任务=16K段 =16K*4KMB=64MMB=64TB(允许)
三.
80386CPU的内部寄存器:
的起始地址，结束地址，表的大小，表中可以存放多 少个描述符？
例：(GDTR)=001000000FFFH，求GDT在物理存储器中
解：GDT的起始地址为00100000H
结束地址为 00100000H+0FFFH=00100FFFH 表的大小为 0FFFH+1=4096字节 表中可以存放 4096/8=512个描述符
一. 80386的特点:
6. 386芯片: 132条引脚封装,其耗散功率在1.5~3.0W之间, 时钟频率=16MHZ, 运行速度=3倍80286; 三种工作方式: 实地址方式:
7.
即386为一个高速的8086,目标代码与 8086兼容, 寻址与8086相同; 保护方式: 虚拟存储空间,M按段页管理,有四级保 护 机构,寻址不同; 虚拟8086方式: 386像在实地址一样, 可执行8086的应 用程序,同时可运行386的 操作系统及 程序. 保护方式是最常用的,最具特色的方式,也称本性方式.
三.
80386CPU的内部寄存器:
3). VM标志: 虚拟8086模式标志, VM=1, 表示386在保护模式系统中已从保 护模式转换为虚拟8086模式. VM由任务切换置1. PUSHF指令使VM=0. 4). RF标志: 恢复标志, 用于在调试失败后, 强迫程序恢 复执行. RF是配合调试寄存器的断点或单步操作 一起使用的. ①. 在处理断点之前, 在两条指令之间对该位进行检查. 当检查RF=1时, 即使在下一条指令执行时遇到断点 或调试故障,该故障也会被处理器忽略(即不产生异 常中断).
空间的定义: • 一个任务占用的空间称局部空间,多个任 务共同占用的空间称全局空间. 如: 被各个任务共同调用的子程序和公 共数据,就放在全局空间中. • 局部空间只是某个任务可访问的M空间, 而全局空间是所有任务都能访问的M空间. • 一个任务由多段组成. • 局部空间是相互隔离的.
三.
80386CPU的内部寄存器:
三.
②.
80386CPU的内部寄存器:
在成功执行每一条指令后, CPU将RF自动清0，准 备下一个断点中断。 当接收到一个非调试故障的故障信号时,CPU将RF置 1，即忽略该故障，不产生中断。
③.
4.
控制寄存器: 4个, 均32位. CR0﹑CR1﹑CR2﹑CR3. 供操作系统用. 用于保存机器的各种全局性状态,以指挥系 统所有任务的运行.
三.
80386CPU的内部寄存器:
程序员可见
段描述符高速缓冲寄存器（不可见）
CS
DS SS ES FS
访 问 权 限
基
界
址
限
GS 63 52 51 20 19 0
三.
3.
80386CPU的内部寄存器:
指令指针寄存器EIP: 32位, 与IP意义相同,为对CS的偏移地址.
31
16 15
IP
0
EIP
LDT是定义任务用到的局部存储器地址空间
释义: 1).保护方式:一个任务 属于自己的LDT, 多任务系统中,有多个LDT. 2).每张LDT由一个描述符来描述.该描述符 放在GDT中. 3).任务初始化和任务切换时,对应任务的选 择字装入LDTR,CPU据此指向GDT的一 项, 得到该任务的描述符,并装入描述符寄 存器中. 4).386有3张描述符表: 全局:GDT(1个) 定义了系统中使用的所有段 局部:LDT 中段:IDT(1个):为中断设计,指向256个中断子程序 入口地址的中断描述符. 三张表均放在M中,其位置分别由 GDTR,LDTR,IDTR定义
第十一章 32位微处理器
§11—1 一. 80386的特点: 80386微处理器
1. 技术上:流水线,虚拟存储器,片内存储管理,存储器分段和分页 机构, 四级保护机构; 2. 多任务﹑多用户操作系统, 与8086﹑80286兼容; 3. 32条DB和内部数据通道(R﹑ALU﹑内总线均为32位), 可进行8﹑16﹑32位数据处理; 4. 寻址: 在实地址方式下: 232==4KMB(4GB) 的物理空间, 在虚地址保护方式下: 246==64MMB==64TB虚拟存储空间; 5. M按段组织: 一个段最长==4KMB 即: 64TB虚拟存储空间==16384段; （即允许一个任务可包 含的 段）
D 数据寄存器
例:
MOV MOV
ECX, 12345678H ECX, EDX
三.
80386CPU的内部寄存器:
指针和变址寄存器 ESP,EBP,ESI,EDI
31 ESP EBP ESI EDI
16
15
0 SP BP SI DI
例:
MOV
EAX,
[ESP]
三.
80386CPU的内部寄存器:
例:
第十一章
32位微处理器
1. Pentium微处理器的外形和封装 1993年开始推出，共生产三代： •P5(Pentium 60/66) 0.8m, 5V电压 •P54C(Pentium 75/90/100/120/133/150/166/200), 0.6m, 3.8V电压 •P55C(Pentium MMX 166/200/233), 0.35m, 2.8V电压 集成度：310万晶体管/片
31 16 15 8 7 AH BH CH DH AL BL CL DL 0 AX BX CX DX SP BP SI DI FLAGS
EAX EBX ECX EDX ESP EBP ESI EDI
注:在保护方式﹑虚拟方式下, 各段寄存器(16位)称为段选 择字, 64位的则称为描述符 寄存器, 它们一一对应. 但仍以CS,DS,ES, SS,FS,GS称.
三.
80386CPU的内部寄存器:
47 GDTR
16
15
0
32位线性基地址
32位线性基地址
16位界限值
16位界限值
IDTR
三.
80386CPU的内部寄存器:
2个系统段寄存器: LDTR, TR 1). LDTR: 局部描述符表寄存器(16位) 存放选择局部描述符表LDT的16位段选择字. LDTR------64 位的局部描述符寄存器. 对应 16位的LDTR并不直接定义LDT，它只是一个指向GDT 中LDT描述符的选择符。 如果LDTR中装入了选择字，相应的描述符将从GDT中 读出并装入局部描述符表高速缓冲寄存器。将该描述 符装入高速缓冲寄存器就为当前任务创建了一个LDT
V R M F
N IOPL T
与8086意义相同
EFLAGS
2). NT标志:
I/O特权级标志. 仅用于保护模式, 表示I/O操作 处于0~3级特权中的哪一级. 00: 特权级0 01: --------1 10: --------2 11: --------3 任务嵌套标志. 指出当前执行的任务是否嵌套于另 一任务中. NT=1,表示嵌套;NT=0,未嵌套. NT也仅用于保护模式,0或1的置入由任务的控制转 移来实现.