基于FPGA的游戏代码(VGA现实)
用Verilog实现的贪吃蛇游戏(基于FPGA开发板)
Embedded LSI Architecture
1. INTRODUCTION
1.1 Tools and Environment
Project name: Greedy Snake Game Evaluation board: Spartan-3 (XC35200 / FT256AFQ0413) Development environment: Xilinx ISE Language: Verilog HDL
4.2.1 Device Utilization Summary .............................................................................14 4.2.2 HDL Synthesis Report......................................................................................14 4.2.3 Advanced HDL Synthesis Report.....................................................................15 4.2.4 Timing Summary ..............................................................................................16
How did the game be designed will be introduced in detail in this report, including the modules’ organization and implementation. Analyses of the program such as timing and area are also concluded.
基于FPGA的VGA图形显示
电子信息工程专业综合设计（报告）（课程设计）题目基于FPGA的VGA图形显示二级学院电气与电子工程学院专业电子信息工程班级学生学号同组指导教师时间基于FPGA的VGA图形显示摘要：本次的题目是基于FPGA的VGA图形显示，实现VGA图像显示与控制。
本文介绍的主要容围绕着显示特定图片，且图片可受控制的相关原理与方法展开。
根据VGA显示原理，利用VHDL 作为逻辑描述手段，设计了一种基于现场可编程器件FPGA的VGA接口控制器。
实现VGA图像显示控制器是通过Altera公司的QuartusII软件环境下对VGA模块的设计和顶层逻辑框图设计。
FPGA的嵌入式系统中能代替VGA的专用显示芯片，节约硬件成本，节省计算机处理时间，加快数据处理速度并具有显示面积大，色彩丰富、承载信息量大、接口简单等优点。
除此以外FPGA 芯片和EDA设计方法的使用，可根据用户的需求，为设计提供了有针对性的VGA显示控制器，可不需要依靠计算机，它可以大大降低成本，并可以满足生产实践中不断改变的需要。
关键字：FPGA VGA 图像控制器一、前言本次课程设计主要是通过Altera公司的QuartusII软件环境下对VGA模块的设计和顶层逻辑框图设计。
VGA是IBM于1987年提出的一个使用模拟信号的电脑显示标准。
在性能上，VGA 将16色模式的分辨率提高到了640×480，同时VGA新提供了一种具有320×200分辨率、256种颜色的图形模式，且所显示的每一种颜色都可从262144(18位)种颜色中选择，VGA的这种色彩显示能力对微机图形/图象软件的发展起到了很大的促进作用先后分别经历了EGA, EGA, VGA, SVGA, XGA, SXGA, UXGA, QXGA, WQXGA, QSXGA, WQSXGA, QUXGA, WQUXGA, 1080P。
目前大多数计算机与外部显示设备之间都是通过模拟VGA接口连接，计算机部以数字方式生成的显示图像信息，被显卡中的数字/模拟转换器转变为R，G，B三原色信号和行、场同步信号，信号通过电缆传输到显示设备中。
基于VHDL的贪吃蛇游戏设计MK5
基于VHDL的贪吃蛇游戏设计MK5基于VHDL的贪吃蛇游戏设计摘要贪吃蛇游戏是⼀条蛇在封闭围墙⾥运动，围墙⾥随机出现⼀个⾷物。
通过按四个光标键控制蛇的上下左右四个⽅向移动，蛇头撞倒⾷物，则⾷物被吃掉，蛇⾝体长⼀节，接着⼜随机出现⾷物，等待蛇来吃。
如果蛇在移动中撞到墙或⾝体交叉蛇头撞到⾃⼰的⾝体则游戏结束。
本设计是基于VHDL语⾔的贪吃蛇游戏。
贪吃蛇游戏是⼀个经典⼩游戏，多年来经过不断发展形成了各种不同的版本,风靡世界各地，也通⽤于各种不同平台。
即使各种⼤型游戏不断涌现，贪吃蛇依然充满魅⼒。
贪吃蛇游戏操作简单，引⼈⼊胜，经久不衰。
作为编程课题既有⾜够的挑战难度，⼜有⼀定的趣味性。
通过游戏程序的设计，提⾼编程兴趣与编程思路，巩固VHDL语⾔中所学的知识，加深理解,实现理论与实际相结合。
关键词：贪吃蛇；VHDL；AbstractSnake game is a snake in the closed wall movement, random a food in the wall. By four cursor keys to control the snake up and down or so four direction, head of the snake down the food, the food is eaten, long snake body section, then the random food, waiting for the snake to eat. If the snake hit a wall or on the move cross the snake hit your body is game over.This design is based on the VHDL language snake game. Snake game is a classic game, over the years, through continuous development has formed a variety of different versions, and is popular all over the world, is also common in a variety of different platforms. Even big games of various kinds are springing up constantly, the snake is still full of charm. Snake game is simple, fascinating, enduring. As a programming task is both enough to challenge the difficulty, and have fun. Through the game program design and improve interest in programming and programming ideas, consolidate the knowledge learned in the VHDL language, deepen understanding, integrating theory with practice.⽬录摘要....................................... 错误！未定义书签。
基于FPGA的VGA图像显示
基于FPGA的VGA图像显示1、VGA显示原理VGA标准是一种计算机显示标准，最初是由IBM公司在1987 年提出的，分辨率是640*480。
VGA 接口也叫做D_Sub 接口，是显卡上输出模拟信号的接口。
目前大多数计算机与外部显示设备之间都是通过模拟VGA接口连接，计算机内部以数字方式生成的显示图像信息，被显卡中的D/A 转换器转变为R、G、B三原色信号和行、场同步信号，信号通过电缆传输到显示设备中。
常见的彩色显示器一般由阴极射线管(CRT) 构成，彩色由GRB(Green Red Blue) 基色组成。
显示采用逐行扫描的方式解决,阴极射线枪发出电子束打在涂有荧光粉的荧光屏上,产生GRB 基色，合成一个彩色像素。
扫描从屏幕的左上方开始,从左到右，从上到下，逐行扫描，每扫完一行，电子束回到屏幕的左边下一行的起始位置，在这期间，CRT 对电子束进行消隐，每行结束时，用行同步信号进行行同步；扫描完所有行，用场同步信号进行场同步，并使扫描回到屏幕的左上方，同时进行场消隐，并预备进行下一次的扫描。
要实现VGA显示就要解决数据来源、数据存储、时序实现等问题，其中关键还是如何实现VGA时序。
VGA的标准参考显示时序如图1所示。
行时序和帧时序都需要产生同步脉冲(Sync a)、显示后沿(Back porch b)、显示时序段(Display interval c)和显示前沿(Front porch d)四个部分。
2、方案设计由VGA的显示原理可知，该任务的关键是VGA时序控制部分和汉字图形显示部分：（1）VGA时序控制部分，采用FPGA本地50MHz时钟，根据所需时序要求，经Verilog语言编写的计数模块分频而得到，该部分十分重要，如果产生的时序有偏差，那么就会使汉字图形无法显示或显示结果混乱；（2）汉字图形显示部分，有2种方法可以实现：第1 种是在对像素进行行计数、场计数的时候，就把字库信息直接赋值给颜色信号R、G、B，这种方法虽然简单，但是控制很不灵活，需要对汉字的显示像素一一判定对应的位置，容易出现错误，不易修改，所以本次采用的是第2 种方法，第2 种方法是使用FPGA内部的一种资源来存储汉字的字库信息，然后由程序将其提取出来作为显示信号发送到VGA 接口，以实现汉字图形的显示，这样就克服了第一种方法易出错又不易修改的缺点。
VGA显示控制
基于FPGA 的VGA显示控制摘要VGA（Video Graphics Array）即视频图形阵列，是IBM公司1987年推出的一种传输标准，具有分辨率高、显示速率快、颜色丰富等优点，在彩色显示器领域得到了广泛应用。
本次课程设计是基于FPGA和主芯片为 EP4CE30F23C8N的ALTER公司的开发板Cyclone IV来实现的。
数字图像信息在VGA接口显示器正确、完整地显示,涉及到时序的构建和数字图像信息的模拟化两方面,提出一种能够广泛应用的VGA显示接口方案,详细阐述了数字图像数据DA转化并输出到VGA接口显示器显示的方法,其中包括接口的硬件设计、视频DA转换器的使用方法、通过FPGA构造VGA时序信号的方法等等。
方案可以应用于各种仪器,数字视频系统、高分辨率的彩色图片图像处理、视频信号再现等。
课设主要用到的芯片是ADV7123，它是一款高速、高精度数模转换芯片。
拥有三路十位D/A转换器，能够将代表颜色的数据锁存到数据寄存器中，然后通过D/A 转换器转换成模拟信号输出，得到我们要的色彩。
VGA显示的硬件设计和原理1.1 FPGA主芯片课程设计所用开发板的主芯片是EP4CE30F23C8N——Cyclone IV，其由Altera公司开发，值得注意的是该开发板所支持的QUARTUS II的版本较高，并且11.0的版本较12.0的版本编译好的程序更好下载。
图-11.2 ADV7123实现VGA的控制显示主要用到的芯片就是ADV7123，ADV7123由完全独立的三个I0位高速D/A转换器组成,RGB（红绿蓝）视频数据分别从R9~R0、G9~G0、B9~B0输入，在时钟CLOCK的上升沿锁存到数据寄存器中，然后经告诉D/A转换器转换成模拟信号。
三个独立的视频D/A转换器都是电流型输出，可以接成差分输出，也可以接成单端输出。
DE2-115上按单端输出，在模拟输出端用75欧姆电阻接地，以满足工业标准。
FPGA实现VGA显示图片
阿力这几天看了些关于VGA显示的文档，以及显示的方法，今天做一下总结，分享给大家，让大家少走弯路（顺便也赚一个财富，呵呵）。
声明一下以下内容全是本人尝试过总结出来的，绝对不是直接的复制粘贴。
我的板子是ep2c8的，现在我尽可能详细的说明如何用FPGA实现VGA显示的。
首先，关于VGA的原理，我就不在这里赘述了，大家只要简单的了解就行。
关于VGA的时序问题，主要是实现VSYNC、HSYNC以及相应的data：首先选择分辨率，以640*480@60为例，通过查表可知行频、场频、时钟、数据前后消隐以及有效的像素长度。
接着，就可以根据以上信息写入程序了：`timescale1ns/1psmodule vga(clk_25m,rst,hsync,vsync,addr);input clk_25m,rst;output hsync,vsync,addr;reg[17:0]addr;reg hsync,vsync;reg[9:0]x_cnt;reg[9:0]y_cnt;always@(posedge clk_25m or negedge rst)//行计数器beginif(!rst)x_cnt<=10'd0;else if(x_cnt==10'd799)x_cnt<=10'd0;else x_cnt<=x_cnt+1'd1;endalways@(posedge clk_25m or negedge rst)//场计数器beginif(!rst)y_cnt<=10'd0;else if(y_cnt==10'd524)y_cnt<=10'd0;else if(x_cnt==799)y_cnt<=y_cnt+1'd1;endalways@(posedge clk_25m or negedge rst)//行场同步信号beginif(!rst)hsync<=1'b1;else if(x_cnt==10'd0)hsync<=1'b0;//产生hsync信号else if(x_cnt==10'd96)hsync<=1'b1;endalways@(posedge clk_25m or negedge rst)beginif(!rst)vsync<=1'b1;else if(y_cnt==10'd0)vsync<=1'b0;//产生hsync信号else if(x_cnt==10'd2)vsync<=1'b1;end/*--产生有效位--*/reg valid_y;reg valid;always@(posedge clk_25m or negedge rst)beginif(!rst)valid_y<=1'b0;else if(y_cnt==10'd32)//由于分频后时钟不是完全一致，故有效位不完全按照表格，有偏差valid_y<=1'b1;else if(y_cnt==10'd512)valid_y<=1'b0;endalways@(posedge clk_25m or negedge rst)beginif(!rst)valid<=1'b0;else if((x_cnt==10'd141)&&valid_y)valid<=1'b1;else if((x_cnt==10'd781)&&valid_y)valid<=1'b0;endalways@(posedge clk_25m)//重复显示图片beginif(!valid)addr<=18'd0;elseaddr<=(y_dis%60*80)+(x_dis%80);//显示图片，尺寸80×60endendmodule最后，我将介绍如何实现图片显示。
FPGA+桌面弹球游戏+vga显示+ps2键盘
弹球游戏实验报告由独垂心湖完成指导老师：孟宪元老师首先要说一下，这是我的EDA的答辩报告，里面有源程序和一些基础知识。
希望对大家有帮助。
共用到PS/2键盘和VGA显示和板子上的3个按键。
桌面弹球游戏为两关，当第一关时间到后就进入第二关，如果没有接住弹球则会显示383 （本人宿舍号码呵呵）第二关为无尽版，不限时间。
其中还是有一部分bug，并且声明，部分程序来源与网络，经过自己的学习和整合后，做出来的。
本人我FPGA 的小菜鸟，只是刚接触。
希望这个程序对大家学习有帮助。
板子用的是xilinx的spaden3e 250e 的。
一、实验目的：1、进一步熟悉FPGA嵌入式系统设计；2、熟练运用VHDL语言进行系统设计；3、熟悉PS2键盘原理并应用；4、熟悉VGA显示原理并应用。
二、实验要求：1、设计题目自定；2、设计中必须应用PS2键盘控制、VGA显示。
三、实验原理：1、PS2键盘控制原理：PS/2 设备接口用于许多现代的鼠标和键盘它是由IBM 开发并且最初出现在IBM 技术参考手册里，物理上的PS/2 端口是两类连接器中的一种5 脚的DIN 或6 脚的mini-DIN 。
这两种连接器在电气特性上是十分类似的实际上两者只有一点不同那就是管脚的排列这就意味着这两类连接器可以很容易用一种简单的硬件连线的适配器来转换。
PC 键盘可以有6 脚的mini-DIN 或5 脚的DIN 连接器如果你的键盘是6 脚的mini-DIN 而你的计算机是5 脚的DIN 或者相反这两类连接器可以用上面提到的适配器来兼容具有6 脚mini-DIN 的键盘通常被叫做PS/2 键盘而那些有5 脚DIN 叫做AT 设备XT 键盘也使用5 脚DIN 但它们非常古老并且多年前就不生产了所有现代的为PC 建造的键盘不是PS/2,AT 就是USB 的。
每种连接器的引脚定义如下所示：连接器上有四个有趣的管脚电源地5V 数据和时钟host 计算机提供5V 并且键盘/鼠标的地连接到host 的电源地上数据和时钟都是集电极开路的这就意味着它们通常保持高电平而且很容易下拉到地逻辑0 任何你连接到PS/2 鼠标键盘或host 的设备在时钟和数据线上要有一个大的上拉电阻置0 就把线拉低置1 就让线上浮成高电平。
基于FPGA的VGA控制器实现
据有 效时 间 ，ｋ 为场 消 隐前肩 时 间。 不 同 的分 辨率 下 ，行 同步和 场 同步 信号 的周 期 是 不 同 的 ，时 序 上 的 时 间也 不 一 样 。表 １ 出 列 了Ｖ Ａ的常用 分辨 率参数 。 Ｇ
一
（） Ｂ 、红基 色 （ ） Ｒ 、绿 基 色 （ ）这 ５ 信 号 ，如 果 Ｇ 个
能 从Ｆ Ｇ Ｐ Ａ中按 其 时 的需 要 求 准 确 发 送 这 些 信 号
到Ｖ Ａ接 口。就 可 以实现 对 Ｖ Ａ的控 制 。Ｖ Ａ的 Ｇ Ｇ Ｇ
种用ＦＧ Ｐ Ａ实 现 Ｖ Ａ显 示 的 控 制 器 ，从 而 实 现 Ｇ
可编程 逻辑 单元 、嵌 入 式Ｒ Ｍ模块 、丰 富 的布 线 Ａ
确 定 Ｖ Ａ显示 接 口时序 主要 应 考 虑行 同步信 Ｇ 号 ｆ Ｙ Ｃ 、 场 同 步 信 号 （ Ｓ ＮＣ 、蓝 基 色 ＨＳ Ｎ ） ＶＹ ）
资源 、底 层 嵌 入式 功 能单 元 和 内嵌 专 用 硬 核 等 ６ 部 分 组 成 。基 于 Ｆ Ｇ Ｐ Ａ的产 品设 计 具 有 开 发 过 程 简 单 ，投 资小 ，可反 复修 改 ，周 期 短 ，易 于 产 品 升 级等 优 点 ，故其 应用 越 来越 广 泛 。本 文 介 绍 了
信 号 时 序 如 图 １ 示 ，它 分 为 行 数 据 时序 和场 数 所
据时 序 两部 分 。 所谓 行 时序 ，就是 显 示一 行 数据 的时 序 。从 图 １（）可 以看 出 ，显 示 一 行 数 据 需 要 的 时 序 分 ａ
四部 分 。 产 生 行 同步 脉 冲信 号 Ｈ ＹＮ 的 周期 ｅ＝ Ｓ Ｃ
刘峰
（ 电子科技 大学 ，四 川 成都 ６ １３ ） １７ １
摘 要 ：依 据 标 准 Ｖ Ａ 示接 口的显 示 原 理 ，介 绍 了一 种 利 用 可 编程 逻 述 工具 来 完成ＶＧ Ｘ ｅｉ ｇ ｌ ＨＤ 语 Ａ接 口的控 制 ，从 而 实现 简单 的彩 色条纹 显 示 的
基于FPGA的VGA图像控制器设计与实现
ＶＡ 图像 控制 器 是一 个较 大 的数字 系 统 。采用 模块 化 设计 原 Ｇ 则和 自顶 向 下的设 计思想 ，进 行功 能分 离并按 层 次设 计 。将 Ｖ Ｄ ＨＬ 硬件 描述 语言 设计 与 原理 图设 计相 结合 ，逐 一对 每个 功 能模 块进 行仿 真 ，使顶 层 Ｖ Ａ图像 控制 器 的模块 实 体仿真 综合 得 以顺利 通 Ｇ 过 。Ｖ Ａ 控制 器主 要 由 以下模 块组成 ：消 隐模块 ，显 示模 块 ，分 Ｇ 频模 块 ，网格 生成 模块 ，汉字 显示模 块 ， 图像控 制模 块 ，动 画生 成模 块 ，ＬＭＲ Ｍ 用模 块 ，ＥＰ Ｏ Ｐ— Ｏ 调 Ｅ ＲＭ调用 模块 等 。 三 、模块 设计 （ ）消 隐模块 一 消 隐模 块 是整个 显示 控制 器 的关 键部 分 ，显示 模 块 、汉字 模 块 、彩 条模 块 、 网格 模块 、动画控 制 模块 、Ｌ ＭＲ Ｍ 调用 模块 等 Ｐ－ Ｏ 都 由消 隐模 块控 制 ，并且 行 同步信 号 （ｓ 和场 同步 信 号 （ｓ都 由 Ｈ） ｖ）
Ｈｕ Ｙｉ ａｎａ ｎＱａ
（ ｈ ｎ ｄ ｓｔｔ ｆ ｉ ｕ ｎＮ ｒ ｌ ｎ ｅｓｙＣｈ ｎ ｄ ６ ５ ，ｈｎ ） Ｃ ｅ ｇ ｕＩ ｔｕｅｏ Ｓｃ ａ ｏｍａ Ｕ ｉ ｒｉ， ｅ ｇ ｕ １ ４Ｃ ｉａ ｎｉ ｈ ｖ ｔ １ ７
Ａｂ ｔａ ｔ ＤＡ ｃ ｎ ｌｇ ｓｒ ｃ： Ｅ ｔ ｈ ｏｏ ｙｎ１ｉ ｔｅｃ ｒ ｆｍｏ ｅ ｅｅｔｏ ｉ ｅｉｎｔｃ ｎ ｌｇ ， ｌ ｓｏ ｏ ｒｕ ｏ ｕｅ ｌｔ ｒ ｉ ｅ ｓ ｈ ｏｅｏ ｄ ｍ ｌｃ ｎｃｄ ｓ ｅｈ ｏｏ ｙｉｒ ｉ ｎｐ ｗｅｆ１ｃ ｍｐ ｔｒｐａｆ ｍ ｒ ｇ ｔｅ ｅ ｏ ｎ
计 算机 光盘 软件 与应 用
基于FPGA的VGA接口设计
毕业设计（论文）基于FPGA的VGA显示接口设计摘要本文基于FPGA芯片设计实现了一个用于stm32单片机外围的VGA接口模块，该模块以VGA接口的工业标准作为设计规范，使VGA显示器成为了stm32单片机的显示输出设备，适合所有的液晶显示器和CRT显示器。
本系统采用带VGA接口的OLED显示器，OLED显示器具有体积小、分辨率高、功耗低、色彩丰富等特点，非常适合穿戴。
模块与STM32单片机的接口使用Intel8080总线方式，非常适合STM32的FSMC读写模式，能方便地对屏幕任意像素进行读写操作。
关键字FPGA，VGA，OLED，STM32VGA display interface design based on FPGAAbstractAs people pursuit for more fun from games and the progress of science and technology, in the wargame , in order to make the team have a clear understanding of the battlefield situation, we use the OLED which is a kind of micro display to show all the information. The micro display generally use the VGA interface. With the development of manufacturing technology, VGA interface has become more compact, it has advantages of low cost, high resolution rich color etc. FPGA with high flexibility can be designed differently according to the needs, achieve the lowest cost. This paper designed a VGA display interface based on FPGA.Useful signal of the VGA interface is the horizontal synchronization signal, vertical synchronization signal and R,G,B signals. In this paper, we use FPGA to produce the horizontal synchronization signal and vertical synchronization signal, and the data from memory is converted into analog R,G,B signal by FPGA. The design use ISSI 25616 SRAM as the memory connectted by STM32F103VCT6.Key words ：FPGA,VGA interface,OLED1 绪论1.1 选题背景目前市场上应用最多的是液晶显示器，也即LCD显示器，这种显示器体积小，辐射低，它已经完全取代了过去体积笨重的CRT显示器。
基于FPGA的VGA控制器设计与实现
网２ Ｇ Ｖ Ａ显示模块与 Ｃ Ｔ显示器的控制榧图 Ｒ
的是 Ｖ Ａ显示模块与 Ｃ Ｔ Ｇ Ｒ 显示器 的控制框 图口 。
收 稿 日期 ：２０ —６ ０ ０８ ０— ５
作者简介： 杨杰 （ ９２ ） 女 ， １５一 ， 黑龙江齐齐哈尔人，副编审，本科，主要从事编辑学方而的研究。
将要显示内容转换成对应字模送人 Ｆ Ｇ Ｐ Ａ，即可实现相应 内容的显示 关键词 ：Ｆ Ｇ Ｐ Ａ；Ｖ Ａ；显示控制 Ｇ 中图分类号 ：Ｔ ２３ Ｐ ７ 文献标识码 ：Ａ 文章编号 ：１０ — ８Ｘ ２０ ）６ ０ ５－ ３ ０ ７ ９ ４ （０ ８０ － ０ ０ ０
随着数字图像处理 的应用领域的不断扩大 ， 其实时处理技术成为研究的热点。 Ｄ 电子设计 自动化 ） Ｅ Ａ（ 技术的迅猛发展为数字图像实时处理技术提供了硬件基础 。其中 Ｆ Ｇ Ｐ Ａ的特点适用于进行一些基于像素级 的图像处 ” Ｃ 。Ｌ Ｄ和 Ｃ Ｔ显示器作为一种通用型显示设备 ，如今已经广泛应用于工作和生活中。与嵌入 Ｒ 式系统 中常用 的显示器件相 比，它具有显示面积大 、色彩丰富 、承载信息量大 、 口简单等优点，如果将 接 其应用到嵌人式系统中 ， 可以显著提升产品的视觉效果 。 为此 ， 尝试将 Ｖ Ａ显示 的控制转化到 Ｆ Ｇ Ｇ Ｐ Ａ来完
表 １ Ｖ Ａ与ＦＧ ቤተ መጻሕፍቲ ባይዱ Ｇ Ｐ Ａ引 脚连接 表
３ 系统软件设计
采用 Ｐ ｔ Ｃ ２ ０ 软件进行字模转换 ，得到字符／ Ｃｏ Ｄ ０２ Ｌ 图像像素数 据。利用 Ｘｌ ｘＩ ． 、Ｍ ｄｌ ｍ开发 ｉｎ Ｅ ９ ｉ ｏｅ ｉ ｉ Ｓ １ Ｓ
平 台设计 程序 ，根据 Ｖ Ａ 显示 原理 ，产生 时序驱 动信 号 Ｈ 、Ｖ ，同时 在正 确的 时序 控制 下 ， Ｇ Ｓ Ｓ 扫描输出 Ｒ Ｍ 中的像素数据至显示器的 Ｖ Ａ接口，进行图像显示 。程序流程见图 ３ Ｏ Ｇ 。
基于FPGA的VGA显示控制器设计研究
基于FPGA的VGA显示控制器设计研究作者：李德明来源：《电子世界》2012年第23期【摘要】本设计采用了以FPGA为主控器件的设计方法，将VGA控制器分成几个子模块，采用Verilog HDL硬件描述语言对各个模块进行描述设计，并利用EDA软件，完成对局部模块和整体模块的代码编写及仿真验证。
通过分析VGA显示的基本原理和信号要求，设计整个系统的软件、硬件结构，包括VGA时序和显存时序的发生，通过按键控制实现横彩条、竖彩条图案的选择，并进一步设计出实现文字和图像的显示。
【关键词】VGA显示；FPGA；时序控制；控制器VGA（video graphic array）作为一种标准的显示接口得到了广泛的应用，基于VGA接口标准的显示器作为一种通用型显示设备，已经成为很多电子数码产品的常用输出设备。
与嵌入式系统中常用的TFT液晶显示器件相比，它具有显示面积大、色彩丰富、承载信息量大、接口简单等优点，如果将其应用到嵌入式系统中，可以显著提升产品的视觉效果。
驱动VGA接口显示器，需要很高的扫描频率，以及极短的处理时间，实现VGA显示功能，既可以使用专用的VGA接口芯片，也可以用FPGA来实现对VGA显示器的驱动控制。
本设计采用Altera公司的FPGA芯片驱动VGA接口显示器显示彩条及简单的图形，FPGA的运行速度块，管脚资源丰富，容易实现大规模的系统设计，有大量的软核可用，便于进行二次开发。
另外，由于FPGA具有可重构能力、抗干扰性强等特点，因此，FPGA在工业控制等领域越来越受到重视。
利用FPGA完成VGA显示控制，可以使图像的显示脱离PC机的控制，形成体积小、功耗低的嵌入式便携式系统，应用于地面勘测、性能检测等方面，具有重要的现实意义。
1.VGA显示技术原理VGA显示控制主要有五个信号线，分别为R、G、B、VSYNC（场同步）、HSYNC（行同步）信号。
红（R）、绿（G）、蓝（B）是大家熟知的三原色，R、G、B这三个模拟信号的电平范围是由0.4V到0.7V，由R、G、B的电压差便可以产生出所有的颜色。
基于Verilog的VGA显示控制电路设计
基于Verilog的VGA显示控制电路设计作者：王涌肖顺文罗春梅来源：《数字技术与应用》2019年第04期摘要：采用自上而下的设计方法实现了一个分辨率较高、显示迅速且协议简单的VGA显示控制电路。
在QUARTUS II 13.1软件开发平台上使用Verilog HDL语言来完成时序模块和彩条像素模块的描述、编译，最后在第三方仿真工具Modelsim-Altera中对其进行模拟仿真，结果显示，该设计满足系统要求，能够成功的通过VGA接口在显示器上显示图案。
关键词：Verilog HDL语言;VGA技术;QUARTUS II 13.1;Modelsim-Altera中图分类号：TN92 文献标识码：A 文章编号：1007-9416（2019）04-0150-020 引言近年来，随着数字电路设计技术的逐步发展，集成电路的发展越来越趋近于超大规模、更低功耗及超高速[1]。
Verilog HDL就是在迫切需要设计者使用EDA工具完成大规模集成电路设计发展要求的情况下应运而生的，它使用编写代码的方法来完成数字电路的设计，不管是底层的门级电路，还是高层的行为描述，都可以通过代码实现，这种方式大大的提高了数字电路的设计效率[2]。
本文就是采用Verilog_HDL语言来实现一个VGA显示控制电路。
VGA接口由于具有传输速率高，协议简单，成本低等特点，因此被广泛使用。
1 设计原理1.1 VGA时序分析VGA主要用于计算机显卡传输图像到显示器的桥梁，将显卡处理的视频图像数据实时传输到显示器上进行显示。
广义的VGA为VGA显示器，狭义的VGA为VGA分辨率的时序。
由IBM公司推出的采用RGB模拟信号的VGA视频传输标准，定义了具有60Hz刷新频率、可产生1677万种色彩的640×480像素格式。
VGA的行扫描时序情况，如图1所示。
行同步时期a、行消隐后肩b、行显示时期c、行消隐前肩d四部分组成一个完整的扫描周期。
基于fpga的vga显示
——基于FPGA的VGA显示姓名：王青鹏学号：200661175班级：电子0604日期：200910201.实验目的 (3)2.实验要求 (3)3.实验原理 (3)3.1VGA时序信号 (3)3.2VGA显示时序图 (4)3.3关键参数 (5)3.4VGA显示工作过程 (5)3.5整体设计思路及过程 (6)3.6管脚分配及下载 (15)4.实验心得体会 (16)FPGA的VGA显示一．实验目的1.熟悉和掌握时序控制电路的设计方法。
2.了解VGA显示器的工作时序及其控制电路的工作原理。
3.培养分析系统、进行模块设计及独立解决问题的能力。
二．实验要求1.设计VGA显示器的控制电路，使之控制显示器，完成相应的显示功能。
2.使用一个按钮mod（低有效），使VGA显示器在3种（或4种）不同的显示模式间切换。
使用一个按钮reset，将控制器恢复模式00。
模式00：将屏幕均分，从左到右，依次显示八种不同的颜色。
模式01：将屏幕均分，从上到下，依次显示八种不同的颜色。
模式10：将屏幕均分为8*8棋盘格。
模式11：复位模式，屏幕全黑。
3.利用GW48实验开发系统实现设计的编程下载.三．实验原理3.1VGA时序信号H_SYNC：水平同步信号（负脉冲），每个水平扫描周期显示器刷新V_SYNC：垂直同步信号（负脉冲），每个垂直扫描周期显示器刷新一帧；RGB[2..0]：颜色信号，R——红色信号；G——绿色信号；B——蓝色信号。
其对应颜色关系如下表所示。
3.2VGA显示器的时序图垂直刷新循环3.3关键参数1.实验板上的晶振提供全局时钟信号（50MHz），通过分频得到时钟信号clk25M（fclk=25MHz）作为输入时钟。
2.刷新1个像素所需时间Tpixel=1/fclk=40ns；3.刷新一行所需时间Trow=Tpixel*640+guard bands=25.6us+B +C+E=32.2us；4.一个垂直扫描周期内包含480个水平扫描周期，完成一帧的刷新。
基于FPGA的VGA显示控制器IP核研究
摘要IP (Intellectual Property)[1][2]是集成电路知识产权的主体。
随着CPLD/FPGA的规模越来越大，设计越来越复杂，在未来的EDA技术和集成电路设计中使用IP核是一个发展趋势。
设计依据VGA显示的原理，“抛弃”VGA显示专用芯片，研究了一种基于FPGA 的VGA显示控制器IP核，软件上完全由VHDL硬件描述语言编写，相比较以前使用的由小规模集成电路设计的视频采集卡而言，本系统具有可靠性高、性能稳定、开发灵活、调试简单、可以现场编程、可移植、设计成本降低、开发周期较短、屏幕显示质量高等特点，必将有着广泛的应用价值。
关键字IP核FPGA VHDL 仿真综合VGA控制器AbstractIP (Intellectual Property) is the abbreviation of integrated circuit intellectual propert. Along with the scale of the CPLD/ FPGA more and more big, design more and more complicated, use the IP core in future technique of EDA and the integrated circuit designs is a development trend.The design rests on the VGA demonstration the principle, "gets rid of" VGA to demonstrate the special-purpose chip, study one kind based on FPGA VGA the display control switch IP core, on software by the VHDL hardware description language compilation, compared before used says by the small scale integration circuit design video frequency gathering card, This system has the reliability high, the performance stable, the development nimble, the debugging simple, may the scene programming, be possible to transplant, design cost reduction, the development cycle is shorter, the screen demonstration quality higher characteristic, will certainly to have the widespread application value.Key words IP core FPGA VHDL Simulator&Synthesize VGA controller目录第1章前言 (1)1.1 论文背景 (1)1.2 研究内容 (1)第2章IP综述 (2)2.1 IP定义 (2)2.2 发展IP技术的目的意义 (3)2.3 国内外IP产业发展状况 (3)2.3.1 国际IP产业的发展状况 (3)2.3.2 国内IP产业的发展状况 (4)2.4 IP核的市场前景分析 (5)第3章VGA系统工作原理 (6)3.1 VGA技术组成 (6)3.2 VGA工作模式 (7)3.3 VGA数据到颜色的转换 (8)第4章VGA控制器IP核设计与实现 (9)4.1 VGA控制器 IP核设计 (9)4.1.1 VGA接口及设计参数 (9)4.1.2 VGA图像控制器的设计方案 (9)4.2 VGA控制器IP核软件平台实现 (13)4.2.1 QuartusII开发环境 (13)4.2.1.1 QuartusII设计流程 (14)4.2.1.2 Quartus II设计输入 (14)4.2.1.3 Quartus II综合 (15)4.2.1.4 Quartus II仿真 (15)4.2.2 VHDL语言实现 (16)4.2.3 仿真与验证 (20)4.2.4 Modelsim 仿真工具简介 (22)4.2.4.1 ModelSim的代码仿真 (23)4.2.4.2 门级仿真和时序仿真 (23)4.2.5 VGA控制器IP核的封装与打包 (23)4.3 VGA控制器IP核硬件平台实现 (25)第5章实验结果及性能分析 (28)5.1 实现方案 (28)5.2 性能分析 (29)总结 ....................................................................................... 错误!未定义书签。
基于Nexys4开发板的VGA显示实验EES140504Shayne
E-Elements实验文档基于Nexys4开发板的VGA显示实验（使用ISE 14.3开发套件）依元素科技有限公司E-Elements实验文档EES-140504Shayne基于Nexys4开发板的VGA显示实验（使用ISE 14.3开发套件）1. 实验目的1. 熟悉使用Xilinx ISE 开发套件进行FPGA设计与调试2. 学习VGA显示原理、VGA时序等相关知识3. 熟悉Xilinx 大学计划开发板Nexys4板载Artix7 系列FPGA及VGA等其他板载外设2. 实验原理3. 实验步骤1. 新建工程；首先，打开ISE 14.3开发工具，选择新建工程。
并填写工程名称以及指定工程路径。
完成后，点击下一步进行器件选型。
注意，工程名称与路径不能包含中文字符以及空格。
2. 器件选型；Nexys4板载Artix7系列A7100T FPGA芯片，按下图进行选型。
3. 完成后，点击下一步，查看工程摘要信息，确认无误后点击完成。
4. 添加源文件；向新建的工程中添加源文件，采用Add Copy的方式，将项目中用到的源码加入进工程。
在左上角空白区域右键：找到源文件所在路径，全部选中，点击打开：注意：在弹出的窗口中，需要将UCF文件设置为“实现”，若存在仿真使用的激励文件，需要将对应文件设置为“仿真”：完成后，点击OK，完成源文件的添加。
5. 添加IP core；在添加完已有的源码后，因为项目中用到了Xilinx 提供的IP core，（如下图中左侧为“？”图标的模块）因此需要添加IP以完成设计输入。
向工程中添加相应IP：项目文件窗口空白处右键，选择新建源文件：选择新建IP文件，并填写模块名称：注意：模块名称应与项目中已经例化的模块名称一致。
如：此处我们新建一个dcm模块，在项目中该模块名称为dcm_25m，因此新建文件名称与其保持一致。
（或自拟名称，在项目顶层中修改例化名称亦可。
）点击下一步后，在IP列表中选择时钟管理模块：点击完成。