2008年12月SOPC助理工程师认证考试试题及答案

15个小题，每小题1分，共15分） 1、对于FPGA 芯片来讲，下列说法错误的是：（ ） A ．FPGA 是现场可编程逻辑器件的缩写 B ．FPGA 的内部可以集成DSP 、PowerPC 等模块 C ．FPGA 是非易失性器件 D ．FPGA 的内部逻辑可以反复修改 2、下列不属于软核处理器的是：（ ） A ．Leon3 B. OpenRisc1200 C. Microblaze D. MIPS 3、下列不属于FPGA 片内资源的是哪个？（ ） A. PLL （锁相环） B. LUT （查找表） C. NiosII 软核处理器 D. DSP 处理模块 4、μCOS-II 操作系统属于：（ ） A. 顺序执行系统 B. 占先式实时操作系统 C. 非占先式实时操作系统 D. 分时操作系统 5、下列关于SOPC 的说法正确的是：（ ） A. SOPC 系统可以对其结构进行修改，因此可以说SOPC 是永不过时的嵌入式系统。 B. NiosII 是一种软核处理器，故可以任意修改其内部结构。 C. NiosII 可以脱离FPGA 芯片单独运行。 D. SOPC 系统具有体积小、快速灵活、低功耗等优点。 6、下列可综合的Verilog HDL 语句是：（ ） A. ！== B. task C. initial D. #delay

7、下列Verilog HDL 表达式中正确的是：（ ）

A. 4’b001 << 1 = 5’b00010 ；

B. ！4’b1011 || ! 4’b0000 = 1’b1 ；

C. 4’b1010 & 4’b1101 = 1’b1 ；

D. 4’b1011 && 4’b0100 = 4’b1111 ；

8、下列选项中哪个不是嵌入式系统软硬件划分的原则。（）

A. 系统优化原则

B. 资源利用率原则

C. 性能原则

D. 性价比原则

9、NiosII的系统中SDRAM的IP核时钟与系统全局时钟相差多少度？（）

A. -60度

B. -50度

C. -70度

D. -90度

10、下列描述可以在FPGA中稳定运行的是：（）

A. 状态机编码中采用二进制编码方式

B. 在时钟上升沿到来时 A的值由“1001”变为“0110”

C. 大量采用异步电路设计

D. 采用时钟的正负沿调整采样

11、下列关于Verilog HDL模块连接正确的是：（）

Module1 Module2(

.a (code1 ) ,

.clk (clk) ,

.rst (rst ) ,

.b ( k1 )

) ;

A. a是顶层模块，code1是底层模块。

B. b是顶层模块，k1是底层模块。

C. Module1是底层模块，Module2是顶层模块。

D. Module2的端口可以用reg类型定义

12、下列关于uClinux的说法正确的是: （）

A. uClinux是在linux的基础上裁剪了内核和应用程序库。

B. uClinux可以使用linux的一部分命令

C. uClinux由于没有MMU，故仅能运行在没有MMU的处理器上

D. uClinux是硬实时的嵌入式操作系统。

13、下列对I2C总线说法正确的是:（）

A. SCL线为高电平时，SDA线又低电平向高电平跳变表示数据传输的开始。

B. SCL线为低电平时，SDA线又低电平向高电平跳变表示数据传输的结束。

C. SDA线是双向的，而SCL线是单向的。

D. 在标准传输模式下，I2C总线的速度是400Kb/s

14、下列关于存储器的说法错误的是:（）

A. Nor flash的的特点是写入数据慢读出数据快。多用于存储指令。

B. 所有的Flash存储器都存在“位交换”，故必须使用EDC/ECC算法以确保稳定性

C. Sram是静态随机存储器，一般读写速度很快但容量较小。

D. DDR是在SDRAM的基础上提高一倍时钟。

15、下列哪项不是PLL锁相环的功能:（）

A. PLL可以优化时钟，故有效降低FPGA芯片的功耗。

B. PLL核是集成在FPGA内的硬IP核，故无论使用与否，PLL都存在在FPGA中。

C. 使用PLL可以有效减少时钟偏斜的现象

D. PLL可以调整时钟的频率，占空比，相位等

二、判断题（本大题共10个小题，每题1分，共10分）

1、NiosII系统结构中有32个32位的通用寄存器，8个32位控制寄存器。（）

2、Avalon接口是一个同步协议的接口。（）

3、在较高频率下SDRAM控制器核与SDRAM芯片之间需要PLL调整时钟相位。（）

4、NiosII的定时器控制器的特性之一是具有增1、减1两种计数模式。（）

5、在QuartusII编译之前，对FPGA未使用的引脚一般要设置成As input tri-stated。

（）

6、Flash的数据总线是三态的，NiosII CPU与Flash相连接时需要Avalon三态总线

桥。（）

7、在SOPC Builder中定义CPU的复位地址在Flash，而在NiosII IDE中用户程序

被连接到Flash之外的地址，那么elf2flash实用程序将在用户程序前插入一个Boot-copier。（）

8、对于SDRAM控制器的数据引脚，可以与OUTPUT属性的引脚相连，也可以与BIDIR

属性的引脚相连。（）

9、SOPC Builder提供了一个组件编辑器，一个典型的组件主要有三部分组成：硬件

文件、软件文件和组件描述文件三部分组成。（）