电路原理图设计及Hspice仿真

电路原理图设计及Hspice仿真
实验报告
学生姓名：
学号：
指导老师：
实验内容：
用EDP原理图设计软件设计出两级运算放大器的电路图
用Hspice软件完成此两级运算放大器的仿真
实验地点：***实验室
实验时间：2009年9月——2009年12月
实验任务：
根据运算放大器的设计要求(单位增益带宽、相位裕量、输入等效噪声、功耗等)，选择电路结构，详细分析了CMOS 运算放大器的所有性能参数，使用Level one 模型进行手工计算，设计出器件的几何尺寸，最后通过Hspice 仿真软件给出了性能指标的仿真结果。

实验思路：
两级运放可以同时实现较高增益和较大输出摆幅，其设计思路是将增益和摆幅要求分别处理，而不是在同一级中兼顾增益与摆幅。

即运用第一级放大器得到高增益，可以牺牲摆幅，第二级放大器主要实现大输出摆幅，以补偿第一级牺牲的摆幅，并进一步提升增益，从而克服了单级运放增益与摆幅之间的矛盾，同时实现高增益和大摆幅。

实验指标：
开环增益≥80DB；
共模抑制比≥60DB；
相位裕度≥60°；
实验步骤：
一、用EDP原理图设计软件设计两级运算放大器的电路图，电路图如图一所示：
图一：CMOS两级运算放大器电路图
1、电路工作原理：
信号由差分对管两端输入，差模电压被转化为差模电流，差模电流作用在电流镜负载上又转化成差模电压，信号电压被第一次放大后被转化为单端输出，随即进入共源级再一次被放大后从漏端输出。

电路特点是通过两级结构可以同时满足增益和输出摆幅的要求，即第一级提供高增益，可以牺牲摆幅，第二级弥补摆幅，同时进一步增大增益。

2、电路主体结构
由两个两个单级放大器构成，分别是：差分输入级和共源增益级。

辅助电路为偏置电路和频率补偿电路。

差分输入级采用PMOS 输入对管，NMOS 电流镜负载；共源级采用NMOS 放大管，PMOS 负载管；由六个MOS 管和一个电阻构成的电流源为两级放大电路提供偏置，另外还为频率补偿MOS 管提供偏压；一个NMOS 管和一个电容构成频率补偿电路，连接在共源级的输入输出之间作为密勒补偿。

图一中分别命名为M1到M13。

3、电路几何参数设计：
本设计采用0.8μm CMOS 工艺，基于Level one 模型设计各管尺寸，提取典型工艺参数如下：
μn=600cm2/v/s,μp=200cm2/v/s,λn=0.03V-1，λp=0.06V-1,
Tox=20e-9,Cox=50A/200A×6.9fF/μm2=1.73fF/μm2
（1）设计Cc：为了得到60°的相位裕度，理论上要求零点在10GBW之外，可以证明：
可以得到：Cc≥0.22C2，这里，C2= CL，因此：0.22 0.66 c L C ≥C = pF，选择Cc=1pF （2）分配电流
PDC=VDDItot≤2mW，VDD=5V，Itot=I5+I7+I8+I9≤400μA
I5≥SR×Cc=30×106×1×10-12=30μA
I7≥SR×(Cc+CL)=30×106×4×10-12=120μA
考虑单位增益带宽要尽可能大，在参照以上比例的同时稍微加大第一级的电流，分配如下：I8+I9=20μA, I5 =80μA, I7 =300μA
（3）设计M1、M6 尺寸：令两放大管M1、M6 的过驱动电压为0.2V,则：
选取L1=L6=Lmin=1.2μm,则W1=W2=70μm，W6=174μm。

（4）设计M3、M4 尺寸：M3 和M4 构成电流镜负载，当VSG4=VSG6 时，镜像最好，失调最小。

这时有：
（5）设计M5、M7 尺寸：由输出动态范围确定。

输出范围0.5-4.5V,则M5、M7过驱动电压为0.5V。

选取L5=L7=Lmin=1.2μm,则W5=22.3μm，W7=83.7μm
（6）设计M8、M9 尺寸
选取L8=L9=Lmin=1.2μm,则W8=W9=5.58μm 。

各管尺寸和电流总结如表1：
表1：各管尺寸和电流总结
二、用Hspice软件完成步骤一中两级放大电路的仿真
1、将M9-M13 构成的偏置电路用一个20uA 恒流源代替，M14 频率补偿管用一个2K Ω电阻代替，采用Hspice 对电路进行仿真。

主要的仿真图形如下：
图二：频率特性
图三：转换速率
图四：共模抑制比
2、主要性能参数的仿真结果总结如下：
由图二的频率特性曲线可知，该运放的直流开环增益为87.6dB,单位增益带宽为80.5Mhz,相位裕度为68 度；由图三的转换速率仿真曲线可知，正向压摆率为48.4V/uS；由图四共模抑制比仿真曲线可知结果为90.6dB；由Hspice 仿真输出的.lis 文件获得运放的直流功耗为2.2776mW。

另外，仿真得到的运放在1Khz 时的等效输入噪声电压为:310nV/ Hz @1Khz。

负
电源抑制比为95.8dB。

仿真结果与设计要求列表比较如下：
表二：仿真结果与设计要求列表
实验结论:
本文基于设计要求，选择电路结构，详细设计了MOS管的尺寸，并在直接用恒流源代替偏置电路，用电阻代替补偿MOS 管的情况下对运放进行了HSPICE 仿真。

仿真结果表明，开环直流增益，相位裕度，转换速率，共模抑制比，负电源抑制比等性能参数均达到预期设计要求，但是静态功耗和等效输入噪声两项未能达到设计要求，说明还需要对设计进行优化。

优化设计主要针对静态功耗和等效输入噪声两项未达标的参数，思路是适当减小静态电流以降低功耗，同时优化M1-M4 管尺寸以减小噪声。