10.4 数 据 选 择 器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
显然数据选择器是一个Y=mi 的结构。实际的MUX 还有使能端EN。
第10章 组合逻辑电路
HIT
2013.03
使能端 EN ，连接到4个与门，上述逻辑式改写为
Y (D0B A D1B A D2B A D3B A)EN
图10.4.3 4选一数据选择器的逻辑图
由真值表或数据选择 器的逻辑表达式可以看出 数据选择器是一个与或逻 辑，是Σmi的电路结构。 于是可以画出数据选择器 的逻辑图，见图10.4.3。图 中的为使能端，为低电平 有效。
10.4 数据选择器
10.4.1 数据选择器的功能 10.4.2 数据选择器的真值表和逻辑符号
第10章 组合逻辑电路
HIT
2013.03
10.4.1 数据选择器的功能
数据选择器（MUX，Multiplexer）是从多个输入数据 中选择一个送到输出端的组合数字电路。是一个与或 （Y=mi ）的逻辑结构。
右图是描述数据选择器逻
D0 D1 D2
辑功能的示意图。图中的D3、 Y D2 、D1 、D0 是输入数据； B1、
D3
B0是选择变量，以确定哪一个
B1B0
输入数据被送到输出端Y。
Baidu Nhomakorabea
图10.4.1 MUX功能示意图
由此可以写出如下逻辑式：
Y D3B1B0 D2B1B0 D1B1B0 D0B1B0
第10章 组合逻辑电路
HIT
2013.03
第10章 组合逻辑电路
HIT
2013.03
第10章 组合逻辑电路
HIT
2013.03
10.4.2 数据选择器的真值表和逻辑符号
数据选择器的逻辑符号见图10.4.3。真值表见表10.8。
表10.8 数据选择器的真值表
B1 B0 Y
0 0 D0
0 1 D1
数据选择器的
1 0 D2 逻辑功能也可以用
1 1 D3 真值表来描述。
图10.4.3 4选一数据选择器的逻辑图