数字逻辑与应用要点精华公式

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

数字逻辑与应用要点

第一章数字概念与数制系统

1.1-1.6数字与模拟(了解)

1、数字量与模拟量:离散、有限;连续、无限

2、数字系统的问题定义:输入/输出变量,映射函数(成员函数)

3、数字系统分级:元件级、SSI、MSI(LSI)、VLSI

1.7-1.8数位系统(重点)

1、任意进制(r)数的多项式表示

2、熟练10进制,2进制,8进制,16进制以及它们之间的相互转换

3、转换方法:除基取余、乘基取整、多项式求和

十进制整数转二进制P12:例1-12

十进制小数转二进制P13:例1-14的第二步(每次乘二,取整数)

二进制转十六进制P10:1.8.1(二进制从最后一位依次向前取四位不够添0,把每四位转化为十进制,10-15的分别为A、B、C、D、F)

二进制转八进制P10:1.8.2(二进制从最后一位依次向前取三位不够添0,把每三位转化为十进制)

十进制转十六进制、八进制,可短除可转二进制。

各进制之间的转换计算。P34:13、14、15、17、18、19

1.9二进制编码(部分重点)

1、BCD码:8421、5421、余3码,自补码特性

2、算术补码:基数补码、基数减1补码,适用任意进制数;逻辑补码与二进制

减1补码

3、间隔位编码:GRAY码

4、字符编码:ASCII码(7位),EBCDIC码(8位)

5、符号数编码:原码、反码、补码

十进制转BCD码P16:例1-19(就是简单的把每个位上的数字转化二进制)

余3码就是把十进制加3再转BCD码

带符号数量编码P20:表1-11(带符号数就是先把十进制转化二进制,正数前面添0,负数添1。以1为基的补码就是反码,正数就是符号数,负数符号位不变,后面取反。以2为基的补码就是补码,正数就是符号数,负数符号位不变,后面取反加一)

以1为基、2为基等补码计算。P35:30、31

1.10运算

二进制(带符号)数的加减运算

正数加法P23:例1-25

正数减法P24:例1-28

正数乘法P24:例1-29

正数除法P24:例1-30

带符号使用补码计算P25:1.10.2

算数运算。P35:32

第二章布尔(开关)代数

逻辑量:逻辑常量(0,1),逻辑变量

逻辑量的赋值状态:正逻辑(高电平=1,低电平=0),负逻辑

2.1基本逻辑运算(部分重点)

1、 基本逻辑运算:与、或、非;与非、或非;异或、同或;

2、 逻辑符号:美标,IEEE 标准

3、 逻辑函数的三种描述方式:方程、真值表、逻辑图

基本逻辑运算图形 P39-42

P59 小结、习题。掌握逻辑符号和IEEE 逻辑符号(三种基本运算与、或、非)。 P62:3、4、5

2.2开关代数(重点)

1、 三个性质:相等、封闭、单位(幺元)

2、 运算规律:结合、分配、0-1、吸收。。。。。。。。。。

3、 运算规则:对偶、反演、代入规则

0- 1

0011

1 0 0 1 ()() ()() () ()() () x x x x x x x x x x x x x x x x x y y x x y y x x y z x y z x y z x y z

x y z xy xz x y z x y x z x x y x ∙=+=∙=+=∙=+=∙=+=∙=∙+=+∙∙=∙∙++=++∙+=++∙=+∙+∙+=律重叠律

互补律

交换律

结合律

分配律吸收律

()

()() x x y x x x y xy x x y x y xy xz xy xz yz x y x y x x y x y x x y xy

x y x y x x

+∙=∙+=+∙=++=+++∙+=∙+∙=+=∙=+=合并律德摩根定律双重否定律 P51 熟练掌握开关代数的特性、定律。分配律、互补律、吸收律等进行化简。德摩根定理(对偶律)。利用定理化简 P63:22、24、26、27等

2.3功能全集

一组能够完成所有逻辑运算的最小逻辑运算的集合

“与、或、非”,“或非”,“与非”,“异或、与”。

2.4代数化简与变形

1、 化简目标:项数最少(减少门电路数量),每项中文字最少(减少门电路的

输入,降低复杂度)

2、变形的目的:与功能全集匹配

2.5布尔函数的实现

1、电路设计步骤:问题描述,构造真值表,逻辑函数(化简),逻辑图

2、电路分析步骤:与电路设计过程相反

第三章组合逻辑原理

组合逻辑电路:没有输出到输入的反馈,输入与布尔函数决定输出。(布尔函数就是组合逻辑)

P110 小结:(3.1-3.4;3.5、3.6不要求;3.7、3.8了解)。重点:组合逻辑设计、卡诺图相关概念和化简方法。

3.1从问题描述到真值表(经验)

逻辑可用真值表、逻辑图、布尔等式来描述。P69:3.1.2

重点:积之和、和之积、最小项、最大项;最小项是乘积(与)项,一个最小项组成一个布尔表达式,每个字母至多出现一次的乘积项;最大项是乘积(或)项,一个最大项组成一个布尔表达式,每个字母至多出现一次的和项。

标准积之和是输出函数为1的最小项的完整系列。a为1,a’为0;标准和之积是输出函数为1的最大项的完整系列。a为0,a’为1。

组合逻辑、标准积之和,和之积;最大项、最小项、随意项等概念(P69) 3.2-3.3函数与标准式

1、从真值表到函数:真值表中,使输出为1的0-1输入组合构造乘积项,形成

“积之和式”

2、乘积项与最小项,标准积之和式

3、真值表中,使输出为0的0-1输入组合构造乘积项,形成反函数的标准积之

和式,通过反演规则,使乘积项变为和项、最小项变为最大项,形成函数的标准和之积式

4、积之和、和之积式变形为相应的标准式

5、标准式之间的互换

相关文档
最新文档