四路抢答器实验设计
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
课程设计说明书
广东石油化工学院
课程设计任务书
一、设计题目
四路抢答器
二、主要内容及要求
(1)当某台参赛者按下抢答开关时,由数码管显示该台编号并伴有声响。此时,抢答器不再接收其他输入信号。
(2)电路具有定时功能。要求回答问题的时间≤30秒(显示为29~00),时间显示采用倒计时方式。当达到限定时间时,发出声响提示。
(3)具有计分功能。每组参赛者起始分为100分,抢答后由主持人计分,答对1次加10分,否则减去10分
(4)在复位状态下台号数码管不作任何显示(灭灯)。
提高要求:
(5)答题时间还剩5s时,每秒发出提示声音。
三、进度安排
1、掌握multisim仿真器软件的使用(5月25号)。
2、去图书馆和网上查找需要的资料,并整理好。(5月26日)。
3、对课程设计的要求进行理解,初步设计。(5月27日)。
4、整体设计开始,并逐步改进和调试。(5月29日)
5、完成设计并写课程设计说明书。(5月30日)
6、课题答辩(6月20日)
四、总评成绩
指导教师学生签名
抢答器电路设计
一、设计任务与要求
1.可容纳四组参赛的数字式抢答器;
2.当某台参赛者按下抢答开关时,由数码管显示该台编号并伴有声响。此
时,抢答器不再接收其他输入信号;
3.电路具有定时功能。要求回答问题的时间≤60秒(显示为00~59),时间
显示采用倒计时方式。当达到限定时间时,发出声响提示;
4.具有计分功能。要求能设定初始分值,能进行加减分
5.在复位状态下台号数码管不作任何显示(灭灯)
二、方案设计与论证
如图所示为总体方框图。其工作原理为:接通电源后,主持人将开关拨到“清零”状态,抢答器处于禁止状态,编号显示器灭灯,定时器显示设定时间;主持人将开关置“开始”状态,宣布“开始”,抢答器工作。定时器倒计时,选手在定时时间内抢答时,抢答器完成优先判断、编号锁存、编号显示。当一轮抢答之后,定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。
方案一:以74LS175+74LS48为主,构成抢答电路模块;以74LS192+数码管+蜂鸣器构成计时模块;以74LS192+74LS160为主构成计分模块。(抢答模块实现如
下图)
抢答器鉴
别模块
抢答器计时 模块
计分模块
其工作原理如下,主持人开关是74LS175的清零控制端,当主持人打下开关时整个电路开始工作,有一个抢答信号产生时74LS175被封锁,该芯片得不到时钟信号,处于不工作状态,不允许其他信号的输入有效,相对于方案二没有优先级,不会产生公平性的问题。在74LS175有了一个输出信号后,通过或门的组合产生一个编码给74LS48让其进行译码输出译码显示台号。例如编码为XXX1的有一号和三号,所以通过或门组合可以实现显示功能。
优点是便于扩展,容易添加新的电路,缺点是实现显示时,如果台号过多需要更多的门电路进行处理,显得冗余。考虑仅仅是由四人抢答的,不需要更多的门实现选择了该方案。
其余模块在下面进行详细描述。
方案二:以74LS148、锁存器 74LS279、74LS48为主构成抢答模块;其余的模块基本相同。(抢答模块如下图所示)
其工作原理如下,开关S置于"清除"端时,RS触发器的端均为0,4个触发器输出置0,使74LS148的=0,使之处于工作状态。当开关S置于"开始"时,抢
答器处于等待工作状态,当有选手将键按下时(如按下S3),74LS148的输出经RS锁存后,1Q=1,74LS48处于工作状态,4Q3Q2Q=100,经译码显示为"4"。此外,1Q=1,使74LS148=1,处于禁止状态,封锁其他按键的输入。当按键松开即按下时,74LS148的此时由于仍为1Q=1,74LS148=1,所以74LS148仍处于禁止状态,确保不会出二次按键时输入信号,保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。
电路实现功能比较完整,基本符合设计的要求,但是该电路实行附加的功能是难以实现,要做较大的改动才可以完善,在早期的时候被我们淘汰。优点是电路基本可以严谨处理所有的事务仿真的时候不易出现问题。
三、单元电路设计与参数计算
抢答器鉴别模块:
抢答器模块=74LS175+74LS48+门电路+七段数码管
74LS175:74LS175的功能真值表:
从表可见:
① CLR是清零端,且低电平有效。
② CLK是时钟脉冲,且下降沿触发。
上图中的74ALS175N为一四路的锁存器,当CLK引脚输入上升沿时,1D-4D被锁存到输出端(1Q-4Q)。在CLK其他状态时,输出与输入无关
74LS48
A0-A3 译码地址输入端
BI'/RBO'消隐输入端(低电平有效)/脉冲消隐输出(低电平有效)LT' 等灯测试输入端(低电平有效)
RBI' 脉冲消隐输入端(低电平有效)
Ya-Yg 输出端
抢答器计时模块:
抢答器=74LS192+数码管+蜂鸣器
74LS192具有下述功能:
(1).异步清零:CR=1,Q3Q2Q1Q0=0000
(2).异步置数:CR=0,LD=0,Q3Q2Q1Q0=D3D2D1D0
(3).保持: CR=0,LD=1,CPU=CPD=1,Q3Q2Q1Q0保持原态
(4).加计数:CR=0, LD=1,CPU=CP,CPD=1,Q3Q2Q1Q0按加法规律计数(5).减计数:CR=0, LD=1,CPU=1,CPD= CP,Q3Q2Q1Q0按减法规律计数74LS192是双时钟方式的十进制可逆计数器。
抢答器记分模块:
计分器=74LS192+74LS160+控制开关+门电路
74LS160:是同步十进制计数器,依靠CP信号来工作,EP、ET高电平是工作,计分的单元电路中EP接数据输出端的与非输出,只要令清零端的数据输出位数与EP端的位数相减等于你要的位数即可实现加减相应的分数的功能。
74160功能表
CLK CLR‵LOAD‵ENP ENT 工作状态
×0 ×××置零
↑ 1 0 ××预置数
× 1 1 0 1 保持
× 1 1 ×0 保持(但C=0)
↑ 1 1 1 1 计数
例如:下图EP端是0011,而CLR端是0100,两端相减是0001,即十进制的1,所以实现加减一分的功能。