第四章_集成电路导线
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
在微波和毫米波范围，应注意互连线的趋肤效应和寄 生参数。 某些情况下，可有目的地利用互连线的寄生效应。
导线的SPICE模型
分布rc线的SPICE模型
把rc分布线近似为具有内部生成节点的集总RC导线段的网络。 模型说明参数包括导线的长度L以及在该模型中导线段的数目。
传输线的SPICE模型
第一种方法：直接定义传输延时TD，相当于飞行时间。
MOS结构电容
a a + + + + + + + + + 1.0 Co 沟道 Cdep 沟道 耗尽层 p型衬底 Vss Vss （a） （b） Vgs d tox Cgb Co 0.2 积累区 耗尽区 反型区
MOS电容 (a)物理结构 (b)电容与Vgs的函数关系
MOS结构电容
Cox Cox Í µ µ Æ
电阻
集成电路中的电阻分为 ：
无源电阻
通常是合金材料或采用掺杂半导体制作的电阻
有源电阻 将晶体管进行适当的连接和偏置，利用晶体管的
不同的工作区所表现出来的不同的电阻特性来做电阻。
无源电阻
合金薄膜电阻 采用一些合金材料沉积在二氧化硅或其它介电材
料表面，通过光刻形成电阻条。常用的合金材料有： （1）钽（Ta）； 多晶硅薄膜电阻 掺杂多晶硅薄膜也是一个很好的电阻材料，广泛 应用于硅基集成电路的制造。 （2）镍铬（Ni-Cr）；
高的集成度和更小的芯片尺寸。
比金属孔有更低的接地电感。
低的阻抗和速度色散。
共面波导
CPW的缺点是：
★衰减相对高一些。
★由于厚的介质层，导热能力差，不利于
大功率放大器的实现。
§7.2 二极管及其SPICE模型
端电压V与结电压VD的关系是：
VD V I D RS
其中
VD nVt I D IS e 1
无源电阻的几何图形设计
金属 扩散区 (a) (b)
≈ ≈ ≈ ≈ ≈ ≈
(c)
(d)
(e)
常用的薄层电阻图形
ቤተ መጻሕፍቲ ባይዱ
无源电阻图形尺寸的计算
L
电流方向
W
h
方块电阻的几何图形
L L R ＝R□· W hW
0.5-1.0m MOS工艺中作为导电层的典型的薄层电阻阻值 材料 互连金属 顶层金属 多晶硅 硅-金属氧化物 扩散层 硅氧化物扩散 N阱（或P阱） 最小值 0.05 0.03 15 2 10 2 1k 典型值 0.07 0.04 20 3 25 4 2k 最大值 0.1 0.05 30 6 100 10 5k 单位:Ω/口
电容
在集成电路中，有多种电容结构：
金属-绝缘体-金属(MIM)结构
多晶硅/金属-绝缘体-多晶硅结构 金属叉指结构
利用二极管和三极管的结电容 MOS电容
MIM电容
制作在砷化镓半绝缘衬底上的MIM电容结构：
C
r o lw
d
考虑温度系数时，电容的计算式为：
C Cox A 1 TC1t emp t nom TC 2t emp t nom
Cj0 m
PN结内建势垒
V0
VJ
V
1
器件的电子噪声
所谓电子噪声是指电子线路中某些元器 件产生随机起伏的电信号。这些信号一 般是与电子（或其它载流子）的电扰动 相联系的。 一般包括：热噪声（白噪声）和半导体 噪声。半导体噪声包括散弹噪声、分配 噪声、闪烁噪声（1/f噪声）和场效应管 噪声。
CSi C ox ß µ ¸ Æ CSi C ox
0
VT
Vgs
MOS动态栅极电容与栅极电压的函数关系
电感
在集成电路开始出现很长一段时间内， 人们一直认为电感不能集成到芯片上 现在情况不同，集成电路的速度越来越 快，芯片上金属结构的电感效应越来越 明显，芯片电感的实现成为可能 半绝缘GaAs衬底、高阻Si衬底、挖去衬 底的空气桥形金属结构使电感获得有用 的品质因素
典型微带线的剖面图 微带线设计需要的电参数主要是： 阻抗、衰减、无载Q、波长、迟延常数。
共面波导
共面波导由中间金属带和作为地平面的两边的金属带构成。
常规共面波导
共面波导
相对于微带线，CPW的优点是：
工艺简单，费用低，因为所有接地线均在上表 面而不需接触孔。 在相邻的CPW之间有更好的屏蔽，因此有更
式中：
趋肤效应
在非常高频率下导线的电阻变成与频率相关。 高频电流倾向于主要在导体的表面流动，其电流密 度随进入导体的深度而呈指数下降。 趋肤深度δ定义为电流下降为它的额定值的e-1时所 处的深度，
频率低于fs 时，整个导线（截面）都导通电流，导线电阻等于低频时的电阻 （为常数）。
例4.3 趋肤效应和铝导线
集总RC模型
例4.6
树结构网络的RC延时
梯形链网络的Elmore延时：
结 论：
分布rc线
例4.8
铝线的RC延时
经验规则
例4.9
RC与集总C
传输线
波的传播方程：
传输线
在集成电路中传输线的电阻不能忽略，因此应当考虑一个较为复杂的模 型，称为有损传输线。
无损传输线
波是如何进行无损传输线传播？
+V RS + VD ID Cj Cd
高频下：
V C j C j0 1 D 势垒电容Cj： V 0
m
_
二极管等效电路模型
dI D τT I D dQ C τT 扩散电容Cd： d dVD dVD n Vt
二极管参数
二极管在反向偏压很大时会发生击穿。专门设计在击穿状态下工作的 二极管称为齐纳二极管。但二极管的电流电压方程没有预示这种击穿，实
有源电阻
I D + V S I IDS I O G S + V D (b) VGS V VTP
G
O
I IDS
VTN V (a)
VGS
MOS有源电阻及其I-V曲线
2t ox L V V 直流电阻： Ron︱VGS=V ＝ I n ox W (V VTN ) 2
交流电阻：
rds
VDS I DS
例4.5 导线的集总电容模型
在图4.11的电路中，假设电源内阻为10KΩ的一个驱动器， 用来驱动一条10cm、1μm宽的AL1导线。在例4.1中，这条 导线总的集总电容等于11pF.
当外加一个阶跃输入（Vin 从0至 V）时，这一电路的过渡响应已知为一个指数函 数并可用下式表示：
解决方法：降低驱动器的电源内阻。
有损传输线
经验设计规则
当输入信号的上升或下降（tr , tf）时间小于传输线的飞行时间 （tflight）时应考虑传输线效应；
对于最长为1cm的芯片上导线，只需在tr<150ps时关注传输线效应。
传输线效应只有当导线的总电阻比较小时需考虑。如果不是， 可开用分布RC模型。
以上两个约束条件合成的导线长度的界定： 当总电阻比特征阻抗小很多时，传输线可以考虑为无损。
各类晶体管
寄生参数（电容、电阻、电感）对 集成电路的特性影响
都会使传播延时增加，相应性能下降。 都会影响能耗和功率的分布。 都会引起额外的噪声来源，影响集成电 路的可靠性。
举例
互连参数-电容
总电容:
边缘场电容
电阻
矩形导体的电阻可以定义为：
对给定工艺H是一个常数，电阻可以定义为：
t ox
w l C sub C1 2
Cp N w
2
传输线电感
单端口电感的另一种方法是使用长度l<l/4波长的 短电传输线(微带或共面波导)或使用长度在l/4< l<l/2 范围内的开路传输线。
两种传输线类型的电感值计算 如下：
L
2 Z 0
tanh l
'
2 Z 0
分布元件
集成电路设计中的分布元件主要包括微 带（Micro-strip）型和共面波导（CPW: Co-Plane Wave Guide）型的传输线。 集成电路中的传输线主要有两个功能： 传输信号和构成电路元件。
微带线
微带线(Micro-strip) 在一片介质薄板两面形成的两条平行带状导线。
电阻射频等效电路
芯片上的薄层电阻的射频双端口等效电路：
衬底电位与分布电容：
s n n+
n型外延层
a p
b
a R
b
a R
b
Cb 2
n s （b）
n
Cb 2
p （a）
Csub s （c）
有源电阻
有源电阻是指采用晶体管进行适当的连 接并使其工作在一定的状态，利用它的 直流导通电阻和交流电阻作为电路中的 电阻元件使用。 双极型晶体管和MOS晶体管可以担当有 源电阻。
电感
集总电感可以有下列两种形式：
单匝线圈
多匝螺旋型线圈
多匝直角型线圈
硅衬底上电感的射频双端口等效电路：
Cp Rs Cox/2 R1 C1 Ls Cox/2 R1 C1
l Rs w 1 e t /
2 R1 w l G sub
2
0
ox
互连线设计中应注意的事项
对于各种互连线设计，应该注意以下方面：
为减少信号或电源引起的损耗及减少芯片面积，
连线尽量短。
为提高集成度，在传输电流非常微弱时(如
MOS栅极)，大多数互连线应以制造工艺提供的 最小宽度来布线。
互连线设计中应注意的事项
在连接线传输大电流时，应估计其电流容量并保留足 够裕量。 制造工艺提供的多层金属能有效地提高集成度。
电感
集成电路的电感影响包括振荡和过冲效应、由于阻抗失配引 起的信号反射、在导线间的电感耦合以及电压降引起的开关 噪声。
通过电感的电流变化产生如下的电压降：
例4.4
半导体导线的电感
导线模型
集总模型（Lumped Model）
把分布的电容集总为单个电容，导线仍表示为一个等势区，因而导线本身并不 引入任何延时，对于性能的唯一影响是由电容对于驱动门的负载效应引起。
VGS V
VGS I DS
VGS V
t 1 L 1 ox g m n ox W (V VTN )
有源电阻
饱和区的NMOS有源电阻示意图：
IDS I
o
Ron rds VGS >VTN
o
V
VDS
有源电阻的几种形式：
D VB S (a) (b) S (c) S (d) D D VB D (e) D S S
2
MIM电容
电容模型等效电路：
固有的自频率：
f0
1 2 LC
金属叉指结构电容
MOS结构电容
平板电容和PN结电容都不相同，MOS核心部分，即 金属-氧化物-半导体层结构的电容具有独特的性质。
它的电容-电压特性取决于半导体表面的状态。
随着栅极电压的变化，表面可处于： 积累区 耗尽区 反型区
际电路设计中需借助SPICE等模拟工具来大致确定击穿电压值。
二极管模型参数对照表
参数名 饱和电流 发射系数 公式中符号 SPICE中符号 IS N 单 位 A SPICE中默认值 1.0E-14 1
IS n
串联体电阻
渡越时间 零偏势垒电容 梯度因子
RS
τ
T
RS
TT CJ0 M
Ω
Sec F -
0
0 0 0.5
第二种方法：同时给出频率F和传输线的无量纲归一化电气长度NL, 后者在频率F时相对于传输线中的波长来度量。
深亚微米阶段的互连线技术
CMOS工艺发展到深亚微米阶段后，互 连线的延迟已经超过逻辑门的延迟，成 为时序分析的重要组成部分。 这时应采用链状RC网络、RLC网络或进 一步采用传输线来模拟互连线。 为了保证模型的精确性和信号的完整性， 需要对互连线的版图结构加以约束和进 行规整。
（3）氧化锌SnO2；（4）铬硅氧CrSiO。
无源电阻
掺杂半导体电阻 不同掺杂浓度的半导体具有不同的电阻率，利用掺杂半
导体的电阻特性，可以制造电路所需的电阻器。 根据掺杂方式，可分为： 扩散电阻 对半导体进行热扩散掺杂而构成的电阻 离子注入电阻
离子注入方式形成的电阻的阻值容易控制，精度较高。
第四章
导线
§4.1 §4.2 §4.3 §4.4
确定并定量化互连参数 介绍互连线的电路模型 导线的SPICE细节模型 工艺尺寸缩小及它对互连的影响
引言
集成电路可以认为是由元器件组成的。元器 件可以分为两大类：
△无源器件 △有源器件
■ 无源元件包括电阻、电容、电感、互连线、
传输线等。
■ 有源元件包括二极管、三极管、CMOS管等
tan l ' Z 0 2 l ' / c0
l ' / 4
集总元件
由于尺寸的小型化，几乎所有集成电路的有 源元件都可认为是集总元件。前面讨论的无 源元件也可作为集总元件来处理； 随着工作频率的增加，使得一些诸如互连线 的IC元件的尺寸可以与传输信号的波长相比； 这时，集总元件模型就不能有效地描述那些 大尺寸元件的性能，应该定义为分布元件。
导线的SPICE模型
分布rc线的SPICE模型
把rc分布线近似为具有内部生成节点的集总RC导线段的网络。 模型说明参数包括导线的长度L以及在该模型中导线段的数目。
传输线的SPICE模型
第一种方法：直接定义传输延时TD，相当于飞行时间。
MOS结构电容
a a + + + + + + + + + 1.0 Co 沟道 Cdep 沟道 耗尽层 p型衬底 Vss Vss （a） （b） Vgs d tox Cgb Co 0.2 积累区 耗尽区 反型区
MOS电容 (a)物理结构 (b)电容与Vgs的函数关系
MOS结构电容
Cox Cox Í µ µ Æ
电阻
集成电路中的电阻分为 ：
无源电阻
通常是合金材料或采用掺杂半导体制作的电阻
有源电阻 将晶体管进行适当的连接和偏置，利用晶体管的
不同的工作区所表现出来的不同的电阻特性来做电阻。
无源电阻
合金薄膜电阻 采用一些合金材料沉积在二氧化硅或其它介电材
料表面，通过光刻形成电阻条。常用的合金材料有： （1）钽（Ta）； 多晶硅薄膜电阻 掺杂多晶硅薄膜也是一个很好的电阻材料，广泛 应用于硅基集成电路的制造。 （2）镍铬（Ni-Cr）；
高的集成度和更小的芯片尺寸。
比金属孔有更低的接地电感。
低的阻抗和速度色散。
共面波导
CPW的缺点是：
★衰减相对高一些。
★由于厚的介质层，导热能力差，不利于
大功率放大器的实现。
§7.2 二极管及其SPICE模型
端电压V与结电压VD的关系是：
VD V I D RS
其中
VD nVt I D IS e 1
无源电阻的几何图形设计
金属 扩散区 (a) (b)
≈ ≈ ≈ ≈ ≈ ≈
(c)
(d)
(e)
常用的薄层电阻图形
ቤተ መጻሕፍቲ ባይዱ
无源电阻图形尺寸的计算
L
电流方向
W
h
方块电阻的几何图形
L L R ＝R□· W hW
0.5-1.0m MOS工艺中作为导电层的典型的薄层电阻阻值 材料 互连金属 顶层金属 多晶硅 硅-金属氧化物 扩散层 硅氧化物扩散 N阱（或P阱） 最小值 0.05 0.03 15 2 10 2 1k 典型值 0.07 0.04 20 3 25 4 2k 最大值 0.1 0.05 30 6 100 10 5k 单位:Ω/口
电容
在集成电路中，有多种电容结构：
金属-绝缘体-金属(MIM)结构
多晶硅/金属-绝缘体-多晶硅结构 金属叉指结构
利用二极管和三极管的结电容 MOS电容
MIM电容
制作在砷化镓半绝缘衬底上的MIM电容结构：
C
r o lw
d
考虑温度系数时，电容的计算式为：
C Cox A 1 TC1t emp t nom TC 2t emp t nom
Cj0 m
PN结内建势垒
V0
VJ
V
1
器件的电子噪声
所谓电子噪声是指电子线路中某些元器 件产生随机起伏的电信号。这些信号一 般是与电子（或其它载流子）的电扰动 相联系的。 一般包括：热噪声（白噪声）和半导体 噪声。半导体噪声包括散弹噪声、分配 噪声、闪烁噪声（1/f噪声）和场效应管 噪声。
CSi C ox ß µ ¸ Æ CSi C ox
0
VT
Vgs
MOS动态栅极电容与栅极电压的函数关系
电感
在集成电路开始出现很长一段时间内， 人们一直认为电感不能集成到芯片上 现在情况不同，集成电路的速度越来越 快，芯片上金属结构的电感效应越来越 明显，芯片电感的实现成为可能 半绝缘GaAs衬底、高阻Si衬底、挖去衬 底的空气桥形金属结构使电感获得有用 的品质因素
典型微带线的剖面图 微带线设计需要的电参数主要是： 阻抗、衰减、无载Q、波长、迟延常数。
共面波导
共面波导由中间金属带和作为地平面的两边的金属带构成。
常规共面波导
共面波导
相对于微带线，CPW的优点是：
工艺简单，费用低，因为所有接地线均在上表 面而不需接触孔。 在相邻的CPW之间有更好的屏蔽，因此有更
式中：
趋肤效应
在非常高频率下导线的电阻变成与频率相关。 高频电流倾向于主要在导体的表面流动，其电流密 度随进入导体的深度而呈指数下降。 趋肤深度δ定义为电流下降为它的额定值的e-1时所 处的深度，
频率低于fs 时，整个导线（截面）都导通电流，导线电阻等于低频时的电阻 （为常数）。
例4.3 趋肤效应和铝导线
集总RC模型
例4.6
树结构网络的RC延时
梯形链网络的Elmore延时：
结 论：
分布rc线
例4.8
铝线的RC延时
经验规则
例4.9
RC与集总C
传输线
波的传播方程：
传输线
在集成电路中传输线的电阻不能忽略，因此应当考虑一个较为复杂的模 型，称为有损传输线。
无损传输线
波是如何进行无损传输线传播？
+V RS + VD ID Cj Cd
高频下：
V C j C j0 1 D 势垒电容Cj： V 0
m
_
二极管等效电路模型
dI D τT I D dQ C τT 扩散电容Cd： d dVD dVD n Vt
二极管参数
二极管在反向偏压很大时会发生击穿。专门设计在击穿状态下工作的 二极管称为齐纳二极管。但二极管的电流电压方程没有预示这种击穿，实
有源电阻
I D + V S I IDS I O G S + V D (b) VGS V VTP
G
O
I IDS
VTN V (a)
VGS
MOS有源电阻及其I-V曲线
2t ox L V V 直流电阻： Ron︱VGS=V ＝ I n ox W (V VTN ) 2
交流电阻：
rds
VDS I DS
例4.5 导线的集总电容模型
在图4.11的电路中，假设电源内阻为10KΩ的一个驱动器， 用来驱动一条10cm、1μm宽的AL1导线。在例4.1中，这条 导线总的集总电容等于11pF.
当外加一个阶跃输入（Vin 从0至 V）时，这一电路的过渡响应已知为一个指数函 数并可用下式表示：
解决方法：降低驱动器的电源内阻。
有损传输线
经验设计规则
当输入信号的上升或下降（tr , tf）时间小于传输线的飞行时间 （tflight）时应考虑传输线效应；
对于最长为1cm的芯片上导线，只需在tr<150ps时关注传输线效应。
传输线效应只有当导线的总电阻比较小时需考虑。如果不是， 可开用分布RC模型。
以上两个约束条件合成的导线长度的界定： 当总电阻比特征阻抗小很多时，传输线可以考虑为无损。
各类晶体管
寄生参数（电容、电阻、电感）对 集成电路的特性影响
都会使传播延时增加，相应性能下降。 都会影响能耗和功率的分布。 都会引起额外的噪声来源，影响集成电 路的可靠性。
举例
互连参数-电容
总电容:
边缘场电容
电阻
矩形导体的电阻可以定义为：
对给定工艺H是一个常数，电阻可以定义为：
t ox
w l C sub C1 2
Cp N w
2
传输线电感
单端口电感的另一种方法是使用长度l<l/4波长的 短电传输线(微带或共面波导)或使用长度在l/4< l<l/2 范围内的开路传输线。
两种传输线类型的电感值计算 如下：
L
2 Z 0
tanh l
'
2 Z 0
分布元件
集成电路设计中的分布元件主要包括微 带（Micro-strip）型和共面波导（CPW: Co-Plane Wave Guide）型的传输线。 集成电路中的传输线主要有两个功能： 传输信号和构成电路元件。
微带线
微带线(Micro-strip) 在一片介质薄板两面形成的两条平行带状导线。
电阻射频等效电路
芯片上的薄层电阻的射频双端口等效电路：
衬底电位与分布电容：
s n n+
n型外延层
a p
b
a R
b
a R
b
Cb 2
n s （b）
n
Cb 2
p （a）
Csub s （c）
有源电阻
有源电阻是指采用晶体管进行适当的连 接并使其工作在一定的状态，利用它的 直流导通电阻和交流电阻作为电路中的 电阻元件使用。 双极型晶体管和MOS晶体管可以担当有 源电阻。
电感
集总电感可以有下列两种形式：
单匝线圈
多匝螺旋型线圈
多匝直角型线圈
硅衬底上电感的射频双端口等效电路：
Cp Rs Cox/2 R1 C1 Ls Cox/2 R1 C1
l Rs w 1 e t /
2 R1 w l G sub
2
0
ox
互连线设计中应注意的事项
对于各种互连线设计，应该注意以下方面：
为减少信号或电源引起的损耗及减少芯片面积，
连线尽量短。
为提高集成度，在传输电流非常微弱时(如
MOS栅极)，大多数互连线应以制造工艺提供的 最小宽度来布线。
互连线设计中应注意的事项
在连接线传输大电流时，应估计其电流容量并保留足 够裕量。 制造工艺提供的多层金属能有效地提高集成度。
电感
集成电路的电感影响包括振荡和过冲效应、由于阻抗失配引 起的信号反射、在导线间的电感耦合以及电压降引起的开关 噪声。
通过电感的电流变化产生如下的电压降：
例4.4
半导体导线的电感
导线模型
集总模型（Lumped Model）
把分布的电容集总为单个电容，导线仍表示为一个等势区，因而导线本身并不 引入任何延时，对于性能的唯一影响是由电容对于驱动门的负载效应引起。
VGS V
VGS I DS
VGS V
t 1 L 1 ox g m n ox W (V VTN )
有源电阻
饱和区的NMOS有源电阻示意图：
IDS I
o
Ron rds VGS >VTN
o
V
VDS
有源电阻的几种形式：
D VB S (a) (b) S (c) S (d) D D VB D (e) D S S
2
MIM电容
电容模型等效电路：
固有的自频率：
f0
1 2 LC
金属叉指结构电容
MOS结构电容
平板电容和PN结电容都不相同，MOS核心部分，即 金属-氧化物-半导体层结构的电容具有独特的性质。
它的电容-电压特性取决于半导体表面的状态。
随着栅极电压的变化，表面可处于： 积累区 耗尽区 反型区
际电路设计中需借助SPICE等模拟工具来大致确定击穿电压值。
二极管模型参数对照表
参数名 饱和电流 发射系数 公式中符号 SPICE中符号 IS N 单 位 A SPICE中默认值 1.0E-14 1
IS n
串联体电阻
渡越时间 零偏势垒电容 梯度因子
RS
τ
T
RS
TT CJ0 M
Ω
Sec F -
0
0 0 0.5
第二种方法：同时给出频率F和传输线的无量纲归一化电气长度NL, 后者在频率F时相对于传输线中的波长来度量。
深亚微米阶段的互连线技术
CMOS工艺发展到深亚微米阶段后，互 连线的延迟已经超过逻辑门的延迟，成 为时序分析的重要组成部分。 这时应采用链状RC网络、RLC网络或进 一步采用传输线来模拟互连线。 为了保证模型的精确性和信号的完整性， 需要对互连线的版图结构加以约束和进 行规整。
（3）氧化锌SnO2；（4）铬硅氧CrSiO。
无源电阻
掺杂半导体电阻 不同掺杂浓度的半导体具有不同的电阻率，利用掺杂半
导体的电阻特性，可以制造电路所需的电阻器。 根据掺杂方式，可分为： 扩散电阻 对半导体进行热扩散掺杂而构成的电阻 离子注入电阻
离子注入方式形成的电阻的阻值容易控制，精度较高。
第四章
导线
§4.1 §4.2 §4.3 §4.4
确定并定量化互连参数 介绍互连线的电路模型 导线的SPICE细节模型 工艺尺寸缩小及它对互连的影响
引言
集成电路可以认为是由元器件组成的。元器 件可以分为两大类：
△无源器件 △有源器件
■ 无源元件包括电阻、电容、电感、互连线、
传输线等。
■ 有源元件包括二极管、三极管、CMOS管等
tan l ' Z 0 2 l ' / c0
l ' / 4
集总元件
由于尺寸的小型化，几乎所有集成电路的有 源元件都可认为是集总元件。前面讨论的无 源元件也可作为集总元件来处理； 随着工作频率的增加，使得一些诸如互连线 的IC元件的尺寸可以与传输信号的波长相比； 这时，集总元件模型就不能有效地描述那些 大尺寸元件的性能，应该定义为分布元件。