集成数字式闹钟设计报
数字时钟设计实验报告
电子课程设计【1 】题目：数字时钟数字时钟设计试验陈述一、设计请求：设计一个24小时制的数字时钟.请求：计时.显示精度到秒;有校时功效.采取中小范围集成电路设计.施展：增长闹钟功效.二、设计计划：由秒时钟旌旗灯号产生器.计时电路和校时电路组成电路.秒时钟旌旗灯号产生器可由振荡器和分频器组成.计时电路中采取两个60进制计数器分离完成秒计时和分计时;24进制计数器完成时计时;采取译码器将计数器的输出译码后送七段数码管显示.校时电路采取开关掌握时.分.秒计数器的时钟旌旗灯号为校时脉冲以完成校时.三、电路框图：图一 数字时钟电路框图四、电路道理图：（一）秒脉冲旌旗灯号产生器秒脉冲旌旗灯号产生器是数字电子钟的焦点部分,它的精度和稳固度决议了数字钟的质量.由振荡器与分频器组合产生秒脉冲旌旗灯号.➢ 振荡器: 通经常应用555准时器与RC 组成的多谐振荡器,经由调剂输出1000Hz 脉冲.➢ 分频器: 分频器功效重要有两个,一是产生尺度秒脉冲旌旗灯号,一是供给功效 扩大电路所须要的旌旗灯号,选用三片74LS290进行级联,因为每片为1/10分频器,三片级联好获得1Hz 尺度秒脉冲.其电路图如下：译码器译码器译码器时计数器 (24进制) 分计数器 (60进制) 秒计数器 (60进制)校 时 电 路秒旌旗灯号产生器图二秒脉冲旌旗灯号产生器（二）秒.分.时计时器电路设计秒.分计数器为60进制计数器,小时计数器为24进制计数器.➢60进制——秒计数器秒的个位部分为逢十进一,十位部分为逢六进一,从而配合完成60进制计数器.当计数到59时清零着从新开端计数.秒的个位部分的设计：应用十进制计数器CD40110设计10进制计数器显示秒的个位 .个位计数器由0增长到9时产生进位,连在十位部计数器脉冲输入端CP,从而实现10进制计数和进位功效.应用74LS161和74LS11设计6进制计数器显示秒的十位 ,当十位计数器由0增长到5时应用74LS11与门产生一个高电平接到个位.十位的CD40110的清零端,同时产生一个脉冲给分的个位.其电路图如下：图三60进制--秒计数电路➢60进制——分计数电路分的个位部分为逢十进一,十位部分为逢六进一,从而配合完成60进制计数器.当计数到59时清零着从新开端计数.秒的个位部分的设计：来自秒计数电路的进位脉冲使分的个位加1,应用十进制计数器CD40110设计10进制计数器显示秒的个位 .个位计数器由0增长到9时产生进位,连在十位部计数器脉冲输入端CP,从而实现10进制计数和进位功效.应用74LS161和74LS11设计6进制计数器显示秒的十位 ,当十位计数器由0增长到5时应用74LS11与门产生一个高电平接到个位.十位的CD40110的清零端,同时产生一个脉冲给时的个位.其电路图如下：图四60进制--分计数电路➢24进制——时计数电路来自分计数电路的进位脉冲使时的个位加,个位计数器由0增长到9是产生进位,连在十位计数器脉冲输入端CP,当十位计到2且个位计到3是经由74LS11与门产生一个清零旌旗灯号,将所有CD40110清零.其电路图如下：图五24进制--时计数电路➢译码显示电路译码电路的功效是将秒.分.时计数器的输出代码进行翻译,变成响应的数字.用以驱动LED七段数码管的译码器经常应用的有74LS148.74LS148是BCD-7段译码器/驱动器,输出高电平有用,专用于驱动LED七段共阴极显示数码管.若将秒.分.时计数器的每位输出分离送到响应七段数码管的输入端,即可以进行不合数字的显示.在译码管输出与数码管之间串联电阻R作为限流电阻.其电路图如下：图六译码显示电路➢校时电路校时电路是数字钟不成缺乏的部分,每当数字钟与现实时光不符时,须要依据尺度时光进行校时.一般电子表都具有时.分.秒等校时功效.为了使电路简略,在此设计中只进行分和小时的校时.“快校时”是经由过程开关掌握,使计数器对1Hz校时脉冲计数.图中S1为校订用的掌握开关,校时脉冲采取分频器输出的1Hz脉冲,当S1为“0”时可以进行“快校时”. 其电路图如下：图七 校队电路五、试验办法： 1.秒脉冲产生部分采取555多谐振荡器产生1HZ 频率旌旗灯号,作为秒脉冲及整体电路的旌旗灯号输入部分.其仿真电路图如下图所示：图八 秒脉冲产生器仿真电路2、计数电路电子钟计时分为小时.分钟和秒,个中小时为二十四进制,分钟和秒均为六十进制,输出可以用数码管显示,所以请求二十四进制为00000000~00100100计数,六十进制为8910U10C74LS00 123 U11A74LS00 111213U10D74LS00R3 C1S1GND1011U8E74LS04 1HZS2/M2 Q2+5V00000000~01100000计数,并且均为8421码编码情势.（1）小时计数——二十四进制电路仿真用两片74LS160N（分A片.B片）设计一个一百进制的计数器,在24（00100100）处直接掏出所有为1的端口,经由输入与非门74LS00D,再给两个清零端CLR.应用74LS160N异步清零功效完成二十四进制轮回,计数范围为0~23.然后用七段显示译码器74LS47D将A.B两片74LS160N的输出译码给LED数码管.仿真电路如图九所示. ：图九 24进制——时计数器仿真电路（2）分钟.秒计数——六十进制电路仿真此电路相似于二十四进制计数器,采取74LS160N设计出一百进制的计数器,在60（01100000）处直接掏出所有为1的端口,经由输入与非门74LS00D,再给两个清零端CLR.应用74LS160N异步清零功效完成六十进制轮回,计数范围为0~59.然后用七段显示译码器74LS47D将 A.B两片74LS160N的输出译码给LED数码管.仿真电路如图所示：图十 60进制——秒计数器仿真电路图十一 60进制——分计数器仿真电路（四）校时校分（秒）电路.数字钟应具有分校订和时校订功效,是以,应截断分个位和时个位的直接计数通路,并采取正常计时旌旗灯号与校订旌旗灯号可以随时切换的电路接入个中.这里应用两个与非门加一个单刀双掷开关来实现校时功效.第一个74LS00D与非门的输入端一端接清零旌旗灯号,另一端接第二个与非门的输入端,第二个74LS00D的输入端一端接计数脉冲,另一端接一个单刀双掷开关.开关接通的一段接地,另一端接高电平.当开关打到另一端时,时或分的个位就单独开端计数,如许就能实现校时功效.其电路图如图所示：图十二校分仿真电路六、试验成果和结论：数字时钟仿真电路图如下图所示,在Multisim11.0中进行仿真,可以实现数字时钟的显示功效.校时功效.显示功效中,小时实现的是24进制,分和秒实现的是60进制,经由过程校时电路可以或许分离校订时和分.图十三数字时钟仿真电路七、设计领会：在本次Multisim仿真进程,从装配软件.选定课题.设计电路.进行仿真.运行成果都本身现实操纵完成.在数字时钟设计中,依据先生上课所讲的内容,可以用两片集成十进制同步计数器74LS160D级联为100进制,再应用其异步清零功效,可以分离实现小时的24进制和分秒的60进制.当然,在仿真进程中也碰到了许多艰苦和问题.比方说,无法直接从秒进位到分和分进位到时,并且在仿真中老是出错.于是本身就教了一些也做数字时钟的同窗,同时在网上查找了相干材料,最后终于用两个与非门和单刀双掷开关实现了从秒到分的进位.分到时的进位功效及校准功效.经由过程本次试验对数电常识有了更深刻的懂得,将其应用到了现实中来,明确了进修电子技巧基本的意义,也达到了其造就的目标.也明确了一个道理：成功就是在不竭摸索中进步实现的,碰到问题我们不克不及泄气.焦躁,甚至废弃,而要静下心来细心思虑,分部检讨,找出最终的原因进行纠正,如许才会有提高,才会一步步向本身的目标接近,才会取得本身所要寻求的成功.当然,本身的仿真技巧和应用才能照样很欠缺的,固然完成了根本的设计请求,但是许多本身想要的扩大功效还未能实现.并且许多时刻会走过许多弯路,糟蹋了许多不须要的时光.不过,此次设计阅历势必使我受益毕生,让我明确若何更好的获取常识,若何更好的理论接洽现实.往后的进修更须要不竭尽力,在获得常识的同时获得快活,真正的自动摸索,自动进修,形成本身的思维方法,不竭应用,不竭朝上进步.。
数字电子钟实验报告
咸阳师范学院物理与电子工程学院课程设计报告题目：班级：姓名：学号：指导教师：成绩：完成日期：年月目录第一章概述 3第二章数字电子钟的电路原理 4 第三章电路调试与制作11第四章总结与体会12第五章附录13第一章概述数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
虽然市场上已有现成的数字集成电路芯片出售，价格便宜，使用方便，这里所制作的数字电子可以随意设置时，分的输出，是数字电子中具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。
课程设计目的（1）加强对电子制作的认识，充分掌握和理解设计个部分的工作原理、设计过程、选择芯片器件、电路的焊接与调试等多项知识。
（2）把理论知识与实践相结合，充分发挥个人与团队协作能力，并在实践中锻炼。
（3）提高利用已学知识分析和解决问题的能力。
（4）提高实践动手能力。
第二章数字电子钟的电路原理数字电子钟的设计与制作主要包括：数码显示电路、计数器与校时电路、时基电路和闹铃报时电路四个部分。
1．数码显示电路译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。
显示器件选用FTTL-655SB双阴极显示屏组。
在计数电路输出信号的驱动下，显示出清晰的数字符号。
2．计数器电路LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。
3．校时电路数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，时基电路的误差会累积；又因外部环境对电路的影响，设计产品会产生走时误差的现象。
多功能数字钟设计报告
电子设计竞赛设计报告多功能数字钟专业班级姓名时间多功能数字钟摘要：本文将介绍一种带有温度显示功能的电子钟。
电子钟由单片机系统、可编程逻辑器件、LED 显示、温度传感器、语音报时系统等组成。
该电子钟具有闹钟功能，并可以整点语音报时，是一种多功能的数字钟。
关键词：89C51，EPM240，AD590，ISD1420一、设计要求：1．任务设计制作一个24小时制多功能数字钟。
2．要求（1）基本要求●具有时间设置（小时和分钟）、闹钟时间设置、闹钟开、闹钟关功能。
●数字显示小时、分钟、秒，有AM、PM指示器，闹钟就绪灯，蜂鸣器（2）发挥部分●具有整点用语音报时功能；●具有温度显示功能；●按键控制应尽可能少。
二、方案比较、设计与论证1．控制器件选择为使电子钟能够运行，须有主控器件。
我们考虑了三种器件选择方案方案一：采用单片机89C51(89V51、89C52及类似产品)。
该方案的优点是单片机价格便宜，ROM容量较大，可以实现电子钟简单功能；缺点是编程语句繁琐冗长，复杂功能占用CPU 时间长，容易产生不必要的延时，使得时钟不够准确，而且I/O引脚不足，需要大量外接设备。
方案二：采用可编程器件EPF10K20RC208－3。
该方案的优点是所有功能都由器实现，系统结构明确、简洁；缺点是价格过于昂贵。
方案三：采用单片机89C51及可编程器件EPM240。
该方案的优点是混合了两种控制器件的优点，由单片机主控逻辑部分，可编程器件处理其它功能，系统稳定；缺点是较第一种略贵，但可以接受。
权衡利弊，第三种方案可互补一二方案的优缺，我们决定采用方案三以实现系统的控制功能。
2．温度器件选择该系统要求完成温度显示功能。
基于上述原因，我们考虑了两种方案：方案一：采用温度控制器件DS18B20。
该方案的优点是集成温度传感器和A/D转换功能，直接输出数字信号；缺点是不易购买。
方案二：采用温度传感器AD590和模数转换器AD0809。
该方案实现较复杂，需要连接各种电桥元件，但是可以通过使用学习控制系统的部分原理应用，而且价格便宜，容易获得。
多功能六位电子钟设计报告
《模拟电子线路基础》 课程设计报告多动能六位电子钟专 业 应用电子班 级 10级电子三班 学生姓名 杨 振 指导教师 邹云峰、万行花 提交日期 2011年12月23日JINGCHU UNIVERSITY OF TECHNOLOGY目录第一部分设计任务1.1 设计题目及要求 (3)1.2 主体电路与各电路原理 (3)1.2.1 主体电路图 (3)1.2.2 显示电路原理 (4)1.2.3 键盘原理 (4)1.2.4 迅响电路及输入、输出电路原理 (5)1.2.5 单片机原理 (5)1.2.6 译码显示单元电路 (7)1.2.7 校时电路 (7)第二部分设计方案2.1总体设计方案说明 (8)2.2 功能使用说明 (9)2.3 模块结构与方框图 (9)2.4 复位电路 (10)2.5 时钟电路 (11)第三部分软件设计与调试3.1 软件任务与安装调试 (12)3.1.1 软件流程与任务 (12)3.1.2 安装与调试 (14)3.1.3 元件清单 (14)第四部分课程设计总结（心得体会） (15)第五部分参考文献 (16)模电课程设计3第一部分设计任务1.1设计题目及要求AT89C2051多功能六位电子钟设计制作一个多功能六位电子钟。
1、准时计时，一数字形式显示时、分、秒的时间；2、小时的计时要求为“12翻1”分和秒的计时要求为60秒进位；3、校正时间。
1.2主体电路逻辑图1.2.1主体电路图原理方框图如图（1）：图（1）六位电子钟原理方框图1.2.2显示电路原理显示部分主要器件为3只两位一体共阳极数码管，驱动采用 PNP 型三极管驱动，各端口配有限流电阻，驱动方式为动态扫描，占用 P3.0～P3.5 端口，段码由P1.0～P1.6输出。
冒号部分采用 4 个Φ3.0的红色发光二极管，驱动方式为独立端口P1.7驱动。
共阳极LED数码管的内部结构原理图：图4-4-2 共阳极LED数码管的内部结构原理图LED数码管要正常显示，就要用驱动电路来驱动数码管的各个段码，从而显示出我们要的数位，因此根据LED数码管的驱动方式的不同，可以分为静态式和动态式两类。
多功能数字钟电路设计
多功能数字钟电路设计1设计内容简介数字钟是一个简单的时序组合逻辑电路，数字钟的电路系统主要包括时间显示，脉冲产生，报时，闹钟四部分。
脉冲产生部分包括振荡器、分频器；时间显示部分包括计数器、译码器、显示器；报时和闹钟部分主要由门电路构成，用来驱动蜂鸣器。
2设计任务与要求Ⅰ以十进制数字形式显示时、分、秒的时间。
Ⅱ小时计数器的计时要求为“24翻1”，分钟和秒的时间要求为60进位。
Ⅲ能实现手动快速校时、校分；Ⅳ具有整点报时功能，报时声响为四低一高，最后一响为整点。
Ⅴ具有定制控制（定小时）的闹钟功能。
Ⅵ画出完整的电路原理图3主要集成电路器件计数器74LS162六只；74LS90三只；CD4511六只；CD4060六只；三极管74LS191一只；555定时器1只；七段式数码显示器六只，74LS00 若干；74LS03(OC) 若干；74LS20 若干；电阻若干，等4设计方案数字电子钟的原理方框图如图（1）所示。
该电路由秒信号发生器、“时，分，秒”计数器、译码器及显示器、校时电路、整点报时电路、闹钟定时等电路组成。
秒信号产生器决定了整个计时系统的精度，故用石英晶体振荡器加分频器来实现。
将秒信号送入“秒计时器”，“秒计时器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用六十进制计数器，每60分钟，发出一个“时脉冲”，该信号经被送到“时计数器”作为“时计数器”的时钟脉冲，而“时计数器”采用二十四进制计数器，实现“24翻1”的计数方式，可实现对一天二十四小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态通过七段式显示译码器译码，通过刘伟LED 七段显示器显示出来。
整点报时电路是根据计时系统的输出状态产生一脉冲信号，然后触发一音频发生器实现整点报时，定时电路与此类似。
校时电路是用“时”、“分”、“秒”显示数5电路设计5.1秒信号发生器秒信号发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体整荡器产生的脉冲经过整形、分频获得1 Hz的秒脉冲。
基于51的电子闹钟设计报告（附原理图、PCB图、程序）
基于51的电⼦闹钟设计报告（附原理图、PCB图、程序）成都信息⼯程学院第五届嵌⼊式创新技术⼤赛基于MCS51的智能电⼦闹钟设计报告姓名学院班级实物图⽬录1.电⼦时钟的设计原理和⽅法 (1)1.1设计原理 (1)1.2 硬件电路的设计 (1)1.2.1 STC89C51RC简介 (1)1.2.2 键盘电路的设计 (2)1.2.3蜂鸣器驱动电路 (3)1.2.4 数码管驱动电路 (3)1.2.5 电源电路 (4)1.3软件部分的设计 (4)1.3.1主程序部分的设计 (4)1.3.2中断计时器及时间进位 (5)1.3.3 闹钟⼦函数 (7)1.3.4 按键扫描 (8)1.3.5 时钟闹钟设置 (9)1.3.6 显⽰数字函数 (10)1.3.7 显⽰界⾯函数 (10)1.3.8 闹钟记录及读取 (11)2.硬件调试 (13)附录A:电路原理图 (15)附录B:电路PCB图 (16)附录C:源程序 (17)1.电⼦时钟的设计原理和⽅法1.1设计原理系统框图1.2硬件电路的设计1.2.1 STC89C51RC简介STC89C52R CSTC89C51RC是⼀种带8K闪烁可编程可擦除只读存储器（FPETOM-FlashProgrammabalandErasableReadOnlyMemory ）的低电压、⾼性能CMOS8位微型处理器，即单⽚机芯⽚。
单⽚机的可擦除只读存储器可以反复擦除1000次，内部FLASH 擦写次数为100000次以上。
该芯⽚使⽤⾼密度⾮易失存储制造技术，与⼯业标准的MCS-51指令集和输出管脚相兼容。
由于将多功能8位CPU 和闪烁存储器集成在单个芯⽚中，使得STC89C51RC 成为了⼀种性价⽐极⾼的微型处理器芯⽚，在许多电路设计中都得到了应⽤。
STC89C51RC 单⽚机特点：⼯作电压：5.5V-3.4V ⼯作频率：0-40MHz ⽤户应⽤程序空间：8K ⽚上集成128*8RAMISP （在系统可编程）/IAP （在应⽤可编程），⽆需专⽤编程器/仿真器可通过串⼝（P3.0/P3.1）直接下载⽤户程序EEPROM 功能共3个16位定时器/计数器，其中定时0还可以当成2个8位定时器使⽤外部中断4路通⽤异步串⾏⼝（UART ），还可⽤定时器软件实现多个UART ⼯作温度范围：0-75℃引脚说明：VCC:供电电压 GND ：接地P0：P0是⼀个8位漏级开路双向I/O ⼝，低8位地址复⽤总线端⼝。
多功能数字闹钟电路设计实验报告
多功能数字闹钟电路设计实验报告
实验目的：设计一个多功能数字闹钟电路，能够显示时间、设定并响起闹铃。
实验原理：本实验采用数字集成电路实现数字显示和闹铃功能。
数字显示部分采用BCD到七段数码管解码器74LS47和共阴
七段数码管进行实现，闹铃部分采用555定时器集成电路作为发生器，通过驱动蜂鸣器发出声音。
实验仪器：多功能数字闹钟电路实验箱、数字集成电路
74LS47、七段数码管、555定时器集成电路、蜂鸣器、电源、
示波器等。
实验步骤：
1. 按照电路图连接电路。
将74LS47连接到七段数码管，将
555定时器连接到蜂鸣器和电路中相应的电源和地线。
2. 上电并调节电路供电电压。
3. 设定时间。
通过拨动开关和按钮进行时间的设定。
4. 切换闹钟状态。
通过开关切换闹钟的开启和关闭状态。
5. 监测闹钟时间。
借助示波器调整闹钟时间的精度。
6. 监测闹钟声音。
确认蜂鸣器发出的声音符合要求。
实验结果：实验中，我们成功设计并调试出了一个多功能数字闹钟电路。
通过拨动开关和按钮可以设定时间，并且可以通过切换开关来设置闹钟的开启和关闭状态。
实验中监测到的闹钟时间和声音都符合预期要求。
结论：通过本次实验，我们成功设计了一个多功能数字闹钟电路，实现了时间显示和闹铃功能。
实验结果显示该电路的性能良好，具有实用价值。
在实验中我们也学到了关于数字集成电路和定时器集成电路的使用和调试方法。
电子设计自动化(EDA)_数字时钟程序模块(LED数码管显示)_实验报告
电子设计自动化(EDA)—数字时钟LED数码管显示二、实验内容和实验目的1. 6个数码管动态扫描显示驱动2. 按键模式选择(时\分\秒)与闹钟(时\分)调整控制,3. 用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、闹钟模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。
要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
实验目的: 1）学会看硬件原理图, 2）掌握FPGA硬件开发的基本技能3）培养EDA综合分析、综合设计的能力三、实验步骤、实现方法(或设计思想)及实验结果主要设备: 1）PC机, 2）硬件实验箱, 3）Quartus II软件开发平台。
1．打开Quartus II , 连接实验箱上的相关硬件资源, 如下图1所示。
2．建立新文件, 选择文本类型或原理图类型。
3. 编写程序。
4．编译5. 仿真, 加载程序到芯片, 观察硬件输出结果(数码管显示)6．结果正确则完成。
若结果不正确, 则修改程序, 再编译, 直到正确。
模24计数器模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY count24 ISPORT(clk,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END count24;ARCHITECTURE arc OF count24 ISSIGNAL a,b:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(clk,en)BEGINhh<=a;hl<=b;IF(clk'EVENT AND clk='1') THENIF(en='1') THENIF(a="0010" AND b="0011") THENa<="0000";b<="0000";ELSE IF(b="1001") THENa<=a+'1';b<="0000";ELSE b<=b+'1';END IF;END IF;IF(a="0010" AND b="0010") THENcout<='1';ELSE cout<='0';END IF;END IF;END IF;END PROCESS;END arc;模60计数器模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY count60 ISPORT(clk,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END count60;ARCHITECTURE arc OF count60 ISSIGNAL a,b:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL sout:STD_LOGIC;BEGINPROCESS(clk)BEGINhh<=a; hl<=b;IF(clk'EVENT AND clk='1') THENIF(en='1') THENIF(a="0101" AND b="1001") THENa<="0000";b<="0000";ELSE IF(b="1001") THENa<=a+'1';b<="0000";ELSE b<=b+'1';END IF;END IF;END IF;END IF;END PROCESS;sout<='1' WHEN a="0101" AND b="1001" ELSE '0';cout<=sout AND en;END arc;4-7显示译码模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY segment4to7 ISPORT(s:IN STD_LOGIC_VECTOR(3 DOWNTO 0);a,b,c,d,e,f,g:OUT STD_LOGIC);END segment4to7;ARCHITECTURE arc OF segment4to7 IS SIGNAL y:STD_LOGIC_VECTOR(6 DOWNTO 0); BEGINa<= y(6);b<= y(5);c<= y(4);d<= y(3);e<= y(2); f<= y(1);g<= y(0);PROCESS(s)BEGINCASE s ISWHEN "0000"=>y<="1111110"; WHEN "0001"=>y<="0110000"; WHEN "0010"=>y<="1101101"; WHEN "0011"=>y<="1111001"; WHEN "0100"=>y<="0110011"; WHEN "0101"=>y<="1011011"; WHEN "0110"=>y<="1011111"; WHEN "0111"=>y<="1110000"; WHEN "1000"=>y<="1111111"; WHEN "1001"=>y<="1111011"; WHEN OTHERS=>y<="0000000"; END CASE;END PROCESS;END arc;带闹钟控制模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mode_adjust_with_alarm ISPORT (adjust,mode,clk1hz: IN STD_LOGIC;clkh,enh,clkm,enm,clks,enha: OUT STD_LOGIC;clkh_a,clkm_a:OUT STD_LOGIC;mode_ss: OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END mode_adjust_with_alarm;ARCHITECTURE arc OF mode_adjust_with_alarm ISTYPE mystate IS (s0,s1,s2,s3,s4,s5);SIGNAL c_state,next_state: mystate;BEGINPROCESS (c_state)BEGINCASE c_state ISWHEN s0=> next_state <= s1; clkh<=clk1hz; clkm<=clk1hz; clks<=clk1hz;enh<='0'; enm<='0'; enha<='0'; clkh_a<= '0'; clkm_a<= '0'; mode_ss <="000";WHEN s1=> next_state <= s2; clkh<=adjust; clkm<= '0'; clks<='0';enh<='1'; enm<='0';enha<='0'; clkh_a<= '0';clkm_a<= '0'; mode_ss <="001";WHEN s2=> next_state <= s3; clkh<= '0'; clkm<=adjust; clks <= '0';enh<='0';enm<='1';enha<='0'; clkh_a<= '0'; clkm_a<= '0'; mode_ss <="010";WHEN s3=> next_state <= s4; clkh<= '0'; clkm<= '0'; clks<=adjust;enh<='0'; enm<='0';enha<='0'; clkh_a<= '0'; clkm_a<= '0'; mode_ss <="011";WHEN s4=> next_state <= s5; clkh<= clk1hz; clkm<= clk1hz; clks<=clk1hz;enh<='0';enm<='0';enha<='1'; clkh_a<=adjust; clkm_a<= '0'; mode_ss <="100";WHEN s5=> next_state <= s0; clkh<= clk1hz; clkm<= clk1hz; clks<=clk1hz;enh<='0'; enm<='0'; enha<='0'; clkh_a<= '0'; clkm_a<=adjust; mode_ss <="101";END CASE;END PROCESS;PROCESS (mode)BEGINIF (mode'EVENT AND mode='1') THENc_state<=next_state ;END IF;END PROCESS;END arc;扫描模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY scan ISPORT(clk256hz:IN STD_LOGIC;ss:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END scan;ARCHITECTURE arc OF scan ISTYPE mystate IS (s0, s1,s2,s3,s4,s5);SIGNAL c_state,next_state: mystate;BEGINPROCESS ( c_state )BEGINCASE c_state ISWHEN s0=> next_state <=s1; ss<="010";WHEN s1=> next_state <=s2; ss<="011";WHEN s2=> next_state <=s3; ss<="100";WHEN s3=> next_state <=s4; ss<="101";WHEN s4=> next_state <=s5; ss<="110";WHEN s5=> next_state <=s0; ss<="111";END CASE;END PROCESS;PROCESS (clk256hz)BEGINIF (clk256hz'EVENT AND clk256hz='1') THENc_state<=next_state ;END IF;END PROCESS;END arc;复用模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mux ISPORT(hh,hl,mh,ml,sh,sl,hha,hla,mha,mla:IN STD_LOGIC_VECTOR(3 DOWNTO 0);ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);y:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);alarm:OUT STD_LOGIC);END mux;ARCHITECTURE arc OF mux ISSIGNAL a,hhtmp,hltmp,mhtmp,mltmp,shtmp,sltmp:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(mode_ss)BEGINCASE mode_ss ISWHEN "000"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "001"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "010"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "011"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "100"=> hhtmp<=hha; hltmp<=hla; mhtmp<=mha; mltmp<=mla; shtmp<=sh; sltmp<=sl;WHEN "101"=> hhtmp<=hha; hltmp<=hla; mhtmp<=mha; mltmp<=mla; shtmp<=sh; sltmp<=sl;WHEN OTHERS=>hhtmp<="0000";hltmp<="0000";mhtmp<="0000";mltmp<="0000";shtmp<="0000";sltmp<="0000"; END CASE;END PROCESS;PROCESS(ss)BEGINCASE ss ISWHEN "010"=> a <=hhtmp;WHEN "011"=> a <=hltmp;WHEN "100"=> a <=mhtmp;WHEN "101"=> a <=mltmp;WHEN "110"=> a <=shtmp;WHEN "111"=> a <=sltmp;WHEN OTHERS => a <="0000";END CASE;y<=a;END PROCESS;alarm<='1' WHEN ((hh=hha)AND(hl=hla)AND(mh=mha)AND(ml=mla)) ELSE '0';END arc;闪烁模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY blink_control ISPORT(ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);blink_en:OUT STD_LOGIC);END blink_control;ARCHITECTURE arc OF blink_control ISBEGINPROCESS (ss,mode_ss)BEGINIF(ss="010" AND mode_ss="001") THEN blink_en<='1';ELSIF(ss="011" AND mode_ss="001") THEN blink_en<='1';ELSIF(ss="100" AND mode_ss="010") THEN blink_en<='1';ELSIF(ss="101" AND mode_ss="010") THEN blink_en<='1';ELSIF(ss="110" AND mode_ss="011") THEN blink_en<='1';ELSIF(ss="111" AND mode_ss="011") THEN blink_en<='1';ELSIF(ss="010" AND mode_ss="100") THEN blink_en<='1';ELSIF(ss="011" AND mode_ss="100") THEN blink_en<='1';ELSIF(ss="100" AND mode_ss="101") THEN blink_en<='1';ELSIF(ss="101" AND mode_ss="101") THEN blink_en<='1';ELSE blink_en<='0';END IF;END PROCESS;END arc;Top文件LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY design3 ISPORT (mode,adjust,clk1hz,clk2hz,clk256hz,clk1khz:IN STD_LOGIC;alarm,a,b,c,d,e,f,g:OUT STD_LOGIC;ss:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END design3;ARCHITECTURE arc OF design3 ISCOMPONENT mode_adjust_with_alarm PORT (adjust,mode,clk1hz: IN STD_LOGIC;clkh,enh,clkm,enm,clks,enha: OUT STD_LOGIC;clkh_a,clkm_a:OUT STD_LOGIC;mode_ss: OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END COMPONENT;COMPONENT scan PORT (clk256hz:IN STD_LOGIC;ss:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END COMPONENT;COMPONENT segment4to7 PORT (s: IN STD_LOGIC_VECTOR(3 DOWNTO 0);a,b,c,d,e,f,g: OUT STD_LOGIC);END COMPONENT;COMPONENT mux PORT(hh,hl,mh,ml,sh,sl,hha,hla,mha,mla:IN STD_LOGIC_VECTOR(3 DOWNTO 0);ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);y:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);alarm:OUT STD_LOGIC);END COMPONENT;COMPONENT blink_control PORT(ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);blink_en:OUT STD_LOGIC);END COMPONENT;COMPONENT count24 PORT (clk,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END COMPONENT;COMPONENT count60 PORT (clk ,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END COMPONENT;SIGNALclkh,enh,clkm,enm,clks,clkh_a,clkm_a,coutm,couts,coutm_en,couts_en,cout,vcc,coutma_en,coutma,alarm1,bli nk_en,blink_tmp,enha: STD_LOGIC;SIGNAL mode_ss,ss1:STD_LOGIC_VECTOR(2 DOWNTO 0);SIGNAL hh,hl,mh,ml,sh,sl,hha,hla,mha,mla,y,i:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINvcc<='1';coutm_en <= enh OR coutm;couts_en <= enm OR couts;coutma_en<= enha OR coutma;blink_tmp<=blink_en and clk2hz;i(3)<=y(3) OR blink_tmp;i(2)<=y(2) OR blink_tmp;i(1)<=y(1) OR blink_tmp;i(0)<=y(0) OR blink_tmp;ss<=ss1;alarm<=alarm1 AND clk1khz;u1:mode_adjust_with_alarmPORT MAP( adjust,mode,clk1hz,clkh,enh,clkm,enm,clks,enha,clkh_a,clkm_a,mode_ss);u2:count24 PORT MAP(clkh,coutm_en,cout,hh,hl);u3:count60 PORT MAP(clkm,couts_en,coutm,mh,ml);u4:count60 PORT MAP(clks,vcc,couts,sh,sl);u5:count24 PORT MAP(clkh_a,coutma_en,cout,hha,hla);u6:count60 PORT MAP(clkm_a,vcc,coutma,mha,mla);u7:mux PORT MAP(hh,hl,mh,ml,sh,sl,hha,hla,mha,mla,ss1,mode_ss,y,alarm1);u8:scan PORT MAP(clk256hz,ss1);u9:blink_control PORT MAP(ss1,mode_ss,blink_en);u10:segment4to7 PORT MAP(i,a,b,c,d,e,f,g);END arc;实验结果:数字钟包括正常的时分秒计时, 实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒。
多功能数字钟的设计报告
多功能数字钟的设计报告
一、简介
本项目为一款多功能数字钟，考虑到时代的发展，利用计算机技术和
电子工艺，设计出一款全新的数字钟，它可以满足日常生活中的不同需求。
二、功能
1、设置时间和日期的功能。
2、支持闹钟功能，可以设置多个闹钟，每天自动响铃提醒。
3、支持倒计时功能，用户可以设置倒计时的时间，可以实现计时功能。
4、支持自定义界面功能，用户可以根据自己的喜好来设置数字钟的
界面和背景图案。
5、钟表外观强大，具有耐用、耐磨、耐高温等特点，能够满足不同
应用环境的要求。
三、硬件系统
本项目采用先进的微控制芯片技术，设计制造的多功能数字钟由主控
单元、传感器、触摸控制板、显示屏、外壳等组成。
1、主控单元：采用先进的微控制器进行控制，并结合定时器、中断
处理模块进行时间控制，主控单元负责接收传感器信号，控制显示屏信息，实现时钟的功能。
2、传感器：采用光电传感器、按键传感器等，可以有效地接收外部
信号，实现对外部信号的检测。
3、触控板：采用触摸传感技术，可以有效地实现用户对时钟的操作，例如调节时间、设置闹钟等。
基于51单片机的数字钟设计报告
数字钟项目硬件总体设计说明书编制单位：侏罗纪工作室作者发布日期：2011-1-22审核人：批准人：目录1.引言 (1)1.1.编写目的： (1)1.2.背景 (1)1.3.定义 (2)1.4.参考资料 (2)2.总体设计 (3)2.1开发与运行环境 (3)2.2硬件功能描述 (3)2.3硬件结构 (3)3.硬件模块设计 (4)3.1.描述 (4)3.1.1.AT89C51单片机简介 (4)3.1.2. 键盘电路的设计 (5)3.1.3. 段码驱动电路 (5)3.1.4. 显示器的选择 (7)3.1.5. 蜂鸣器驱动电路 (8)3.2.功能 (8)4.嵌入式软件设计 (9)4.1.流程逻辑 (9)4.2.算法 (10)4.2.1. 中断定时器的设置 (26)4.2.2. 闹钟子函数 (27)4.2.1. 计时函数 (28)4.2.2. 键盘扫描函数 (29)4.2.3. 时间和闹钟的设置 (30)5．经验总结 (31)6．附录 (37)1.引言1.1.编写目的：20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。
忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。
但是，一旦重要事情，一时的耽误可能酿成大祸。
例如，许多火灾都是由于人们一时忘记了关闭煤气或是忘记充电时间等造成的。
而钟表的数字化给人们生产生活带来了极大的方便。
数字钟是通过数字电路实现时,分,秒数字显示的计时装置,广泛用于个人家庭、车站、码头办公室等公共场所,成为人们日常生活中不可少的必需品。
由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表,钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烤箱、通断动力设备、甚至各种定时电气的自动启用等。
数字电子钟设计报告(显示、调整、报时、万年历、闹钟、秒表)
目录一、引言 (2)二、方案论证选择 (3)2.1设计要求 (3)1.基本要求 (3)2.发挥部分 (3)2.2系统框图 (3)分钟+调整 (3)秒钟 (3)时钟+调整 (3)秒表 (3)闹钟功能 (3)定时报闹 (3)万年历功能 (3)三、电路仿真与设计 (4)3.1核心芯片及芯片管脚图 (4)3.2时、分计数电路模块设计 (4)3.3切换电路模块设计 (5)3.4调整电路模块设计 (6)（1）方案一：利用74125的三态。
(6)（2）方案二：利用74162的置数端（LOAD），置数调整。
(7)3.5整点报时电路模块设计 (8)3.6秒表电路模块设计 (9)3.6定时报闹电路模块设计 (11)3.7万年历电路模块设计 (12)四、遇到的问题.......................................................................... 错误！未定义书签。
五、心得体会.............................................................................. 错误！未定义书签。
一、引言电子钟亦称数显钟（数字显示钟），是一种用数字电路技术实现时、分、秒计时的装置，与机械时钟相比，直观性为其主要显著特点，且因非机械驱动，具有更长的使用寿命，相较石英钟的石英机芯驱动，更具准确性。
电子钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧院、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大地方便。
相对于其他时钟类型，它的特点可归结为“两强一弱”：比机械钟强在观时显著，比石英钟强在走时准确，但是它的弱点为显时较为单调。
数字钟的核心即数字电子技术课程中有关时序逻辑电路、组合逻辑电路的内容。
这些也是我们学电子的学生应该掌握的最基本知识。
通过这次试验，不仅可以加深我对数字电子技术课程的理解，也可以提高自己的动手能力以及实际问题中解决问题的能力，培养对数字电子技术的兴趣。
数电课程设计报告--耿泽浩
课程设计任务书学生：耿泽浩专业班级：通信1305班指导教师：政颖工作单位：信息工程学院题目:多功能数字钟电路设计初始条件：本设计既可以使用集成译码器、计数器、定时器、脉冲发生器和必要的门电路等，也可以使用单片机系统构建多功能数字钟。
用数码管显示时间计数值。
要求完成的主要任务:基本功能：1、准确计时，以数字形式显示时、分、秒的时间；2、小时得计时为十二进制（或二十四进制），分和秒的计时要求为60进制；3、校正时间。
扩展功能：1、定时功能；2、整点报时功能；3、仿广播电台整点报时。
时间安排：1、2015年7月2日，做课设具体实施计划与课程设计报告格式的要求说明。
2、2015年7月2日至2015年7月5日，查阅相关资料，确定方案，仿真调试。
3、2015年7月5日至2015年7月8日，焊接实物，电路调试和设计说明书撰写。
4、2015年7月9日上交课程设计成果及报告，同时进行答辩。
课设答疑地点：鉴主十七楼七号实验室指导教师签名：年月日系主任（或责任教师）签名：年月日目录摘要 (1)Abstract (2)1 系统原理框图 (3)2 方案设计与论证 (4)2.1 振荡器 (4)2.2 分频器 (6)2.3 时分秒计数器 (6)2.4 校时电路 (7)2.5 定时控制电路 (9)3 单元电路的设计 (11)3.1 译码及驱动显示电路的设计： (11)3.2 时钟电路的设计 (12)3.3 时钟脉冲电路的设计 (12)3.4 校时电路的设计 (14)3.5 闹钟电路的设计 (14)3.6 报时电路的设计 (15)4 仿真结果及分析 (16)4.1 仿真结果 (16)4.2 仿真结果分析 (17)4.2.1 时钟脉冲仿真结果 (17)4.2.2 时钟电路和校时电路仿真 (19)4.2.3 闹钟电路及报时电路仿真 (20)5 实物焊接及调试 (21)6 收获及体会 (23)7 元件清单 (24)8 参考文献 (25)摘要数字钟是一种用数字电路技术实现时、分、秒计时的装置与机械式时钟相比具有更高的准确性和直观性、且无机械装置、具有更长的使用寿命。
多功能数字钟设计实验报告
多功能数字钟设计实验报告多功能数字钟设计实验报告一、引言数字钟是一种常见的时间显示设备，其简洁明了的显示方式受到了广泛的欢迎。
然而，随着科技的不断发展，人们对于数字钟的功能要求也越来越高。
本实验旨在设计一款多功能数字钟，以满足人们对于时间显示设备的更多需求。
二、设计原理1. 时间显示：数字钟应能准确地显示当前的时间，包括小时、分钟和秒钟。
为了实现精确的时间显示，我们采用了基于晶体振荡器的时钟电路，并结合数码管显示技术，使得时间能够以数字形式直观地呈现。
2. 日期显示：除了时间显示外，数字钟还应具备日期显示的功能。
我们通过添加一个实时时钟模块，可以获取当前的日期信息，并通过数码管显示出来。
3. 闹钟功能：为了提醒用户重要的时间节点，我们在数字钟中加入了闹钟功能。
用户可以设置闹钟的时间，并在到达设定时间时，数字钟会发出声音或震动来提醒用户。
4. 温湿度显示：为了更好地满足用户的需求，我们还在数字钟中添加了温湿度显示功能。
通过接入温湿度传感器，数字钟可以实时监测当前的温度和湿度，并将其显示在数码管上。
5. 其他功能：除了以上功能外，我们还可以根据用户需求进行扩展，如倒计时功能、闪烁效果等。
三、实验步骤1. 硬件设计：根据设计原理，我们需要选择合适的元器件进行电路的搭建，包括晶体振荡器、数码管、实时时钟模块、温湿度传感器等。
2. 电路连接：根据电路原理图，将各个元器件按照正确的连接方式进行连接，确保电路的正常工作。
3. 程序编写：通过编写合适的程序代码，实现数字钟的各项功能。
包括时间显示、日期显示、闹钟功能、温湿度显示等。
4. 调试测试：在完成硬件连接和程序编写后，我们需要对数字钟进行调试测试，确保各项功能的正常运行。
可以通过模拟不同的时间、设置不同的闹钟时间等来测试数字钟的稳定性和准确性。
5. 优化改进：根据实际测试结果，我们可以对数字钟进行优化改进，提高其性能和稳定性。
例如，优化显示效果、增加功能扩展等。
数字电子钟 实验报告
课题一数字电子钟电子钟是一种高精度的计时工具，它采用了集成电路和石英技术，因此走时精度高，稳定性能好，使用方便，且不需要经常调校。
电子钟根据显示方式不同，分为指针式电子钟和数字式电子钟。
指针式电子钟采用机械传动带动指针显示；而数字式电子钟则是采用译码电路驱动数码显示器件，以数字形式显示。
这些译码显示器件，利用集成技术可以做的非常小巧，也可以另加一定的驱动电路，推动霓红灯或白炽灯显示系统，制做成大型电子钟表。
因此，数字式电子钟用途非常广泛。
一、课程设计(综合实验)的目的与要求设计一个具有如下功能的数字电子钟：1．基本功能（1）能直接显示时、分、秒；（2）能正确计时，小时采用二十四进制，分和秒采用60进制；（3）有校时功能，手动调整时、分；2．扩展功能（1）能进行24小时整点报时，要求从59分50秒开始，每2秒钟响一声，共响5次；每响一次声音持续0.5秒。
（2）要求只在6--22点之间每整点报时，23--5点之间整点不报时；（3）具有任意几点几分均可响铃的闹钟控制电路。
响铃1分钟，可人为通过开关使响铃提前终止；二、设计（实验）正文数字电子钟实际上是一个对标准频率（1HZ）进行计数并通过数码管显示的计数电路，由于计数的起始时间与标准时间（如北京时间）不一致，故需要在电路上加一个校时电路。
标准的1HZ时间信号必须准确稳定，可以使用555定时器设计1HZ的振荡电路。
时间计数电路由秒计数器（个位，十位）、分计数器（个位，十位）电路构成，秒个位和秒十位计数器、分个位和分十位计数器均为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。
1．系统原理框图如下：2.1 分、秒计时器分、秒计时器均为60进制计数器，当秒计时器接受到一个秒脉冲时，秒计数器个位开始从1计数到9，同时在个位计数产生进位时将进位接秒计数器的十位计数器CLK，此时秒显示器将显示00、01、02、...、59、00；每当秒计数器数到00时，就会产生一个脉冲输出送至分计时器，此时分计数器数值在原有基础上加1，其显示器将显示00、01、02、...、59、00，当分计数器产生进位时，将会在进位端产生高电平，进而触发电路，驱动蜂鸣器，起到整点报时的功能。
数电课程设计报告-数字电子钟东北大学
数电课程设计报告-数字电子钟东北大学第一篇：数电课程设计报告-数字电子钟东北大学课程设计报告设计题目：数字电子钟设计与实现班级：学号：姓名：指导教师：设计时间：摘要数字时钟已成为人们日常生活中必不可少的必需品，广泛于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来了极大的方便。
由于数字集成电路技术的发展采用了先进的三石英技术，使数字时钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。
尽管目前市场上已有现成的数字时钟电路芯片出售，价格便宜、使用也方便，但鉴于数字时钟电路的基本组成包含了数字电路的组成部分，因此进行数定时钟的设计是必要的。
在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来增养我们的综合分析和设计电路的能力。
本次设计以数字时钟为主，实现对时、分、秒数字显示的计数器计时装置，周期为24小时，显示满为23时59分59秒并具４有校时功能的数电子时钟。
电路主要采用中规模的集成电路，本电路主要脉冲产生模块、校时模块、两个六十进制模块（分、秒）、一个二十四进制模块（时）和一个报时逻辑电路组成。
时、分、秒再通过BCD-7段译码显示屏显示出来。
关键词：计数器译码器校时目录概述2 课程设计任务及要求2.1 设计任务2.2 设计要求3 理论设计3.1方案论证3.2 系统设计3.2.1 结构框图及说明3.2.2 系统原理图及工作原理3.3 单元电路设计3.3.1秒脉冲电路设计3.3.2时、分、秒计数器电路3.3.3校时电路3.3.4译码显示电路3.3.5定时电路设计4.软件仿真4.1 仿真电路图4.2 仿真过程4.2 仿真结果5.结论6.使用仪器设备清单7.参考文献。
8.收获、体会和建议。
5 5 8 10 11 13 15 16181919202.课程设计及要求2.1设计任务数字电子时钟是一种用数字电路技术实现“时”、“分”、“秒”计时的装置。
数字式闹钟报告
数字式闹钟报告1. 引言数字式闹钟是一种常见的电子设备，用于提醒人们在特定时间起床或进行其他活动。
本报告旨在分析数字式闹钟的功能、设计和市场需求，并评估其未来发展趋势。
2. 功能数字式闹钟通常具备以下基本功能：•时间显示：数字式闹钟可以显示当前的时间，以及小时和分钟。
•闹钟设置：用户可以设置闹钟在指定时间触发提醒功能。
•提醒功能：闹钟在设定的时间触发时，发出声音、振动或闪光灯等提醒方式，以唤醒用户或提醒特定活动。
•睡眠功能：一些数字式闹钟还提供睡眠功能，允许用户设置一个定时器，在一段时间后自动关闭闹钟。
此外，随着科技的不断进步，数字式闹钟也逐渐拓展了其他创新功能，如：•多重闹钟：用户可以设置多个闹钟以满足不同的时间需求。
•声音选择：用户可以选择不同的闹钟声音，以适应个人喜好。
•FM收音机：一些数字式闹钟还集成了FM收音机功能，允许用户收听广播电台。
3. 设计数字式闹钟的设计追求简洁、实用和易用性。
常见设计元素包括：•LED显示屏：使用LED显示屏可以清晰地显示时间和其他信息，而且能够在光线暗的环境下也能看清。
•按钮和旋钮：数字式闹钟通常配备一些按钮和旋钮，用于设置闹钟、调整时间等操作。
•电源：数字式闹钟通常使用电池作为主要电源，可以充电或使用替换电池。
•外壳材质：常见的数字式闹钟外壳材质包括塑料、金属或木材，以适应不同用户的审美需求。
4. 市场需求数字式闹钟在现代生活中扮演着重要角色，市场需求主要集中在以下几个方面：•实用性：数字式闹钟的主要功能是提醒用户起床，因此对准确、可靠的时间显示和稳定的提醒功能有较高要求。
•多功能：现代人生活节奏快，对数字式闹钟的功能要求越来越多样化，如多重闹钟、收音机功能等。
•设计美观：用户对数字式闹钟外观的要求也越来越高。
时尚、简约、个性化的设计在市场上具备竞争力。
•智能化：随着智能家居的兴起，用户对数字式闹钟的智能化程度也有所期待，如与智能手机连接、语音控制等。
5. 未来发展趋势随着科技的进步和用户需求的变化，数字式闹钟在未来可能出现以下几个发展趋势：•智能化：数字式闹钟将更加智能化，整合更多的智能功能，与其他智能设备进行互联，为用户提供更多便利。
单片机课程设计数字钟实验报告
单片机课程设计：电子钟一、实现功能1、能够实现准确计时，以数字形式显示时、分、秒的时间。
2、小时以24小时计时形式，分秒计时为60进位，能够调节时钟时间。
3、闹钟功能，一旦走时到该时间，能以声或光的形式告警提示。
4、能够实现按键启动与停止功能。
5、能够实现整点报时功能。
6、能够实现秒表功能。
二、设计思路1、芯片介绍VCC：电源。
GND：接地。
P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL 门电流。
当P1口的管脚第一次写1时，被定义为高阻输入。
P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。
在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。
P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。
P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。
在FLASH编程和校验时，P1口作为第八位地址接收。
P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。
并因此作为输入时，P2口的管脚被外部拉低，将输出电流。
这是由于内部上拉的缘故。
P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。
在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。
P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。
当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。
作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。
P3口也可作为AT89C51的一些特殊功能口，如下表所示：口管脚备选功能P3.0 RXD（串行输入口）P3.1 TXD（串行输出口）P3.2 /INT0（外部中断0）P3.3 /INT1（外部中断1）P3.4 T0（记时器0外部输入）P3.5 T1（记时器1外部输入）P3.6 /WR（外部数据存储器写选通）P3.7 /RD（外部数据存储器读选通）P3口同时为闪烁编程和编程校验接收一些控制信号。
电子技术课程设计题目(10)范文
1.集成数字式闹钟一、设计目的1.进一步熟悉和掌握数字电子电路的设计方法和步骤2.进一步将理论和实践相结合3.熟悉和掌握仿真软件的应用二、设计任务与要求(1) 时钟功能：具有24小时或12小时的计时方式，显示时、分、秒。
(2) 具有快速校准时、分、秒的功能。
(3) 能设定起闹时刻，响闹时间为1分钟，超过1分钟自动停；具有人工止闹功能；止闹后不再重新操作，将不再发生起闹。
(4) 计时准确度：每天计时误差不超过10秒。
(5) 供电方式：220V，50HZ交流供电，当交流中断时，自动接上内部备用电源供电，不影响计时功能。
三、设计要求1．完成全电路的理论设计2．参数的计算和有关器件的选择3．对电路进行仿真4．撰写设计报告书一份；A3 图纸至少1张。
报告书要求写明以下主要内容（1）总体方案的选择和设计（2）各个单元电路的选择和设计（3）仿真的过程的实现参考资料[1]《实用电子电路手册（数字电路分册）》.北京:高等教育出版社,1991[2]郁汉琪.数字电子技术实验及课题设计. 北京:高等教育出版社,19952.楼道触摸延时开关一.设计目的1.进一步熟悉和掌握数字电子电路的设计方法和步骤2.进一步将理论和实践相结合3.熟悉和掌握仿真软件的应用二、设计任务（内容）(1)设计一楼道触摸延时开关，其功能是当人用手触摸开关时，照明灯点亮，并持续一段时间后自动熄灭。
(2)开关的延时时间约1分钟左右。
三、设计要求1．完成全电路的理论设计2．参数的计算和有关器件的选择3．对电路进行仿真4．撰写设计报告书一份；A3 图纸至少1张。
报告书要求写明以下主要内容（1）总体方案的选择和设计（2）各个单元电路的选择和设计（3）仿真的过程的实现参考资料[1]彭介华.电子技术课程设计指导[M].北京：高等教育出版社[2]孙梅生，李美莺，徐振英. 电子技术基础课程设计[M]. 北京：高等教育出版社[3]谢自美.电子线路设计·实验·测试（第二版）[M].武汉：华中科技大学出版社[4]康华光.电子技术基础:模拟部分. 北京:高等教育出版社,19883.简易交通灯控制逻辑电路设计一.设计目的1.进一步熟悉和掌握数字电子电路的设计方法和步骤2.进一步将理论和实践相结合3.熟悉和掌握仿真软件的应用二、设计任务（内容）(1)东西方向绿灯亮，南北方向红灯亮，时间15s。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成数字式闹钟设计报告一、设计目的1.进一步熟悉和掌握数字电路的设计方法和步骤2.进一步将理论和实践相结合3.熟悉和掌握仿真软件的应用二、设计任务和要求（1）时钟功能：具有24小时或12小时的计时方式，显示时、分、秒。
（2）具有快速校准时、分、秒的功能。
（3）能设定起闹时间，响闹时间为一分钟，超过一分钟自动停;具有人工止闹功能；止闹后不再重新操作，将不再起闹。
（4）计时准确度：每天计时误差不超过10秒。
（5）供电方式：220v，50hz交流供电，当交流中断时，自动接上内部备用电源供电，不影响计时功能。
三、设计要求1．完成全电路的理论设计2.参数的计算和有关器件的选择3.对电路仿真4.撰写设计报告一份：A3图纸至少一张，报告要求写明以下要求：（1）总体方案的选择（2）各个单元的选择和设计（3）仿真过程的实现目录第一章：设计方案的选择 (3)1.数字闹钟的设计思想 (3)2.数字闹钟组成框图及工作过程 (3)第二章：电路的计算与分析 (6)1.直流稳压电源的设计 (6)2.秒脉冲发生器的设计 (7)3.时、分、秒计数器的设计 (10)4.校时电路的设计 (16)5.闹时电路的设计 (17)6.数码显示电路的设计 (20)第三章：仿真过程及结果分析 (21)1.仿真软件的简介 (21)2.仿真分析 (21)第四章：总结与心得 (26)第五章：附录 (28)1.元器件明细表 (28)2.总电路原理图 (30)第六章：参考文献 (31)第一章：设计方案的选择1.1数字闹钟的设计思想要想构成数字闹钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号，而脉冲源产生的脉冲信号的频率较高，因此，需要进行分频，使得高频脉冲信号转变为适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1HZ），经过分频器输出的秒脉冲作为计数器的输入。
由于计时的规律是：60秒=1分，60分=1小时，60小时=1天，这就需要对计数器分别设计为60进制，60进制，12进制或24进制（本方案我选用24进制）的，按时、分、秒的顺序将数字显示出来。
值得注意的是，任何计时装置都有误差，因此应考虑校准时间电路，校准电路一般采用自动校准快速调整和手动调整，“自动调整”可利用开关闭合与断开，使显示时间随计时脉冲自动调整时间。
手动调整可利用手动节拍调整显示时间，基于本次实验我采用了自动调整。
数字闹钟要求有定时响闹的功能，故需要提供设定闹时电路，并且有人工止闹功能，止闹后不再重复操作，将不再发生起闹功能。
1.2数字闹钟组成框图及工作过程数字闹钟的组成框图如图1.1所示：分别由整流电路，数码显示电路,计时器，校时电路，分频器及振荡器构成的秒脉冲发生器组成。
图1.1 数字闹钟组成框图它的工作过程：本设计开关用的较多，主要有校时设置开关六个，手动止闹开关一个，闹时设置开关十六个。
开关A--时十位校准开关，开关B--时个位校准开关，开关C--分十位校准开关，开关D--分个位校准开关，开关E--秒十位校准开关，开关F—秒个位校准开关，同时也是控制电路正常工作开关，N—人工止闹开关。
启动前A、B、C、D、E都断开，F合上。
启动后进行校准，先校准小时：开关A后合上，每一秒钟显示器的数字改变一次，当显示需要校准的数字时断开开关A，再将开关B合上，同样当计时器显示了正确的时间时，断开开关B，这样时校准完成。
分校准，秒校准用同样的方法进行校准。
这样电路就有了正常的计时功能。
接下来介绍闹钟功能，第一步：将开关N合上，以使蜂鸣器接入电路中，第二步：设置闹铃时间。
闹钟电路中有四组（每组有四个）开关，分别为A1、B1、C1、D1组，分别对应时的十位、分位和分的十位和分位，每组开关自上而下对应一组四位二进制数，只要将开关向上（向上为高电平）或向下（向下为低电平）拨到合适的位置，就能得到不同的二进制数，对应一位十进制数，这样就能设置不同的闹铃时刻，第三步：断开开关N就能达到人工止闹的效果。
第二章：电路的设计计算与分析2.1 整流电路的设计在电力电子中，整流电路主要由变压器、桥式整流电路、滤波电路、稳压电路组成，根据整流电路的主要组成，我选用初、次级线圈之比为1:0.04的变压器TRAN-2P2S,桥式整流集成电路BR1,电容C1、C2构成滤波电路以及集成稳压芯片7805组成，电路图如图2-1：图2-1 整流稳压电路2.2秒脉冲发生器的设计秒脉冲发生器由振荡器和分频器构成。
振荡器是数字钟的核心，振荡器的稳定度及频率的精确度决定了数字钟的计时的准确程度。
（1）振荡器的选择方案方案一：采用555定时器与电阻和电容构成多谐振荡器方案二：采用石英晶体振荡器由于555定时器构成的多谐振荡器频率不稳定，因此本设计选用方案二：石英晶体振荡器（晶振频率f=32768hz）。
（2）分频器的设计分频器的功能主要有两个：一是产生标准秒脉冲信号二是提供功能扩展电路所需要的信号能构成分频器的芯片有很多如3片中规模集成电路计数器74LS90,74LS161以及14位二进制计数器，如CD4020、CD4060、MC14020、MC14060、74HC4020、74HC4060。
本设计选用CD4060芯片及D触发器构成15分频电路，其中D触发器用来进行二分频，秒脉冲电路如图2-2：图2-2 CD4060秒脉冲发生器CD4060芯片功能简介：CD4060由一振荡器和14级二进制串行计数器组成，所有计数器均为主从触发器。
CD4060管教图：图2-3 CD4060管脚图CD4060各管脚功能：D触发器管脚图：图2-4 D触发器管教图D触发器真值表:D触发器管脚功能图：2.3 时、分、秒计数器的设计秒信号经过秒计数器、分计数器、时计数器之后，分别传到显示电路，以便实现数字显示时、分、秒的要求。
“秒”和“分”计数器应为六十进制，“时”计时器应为二十四或十二进制，本设计选择二十四进制。
要实现这一要求，计数电路一般采用10进制计数器如74LS190、74HC290、74HC390,74LS160等来实现计数单元的计数功能。
本次设计选择 74LS160计数器。
计数器74LS160管脚图：图2-5 74LS160管教图74160计数器各管脚功能：管脚3、4、5、6分别对应D0、D1、D2、D3为输入端，14、13、12、11分别对应Q0、Q1、Q2、Q3为输出端，9对应LOAD端，为同步置数端，2对应CLK端，为信号输入端,1对应MR端，为异步清零端，7、10管脚对应ENP、ENT为控制端,当7、10管脚接高电平芯片进入工作状态，接低电平不工作。
2.3.1a．六十进制计数器六十进制计数器有两片中规模十进制计数器74LS160构成，利用异步清零端MR将一片十进制计数器74LS160构成六进制，再与另一片十进制计数器74LS160连成六十进制，各个原理图如下图所示：六进制计数器：图2-6 由74LS160构成六进制计数器原理图六十进制计数器：图2-7 由76LS160构成六十进制原理图b. 二十四进制计数器二十四进制计数器同样用两片中规模集成计数器74LS160构成，不过与构成六十进制的思路有些许不同，我是先将两片74LS160构成一百进制计数器，，再通过异步置零端，在100进制的基础上构成二十四进制计数器。
图2-8一百进制原理图，图2-9为二十四进制原理图如下：一百进制计数器：图2-8 由74LS160构成的一百进制计数器二十四进制计数器：图2-9有74LS160构成的二十四进制计数器2.4 校时电路的设计在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。
校时电路的要求a．在小时校正时不影响分和秒的正常计数b．在分校正时不影响秒和时的正常计数校时方式：c．快校：通过开关控制，使计数器对1HZ的校时脉冲计数d．慢校：用手动产生单脉冲做校时脉冲本设计使用快校方式。
图2-10 为分校准电路原理图：图2-10分校准电路原理图说明：开关C、D分别一端接计数器的控制端ENP和ENT端，另一端经过一电阻接到一直流电源上，当开关合上，控制端为为高电平，处于有效状态，在计数脉冲的作用下，可对分十位和分个位单独计数，当记到正确的时刻时再断开开关，这样电路就完成了校正功能。
时和秒校正电路与时校正电路原理一样。
2.5 闹时电路的设计闹时电路设计我选用了四组开关和四片数值比较器74S85，两组开关和两片数值比较器用来设定小时闹铃时刻，另两组开关和两片数值比较器时用来设定分钟闹铃时刻的。
数值比较器74S85管脚图：图2-11 74S85管脚图数值比较器74S85功能表：图2-12 74S85功能表闹钟电路原理图：图2-13 闹钟电路原理图功能简介：通过四组开关分别调整闹钟时间，如将第一组开关自上而下的第三个开关向上拨，接到高电平端，其余三个开关向下拨，接地（即低电平），则对应数值2，将第二组，第三组，第四组开关同样操作，则对应的了22点22分，当各个计数器输出值分别都为2时，四片计数器的QA=B都输出高电平，经过一个与非门和一个非门，接到三级管上，使三极管基级导通，进而集电极导通，继而驱动蜂鸣器发声。
当响铃一分钟后，蜂鸣器停止鸣叫。
人工止闹的实现：使用一个开关N，该开关在三极管的基级端，使用闹钟功能时，将开关N闭合;停止闹钟功能时，将开关断开，这就实现了“止闹后不再重新操作，将不再发生起闹”的功能2.6 数码显示电路：数码显示电路器件的选用应注意译码器和显示器件的相互配合。
一是驱动电路要足够大，二是逻辑电平要匹配。
为了节约空间及降低复杂度，本设计我选用了一个集成显示器7SEG_BCD，高显示器有四个管脚，可以直接提供BCD码的译码和显示。
图2-14数码显示器7SEG_BCD第三章:仿真过程及结果分析3.1 仿真软件的简介：Proteus是世界上著名的EDA工具(仿真软件)，从原理图布图、代码调试到单片机与外围电路协同仿真，一键切换到PCB设计，真正实现了从概念到产品的完整设计。
是目前世界上唯一将电路仿真软件、PCB设计软件和虚拟模型仿真软件三合一的设计平台，其处理器模型支持8051、HC11、PIC10/12/16/18/24/30/DsPIC33、AVR、ARM、8086和MSP430等，2010年又增加了Cortex和DSP系列处理器，并持续增加其他系列处理器模型。
在编译方面，它也支持IAR、Keil和MPLAB等多种编译器。
proteus是英国Labcenter公司开发的电路分析与仿真软件。
该软件的特点是：①集原理图设计、仿真和PCB设计于一体，真正实现从概念到产品的完整电子设计工具，②具有模拟电路、数字电路、单片机应用系统、嵌入式系统（不高于ARM7）设计与仿真功能，③具有全速、单步、设置断点等多种形式的调试功能，④具有各种信号源和电路分析所需的虚拟仪表，⑤支持Keil C51 uVision2、MPLAB等第三方的软件编译和调试环境，⑥具有强大的原理图到PCB板设计功能，可以输出多种格式的电路设计报表。