详解智能机顶盒结构及嵌入式系统
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字机顶盒硬件架构分析
一、数字机顶盒背景及功能 二、通用机顶盒的硬件架构 三、LSI系列机顶盒硬件分析
四、博通系列机顶盒特色分析
五、数字机顶盒的仿真应用
一、数字机顶盒背景及功能
机顶盒是一种将数字电视信号转换成模拟电视信号的 转换设备，用于接收数字电视信号，对数字信号进行解密 和解码还原，产生模拟电视信号并输出。一般模拟电视机 只有配备数字电视机顶盒，才能观看数字电视节目。一个 完整的数字电视机顶盒包括硬件平台和软件系统两大部分 。 所实现的功能主要表现在支持模拟式广播传输、数字 式广播传输和交互功能。比如接收数字电视广播节目；支 持交互式应用（如视频点播、互动游戏等）；具有电子节 目指南（EPG）功能；有条件接收功能；支持数据广播应 用功能；软件在线升级功能；Internet接入和电子邮件收 发；视频点播功能等。
其中，数字编码原理可以在机顶盒介绍中查找。
ຫໍສະໝຸດ Baidu
4、视频滤波网络与音频放大电路
视频滤波网络接在SC2005芯片的视频编码器的输出端，作为视 频编码器的输出电路，主要由滤波电容、滤波电感等器件组成。视 频滤波网络是一个低通滤波电路，用来滤掉视频信号中的高频干扰， 以保证输出视频信号的幅频特性。此外，视频滤波网络作为数字电 视机顶盒与电视机之间的接口，还能实现两者之间的阻抗匹配。 音频放大电路由运算放大器JR4558(U6)及外接的电阻、电容等 组成。JR4558是一个双运放，片内有两个运算放大器，分别用来放 大由音频D/A转换器输出的左/右声道立体声音频信号。音频放大电 路除放大音频信号外，还具有低通滤波作用，可用来滤去音频信号 中的干扰信号，以保证音频幅频特性和实现阻抗匹配。
1、工作原理
前端系统
CATV电缆上的射频电视信号输入后（博通的信号是IP包 ），先由一体化调谐器（Tuner）进行低噪声放大、滤波和变频 ，将射频信号变频为中频信号，并将中频信号送到内部的解调 芯片，由QAM解调器进行解调、去交织、T-S解码等一系列处理 ，并得到TS数据流，而后以并行或串行方式将TS送至解复用器 。
后端系统
解复用器对TS进行解扰和解复用，分解出音频／视频／专 用数据的基本码流(PES)。这些码流分别送到音、视频解码器， 经解码后还原成原始的音、视频数据。其中音频数据送到音频 D/A转换器，在音频D/A转换器中转换成两路立体声音频信号， 再由音频放大器放大后输出；视频数据送到视频编码器，在视 频编码器中转换成符合ITU-R601标准的CVBS信号和S视频信号， 经滤波网络滤波后输出。数据流传递给CPU，由CPU做相应的处 理。例如，CPU根据数据流中的选单图形数据来控制图形发生器 产生选单图形。CPU还可以根据用户选择产生相应的消息数据， 经QPSK或QAM调制后,由上行通道反馈给视频服务器。
（4）OSG单元
SC2005内部集成了高性能的OSG(On-Screen Graphics)子系 统，该子系统可产生文本和图形并叠加到解码的视频上。OSD子 系统还产生静止层、OSD层和光标层；解码子系统提供视频层； 混合器／编码器子系统产生背景颜色层，并在视频输出之前将上 述5层进行编码复合，从而根据需要显示所要输出的复合视频。 这个子系统将来自OSD子系统的图形和解码视频数据进行混合编 码,然后输出NTSC/PAL/SECAM制式的RGB/YCrCb、CVBS或S视频信 号给电视机或监视器。
CA系统
在接收加密节目时，由于该码流为用Irdeto加密方案加扰 的码流，只有解密后才能收看。加密节目的码流中包含了前端 CA系统发送来的ECM（Entitle Control Message,授权控制信息 ）、EMM(Entitle Manage Message,授权管理信息)信息，这些 信息是前端系统通过使用密钥及通用加密算法对码流数据包进 行变换处理生成的。ECM信息加密所用的初始密钥取自前端的智 能卡加密系统，加密密钥事先存在于智能卡的数据区内，加密 时通过获取函数得到密钥，密钥的安全性由智能卡的安全性来 保证。解密时，本机通过读取放置在本机智能卡中的用户授权 信息,与从TS码流中提取的ECM的节目授权信息进行比较，对于 符合条件的ECM信息即可解出其中的控制字，然后再用此控制字 对传输流进行解扰。
3、后端系统主芯片SC2005
（1）控制电路
嵌入式CPU：包含了内部总线系统和内部总线控制器、外部总 线系统和外部总线控制器、存储器接口和存储器控制器等。CPU通 过内部总线系统和内部总线控制器与SC2005芯片内的存储器、DVB 解扰器、解复用器、MPEG解码器、视频编码器、音频D/A转换器等 内部电路相接，通过外部总线系统和外部总线控制器与外部存储器 等片外器件相接，通过I2C总线与一体化调谐器、E2PROM等器件相 接。高性能微处理器CPU（类似计算机CPU）由通用寄存器、系统控 制处理器(CPO)、算术逻辑单元(ALU)和移位器所构成。寄存器支持 源操作数执行单元，并将处理结果存入旧的寄存器；CPO处理包括 中断在内的例外事件；ALU完成算术与逻辑运算以及计算地址等操 作；移位器主要完成移位操作。
2、前端系统模块
模 块 功 能 图 Tuner
工作原理
电缆调谐器包括前置放大器、PLL电路、变频器、中频放大电 路等。调谐器接收来自有线电视数字前端的RF信号，经过前置放大、 变频后转换成两路中频信号I、Q，再由A/D转换器转换成解调器所 需的数据。一体化调谐器3ED7028中的QAM解调器为ST公司生产的 STV0297单片解调器。STV0297芯片内包含两个A/D转换器、多标准 QAM解调器、具有维特比码和R-S码解码器的前向纠错(FEC)单元、 奈奎斯特平方根升余弦滤波器和允许宽范围偏移跟踪的去旋转器。 STV0297单片解调器在3-3-2小节中已有介绍，这里不再叙述。其中 的引脚功能为：RF IN和RF OUT为射频信号的输入、输出端， TUN(30V)为30V调谐电压，IF OUT为36MHZ模拟中频信号输出端， SCL和SDA为CPU通过I2C总线对调谐器进行调谐与解调控制的串行时 钟和串行数据，SYNC为输出数据包的同步信号，RESET为复位信号， VAL为数据有效信号输出，ERR为出错信号输出，CKOUT为字节／位 时钟信号输出，DATA为传输码流数据D0～Ｄ7输出。
(2) 解复用器
SC2005芯片内的解复用器包括传输流解复用器和节目流解复 用器。传输流解复用器用来将多路单载波中的多套节目分解成只 含有一套节目的节目流，节目流解复用器用来将节目流分解成只 含有音、视频和传输数据的基本码流。
工作原理
SC2005内的解复用器首先接收来自信道解码器的TS（接收 速率可达90Mbps的串行传输流和13Mbps的并行传输流），然后 自动进行传输包同步检测。一旦同步建立，就会将传输包发送 到PID（包识别符）预处理器中。PID预处理器分析输入的传输 包，检查它们的PID值，只有和PID表匹配的PID值才能通过第一 步滤波，不匹配的包被丢弃。通过PID滤波器的传输包被送到 DVB解扰码器中，经过解扰的包进入PID后处理器，在经过滤波 后，音视频PES数据直接进入A/V解码器中，而其他数据被送到 外部存储器(SDRAM-B)的循环缓冲器中，CPU能直接从存储器中 读数据。
三、LSI系列机顶盒硬件分析
主要以九洲DVC-2008CT型数字有线机顶盒的 解码板以LSI（艾萨华公司）的SC2005为核心组 成，该芯片包含了嵌入式CPU、传输流解复用器 、MPEG-2解码器、视频编码器、音频D/A转换器 等DVB解码器的主要电路。此外，该机还采用了 Shaper公司的一体化Tuner 3ED7028，大容量存 储器（两片16 Mb的Flash和64 Mb的SDRAM）， 智能卡读卡电路等，其组成框图如图3-24所示 。
5、智能卡读卡电路
二、通用机顶盒的硬件架构
工作原理
从网络（同轴电缆）传来的射频信号经数字调谐器完成射频转换、 QAM解调及前向纠错解码（FEC）处理后，由ATM处理单元进行数据包的 解复用，并将数据分为视频流、音频流和数据流。视频流由MPEG-2视 频解码器解压缩后，送入PAL/NTSC/SECAM编码器，以得到相应格式的 模拟视频信号。在此过程中，可以叠加图形发生器产生的诸如选单之 类的图形信号。音频流由MPEG-2解码后，经音频D/A转换器转换为模拟 音频信号。数据流传递给CPU，由CPU做相应的处理。例如，CPU根据数 据流中的选单图形数据来控制图形发生器产生选单图形。CPU还可以根 据用户选择产生相应的消息数据，经QPSK或QAM调制后，由上行通道反 馈给视频服务器。
（5）视频编码器
SC2005芯片内集成了一个视频编码器，它由数据控制单元、编码器、输 出接口、ＲＧＢ处理器和D/A转换器等部分组成，可对8bit或16bit的YCrCb数 字视频流进行编码处理，产生CVBS、S视频（Y/C）或RGB(SCART)视频信号， 支持包括PAL、NTSC、SECAM制式。数据控制单元主要用于对编码数据码流的 实时控制，它通过内部数据总线直接接收来自视频解码器输出单元的视频数 据。它还通过内部总线接收来自嵌入式CPU的数据命令；CPU也可以通过内部 总线读取视频编码器的状态信息，对视频编码器进行控制和监视。编码器用 于对输入的数字视频信号进行数字编码。编码前，先将输入的数字视频信号 处理成同时传输的R、G、B信号，再经过数字编码，产生亮度Ｙ和色差信号Ｕ、 Ｖ的基带信号。这些信号在视频编码器中分别经过亮、色处理后进行编码， 然后送往D/A转换器，转换后输出模拟RGB信号、全电视信号(CVBS)或Ｓ端子 信号(Y/C)，再经过外部低通滤波后，直接送到电视机中。
（3）MPEG-2解码器
SC2005芯片内的MPEG-2解码器包括I总线接口、DMA控制器、MPEG-2 A/V解码器接口、音频解码器、视频解码器、音频D/A转换器等电路。Ⅰ 总线接口为CPU访问其他子系统中的寄存器提供接口。DMA控制器用DMA 方式在MPEG-2 A/V解码器与CPU SDRAM之间传输数据。视频解码器用来 对视频PES进行解码，通过可变长度解码(VLS)、反量化、反离散余弦变 换（IDCT）和运动补偿等解码处理，还原成编码压缩前的原始图像数据， 然后输出符合IYU-R 601标准的视频数据。音频解码器用来对音频PES进 行解码，通过对音频码流进行比特分配，然后进行标度因子解码，接着 进行反量化和子带综合滤波，最后输出PCM立体声音频数据。音频D/A转 换器的作用是将由音频解码器输出的PCM音频数据转换成具有左/右声道 的模拟立体声音频信号。转换过程与其他音频D/A转换器一样，也是一 种具有可编程锁相环(PLL)的立体声D/A转换器。
存储器：该机的程序存储器用了两片16Mb(1M×2bit,2Mb)的快闪存 储器Flash ROM(29LV160BE)，用来存储该机的控制程序、操作系统、 Irdeto CA系统和open TV中间件；数据存储器用了1片64Mb的 SDRAM(1M×2bit,HY57V651620D),主要用来存储加扰和解扰后的TS数据， 以及其他专用数据、OSD数据等，另外还用了1片16Mb的 SDRAM(1M×2bit,HY57V161610D)，主要用来存储解码数据和需显示的图 像数据等；E2PROM用了两片24C64(8K×2Byte)，主要用来存储频道参数 及解密用的一些专用数据。 CPU总线接口：用于CPU与其外围单元交换数据，它通过内部总线分 别与系统控制处理器CPO、存储器管理单元(MMU)和总线接口单元(BIU)实 现紧耦合连接，从而增强了CPU的通用计算功能。柔性链接口用来与复用 /分开单元相接，以增强DSP(数字信号处理）命令和应用的能力。 其中CPU是整个系统的控制中心,它通过执行Flash ROM中的控制程序 进行各种控制，通过对解调器、解码器和解复用器的内部寄存器进行读/ 写，实现对这些器件的控制。
一、数字机顶盒背景及功能 二、通用机顶盒的硬件架构 三、LSI系列机顶盒硬件分析
四、博通系列机顶盒特色分析
五、数字机顶盒的仿真应用
一、数字机顶盒背景及功能
机顶盒是一种将数字电视信号转换成模拟电视信号的 转换设备，用于接收数字电视信号，对数字信号进行解密 和解码还原，产生模拟电视信号并输出。一般模拟电视机 只有配备数字电视机顶盒，才能观看数字电视节目。一个 完整的数字电视机顶盒包括硬件平台和软件系统两大部分 。 所实现的功能主要表现在支持模拟式广播传输、数字 式广播传输和交互功能。比如接收数字电视广播节目；支 持交互式应用（如视频点播、互动游戏等）；具有电子节 目指南（EPG）功能；有条件接收功能；支持数据广播应 用功能；软件在线升级功能；Internet接入和电子邮件收 发；视频点播功能等。
其中，数字编码原理可以在机顶盒介绍中查找。
ຫໍສະໝຸດ Baidu
4、视频滤波网络与音频放大电路
视频滤波网络接在SC2005芯片的视频编码器的输出端，作为视 频编码器的输出电路，主要由滤波电容、滤波电感等器件组成。视 频滤波网络是一个低通滤波电路，用来滤掉视频信号中的高频干扰， 以保证输出视频信号的幅频特性。此外，视频滤波网络作为数字电 视机顶盒与电视机之间的接口，还能实现两者之间的阻抗匹配。 音频放大电路由运算放大器JR4558(U6)及外接的电阻、电容等 组成。JR4558是一个双运放，片内有两个运算放大器，分别用来放 大由音频D/A转换器输出的左/右声道立体声音频信号。音频放大电 路除放大音频信号外，还具有低通滤波作用，可用来滤去音频信号 中的干扰信号，以保证音频幅频特性和实现阻抗匹配。
1、工作原理
前端系统
CATV电缆上的射频电视信号输入后（博通的信号是IP包 ），先由一体化调谐器（Tuner）进行低噪声放大、滤波和变频 ，将射频信号变频为中频信号，并将中频信号送到内部的解调 芯片，由QAM解调器进行解调、去交织、T-S解码等一系列处理 ，并得到TS数据流，而后以并行或串行方式将TS送至解复用器 。
后端系统
解复用器对TS进行解扰和解复用，分解出音频／视频／专 用数据的基本码流(PES)。这些码流分别送到音、视频解码器， 经解码后还原成原始的音、视频数据。其中音频数据送到音频 D/A转换器，在音频D/A转换器中转换成两路立体声音频信号， 再由音频放大器放大后输出；视频数据送到视频编码器，在视 频编码器中转换成符合ITU-R601标准的CVBS信号和S视频信号， 经滤波网络滤波后输出。数据流传递给CPU，由CPU做相应的处 理。例如，CPU根据数据流中的选单图形数据来控制图形发生器 产生选单图形。CPU还可以根据用户选择产生相应的消息数据， 经QPSK或QAM调制后,由上行通道反馈给视频服务器。
（4）OSG单元
SC2005内部集成了高性能的OSG(On-Screen Graphics)子系 统，该子系统可产生文本和图形并叠加到解码的视频上。OSD子 系统还产生静止层、OSD层和光标层；解码子系统提供视频层； 混合器／编码器子系统产生背景颜色层，并在视频输出之前将上 述5层进行编码复合，从而根据需要显示所要输出的复合视频。 这个子系统将来自OSD子系统的图形和解码视频数据进行混合编 码,然后输出NTSC/PAL/SECAM制式的RGB/YCrCb、CVBS或S视频信 号给电视机或监视器。
CA系统
在接收加密节目时，由于该码流为用Irdeto加密方案加扰 的码流，只有解密后才能收看。加密节目的码流中包含了前端 CA系统发送来的ECM（Entitle Control Message,授权控制信息 ）、EMM(Entitle Manage Message,授权管理信息)信息，这些 信息是前端系统通过使用密钥及通用加密算法对码流数据包进 行变换处理生成的。ECM信息加密所用的初始密钥取自前端的智 能卡加密系统，加密密钥事先存在于智能卡的数据区内，加密 时通过获取函数得到密钥，密钥的安全性由智能卡的安全性来 保证。解密时，本机通过读取放置在本机智能卡中的用户授权 信息,与从TS码流中提取的ECM的节目授权信息进行比较，对于 符合条件的ECM信息即可解出其中的控制字，然后再用此控制字 对传输流进行解扰。
3、后端系统主芯片SC2005
（1）控制电路
嵌入式CPU：包含了内部总线系统和内部总线控制器、外部总 线系统和外部总线控制器、存储器接口和存储器控制器等。CPU通 过内部总线系统和内部总线控制器与SC2005芯片内的存储器、DVB 解扰器、解复用器、MPEG解码器、视频编码器、音频D/A转换器等 内部电路相接，通过外部总线系统和外部总线控制器与外部存储器 等片外器件相接，通过I2C总线与一体化调谐器、E2PROM等器件相 接。高性能微处理器CPU（类似计算机CPU）由通用寄存器、系统控 制处理器(CPO)、算术逻辑单元(ALU)和移位器所构成。寄存器支持 源操作数执行单元，并将处理结果存入旧的寄存器；CPO处理包括 中断在内的例外事件；ALU完成算术与逻辑运算以及计算地址等操 作；移位器主要完成移位操作。
2、前端系统模块
模 块 功 能 图 Tuner
工作原理
电缆调谐器包括前置放大器、PLL电路、变频器、中频放大电 路等。调谐器接收来自有线电视数字前端的RF信号，经过前置放大、 变频后转换成两路中频信号I、Q，再由A/D转换器转换成解调器所 需的数据。一体化调谐器3ED7028中的QAM解调器为ST公司生产的 STV0297单片解调器。STV0297芯片内包含两个A/D转换器、多标准 QAM解调器、具有维特比码和R-S码解码器的前向纠错(FEC)单元、 奈奎斯特平方根升余弦滤波器和允许宽范围偏移跟踪的去旋转器。 STV0297单片解调器在3-3-2小节中已有介绍，这里不再叙述。其中 的引脚功能为：RF IN和RF OUT为射频信号的输入、输出端， TUN(30V)为30V调谐电压，IF OUT为36MHZ模拟中频信号输出端， SCL和SDA为CPU通过I2C总线对调谐器进行调谐与解调控制的串行时 钟和串行数据，SYNC为输出数据包的同步信号，RESET为复位信号， VAL为数据有效信号输出，ERR为出错信号输出，CKOUT为字节／位 时钟信号输出，DATA为传输码流数据D0～Ｄ7输出。
(2) 解复用器
SC2005芯片内的解复用器包括传输流解复用器和节目流解复 用器。传输流解复用器用来将多路单载波中的多套节目分解成只 含有一套节目的节目流，节目流解复用器用来将节目流分解成只 含有音、视频和传输数据的基本码流。
工作原理
SC2005内的解复用器首先接收来自信道解码器的TS（接收 速率可达90Mbps的串行传输流和13Mbps的并行传输流），然后 自动进行传输包同步检测。一旦同步建立，就会将传输包发送 到PID（包识别符）预处理器中。PID预处理器分析输入的传输 包，检查它们的PID值，只有和PID表匹配的PID值才能通过第一 步滤波，不匹配的包被丢弃。通过PID滤波器的传输包被送到 DVB解扰码器中，经过解扰的包进入PID后处理器，在经过滤波 后，音视频PES数据直接进入A/V解码器中，而其他数据被送到 外部存储器(SDRAM-B)的循环缓冲器中，CPU能直接从存储器中 读数据。
三、LSI系列机顶盒硬件分析
主要以九洲DVC-2008CT型数字有线机顶盒的 解码板以LSI（艾萨华公司）的SC2005为核心组 成，该芯片包含了嵌入式CPU、传输流解复用器 、MPEG-2解码器、视频编码器、音频D/A转换器 等DVB解码器的主要电路。此外，该机还采用了 Shaper公司的一体化Tuner 3ED7028，大容量存 储器（两片16 Mb的Flash和64 Mb的SDRAM）， 智能卡读卡电路等，其组成框图如图3-24所示 。
5、智能卡读卡电路
二、通用机顶盒的硬件架构
工作原理
从网络（同轴电缆）传来的射频信号经数字调谐器完成射频转换、 QAM解调及前向纠错解码（FEC）处理后，由ATM处理单元进行数据包的 解复用，并将数据分为视频流、音频流和数据流。视频流由MPEG-2视 频解码器解压缩后，送入PAL/NTSC/SECAM编码器，以得到相应格式的 模拟视频信号。在此过程中，可以叠加图形发生器产生的诸如选单之 类的图形信号。音频流由MPEG-2解码后，经音频D/A转换器转换为模拟 音频信号。数据流传递给CPU，由CPU做相应的处理。例如，CPU根据数 据流中的选单图形数据来控制图形发生器产生选单图形。CPU还可以根 据用户选择产生相应的消息数据，经QPSK或QAM调制后，由上行通道反 馈给视频服务器。
（5）视频编码器
SC2005芯片内集成了一个视频编码器，它由数据控制单元、编码器、输 出接口、ＲＧＢ处理器和D/A转换器等部分组成，可对8bit或16bit的YCrCb数 字视频流进行编码处理，产生CVBS、S视频（Y/C）或RGB(SCART)视频信号， 支持包括PAL、NTSC、SECAM制式。数据控制单元主要用于对编码数据码流的 实时控制，它通过内部数据总线直接接收来自视频解码器输出单元的视频数 据。它还通过内部总线接收来自嵌入式CPU的数据命令；CPU也可以通过内部 总线读取视频编码器的状态信息，对视频编码器进行控制和监视。编码器用 于对输入的数字视频信号进行数字编码。编码前，先将输入的数字视频信号 处理成同时传输的R、G、B信号，再经过数字编码，产生亮度Ｙ和色差信号Ｕ、 Ｖ的基带信号。这些信号在视频编码器中分别经过亮、色处理后进行编码， 然后送往D/A转换器，转换后输出模拟RGB信号、全电视信号(CVBS)或Ｓ端子 信号(Y/C)，再经过外部低通滤波后，直接送到电视机中。
（3）MPEG-2解码器
SC2005芯片内的MPEG-2解码器包括I总线接口、DMA控制器、MPEG-2 A/V解码器接口、音频解码器、视频解码器、音频D/A转换器等电路。Ⅰ 总线接口为CPU访问其他子系统中的寄存器提供接口。DMA控制器用DMA 方式在MPEG-2 A/V解码器与CPU SDRAM之间传输数据。视频解码器用来 对视频PES进行解码，通过可变长度解码(VLS)、反量化、反离散余弦变 换（IDCT）和运动补偿等解码处理，还原成编码压缩前的原始图像数据， 然后输出符合IYU-R 601标准的视频数据。音频解码器用来对音频PES进 行解码，通过对音频码流进行比特分配，然后进行标度因子解码，接着 进行反量化和子带综合滤波，最后输出PCM立体声音频数据。音频D/A转 换器的作用是将由音频解码器输出的PCM音频数据转换成具有左/右声道 的模拟立体声音频信号。转换过程与其他音频D/A转换器一样，也是一 种具有可编程锁相环(PLL)的立体声D/A转换器。
存储器：该机的程序存储器用了两片16Mb(1M×2bit,2Mb)的快闪存 储器Flash ROM(29LV160BE)，用来存储该机的控制程序、操作系统、 Irdeto CA系统和open TV中间件；数据存储器用了1片64Mb的 SDRAM(1M×2bit,HY57V651620D),主要用来存储加扰和解扰后的TS数据， 以及其他专用数据、OSD数据等，另外还用了1片16Mb的 SDRAM(1M×2bit,HY57V161610D)，主要用来存储解码数据和需显示的图 像数据等；E2PROM用了两片24C64(8K×2Byte)，主要用来存储频道参数 及解密用的一些专用数据。 CPU总线接口：用于CPU与其外围单元交换数据，它通过内部总线分 别与系统控制处理器CPO、存储器管理单元(MMU)和总线接口单元(BIU)实 现紧耦合连接，从而增强了CPU的通用计算功能。柔性链接口用来与复用 /分开单元相接，以增强DSP(数字信号处理）命令和应用的能力。 其中CPU是整个系统的控制中心,它通过执行Flash ROM中的控制程序 进行各种控制，通过对解调器、解码器和解复用器的内部寄存器进行读/ 写，实现对这些器件的控制。