组合逻辑电路在任一时刻的输出信号仅仅与当时的输入信...
《数字电子技术》习题及答案
第1章 数制和码制 一、填空题1．数制转换：（011010）2 =（ ）10 =（ ）8 =（ ）16。
2．数制转换：（35）10 =（ ）2 =（ ）8 =（ ）16。
3．数制转换：（251）8 =（ ）2 =（ ）16 =（ ）10。
4．数制转换：（4B ）16 =（ ）2 =（ ）8 =（ ）10。
5．数制转换：（69）10 =（ ）2 =（ ）16 =（ ）8。
6．将二进制数转换为等值的八进制和十六进制数 （10011011001）2 =（ ）8 =（ ）16。
7．将二进制数转换为等值的八进制和十六进制数 （1001010.011001）2 =（ ）8 =（ ）16。
一、填空题答案： 1．26、32、1A ； 2．100011、43、 23； 3．10101001、A9、169； 4．1001011、113、75； 5．1000101、45、105； 6．2331、4D9； 7．112.31、4A.64。
第2章 逻辑代数基础 一、填空题1．逻辑函数Y AB A B ''=+，将其变换为与非-与非形式为 。
2．逻辑函数Y A B AB C ''=+，将其变换为与非-与非形式为 。
3. 将逻辑函数AC BC AB Y ++=化为与非-与非的形式，为 。
4．逻辑函数Y A A BC '''=+，化简后的最简表达式为 。
5．逻辑函数Y A B A B ''=++，化简后的最简表达式为 。
6．逻辑函数()()Y A BC AB ''''=+，化简后的最简表达式为 。
7. 逻辑函数Y AB AB A B ''=++，化简后的最简表达式为 。
一、填空题答案1．()()()Y AB A B '''''= ； 2．()()()Y A B AB C '''''=； 3． ()()()()Y AB BC AC ''''=； 4． Y A '=； 5．1Y =； 6．1Y =； 7．Y A B =+。
触发器练习题
一、判断题1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路（）2、RS、JK、D和T四种触发器中，唯有RS触发器存在输入信号的约束条件（）3、与非门的输入端加有低电平时，其输出端恒为高电平。
（）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
（）5、时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还与电路的上一个状态有关。
（）6、组合逻辑电路的输出只与当时的输入有关，与电路的上一个状态无关，没有记忆功能。
（）7、触发器是时序逻辑电路的基本单元。
（）8、时序逻辑电路由组合逻辑电路和存储电路构成。
（）9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。
（）10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。
（）11、译码器、比较器属于组合逻辑电路。
12、数字电路可分为组合逻辑电路和时序逻辑电路。
13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。
14、实现同一逻辑功能的逻辑电路可以不同15、译码是编码的逆过程。
16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20、七段显示译码器有共阳极和共阴极显示器两种接法.21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22、高电平有效的显示译码器可驱动共阴极接法的数码管23、低电平有效的显示译码器可驱动共阳极接法的数码管24、高电平有效的显示译码器可驱动共阳极接法的数码管25、低电平有效的显示译码器可驱动共阴极接法的数码管26、同一CP控制各触发器的计数器称为异步计数器（）27、各触发器的信号来源不同的计数器称为同步计数器（）28、1个触发器可以存放2个二进制数（）29、D触发器只有时钟脉冲上升沿有效的品种。
数字逻辑电路的分类与特点
数字逻辑电路的分类与特点从整体上来看，数字逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。
在逻辑功能方面，组合逻辑电路在任一时刻的输出信号仅与当时的输入信号有关，与信号作用前电路原来所处的状态无关；而时序逻辑电路在任一时刻的输出信号不仅与当时的输入信号有关，而且还与电路原来的状态有关。
在电路结构方面，组合逻辑电路仅由若干逻辑门组成，没有存储电路，也没有输出到输入的反馈回路，因而无记忆能力；而时序逻辑电路除包含组合电路外，还含有存储电路，因而具有记忆能力。
在时序逻辑电路中，存储电路常由触发器组成，根据这些触发器时钟接法的不同，时序分为同步时序逻辑电路和异步时序逻辑电路。
在同步时序逻辑电路中，存储电路内所有触发器的时钟输入端都接同一个时钟脉冲源，因而，所有触发器的状态（即时序逻辑电路的状态）的变化都与所加时钟脉冲信号同步。
在异步时序逻辑电路中，没有统一的时钟脉冲，某些触发器的时钟输入端与时钟脉冲源相连，这些触发器的状态变化与时钟脉冲同步，而其他触发器状态的变化并不与时钟脉冲同步。
同步时序电路的速度高于异步时序电路，但电路结构一般较后者复杂；而异步时序电路的瞬时功耗要小于同步时序电路，但各触发器不同时翻转，容易引发事故。
数字电路研究和处理的对象是数字信号，而数字信号在时间上和数值上均是离散的，因而数字电路中的电子器件通常工作在饱和区和截止区，信号通常只有高电平和低电平两种状态。
这两种状态可用二进制的1和0来表示，因而可以用二进制对数字信号进行编码。
由于数字信号的高电平和低电平表示的都是一定的电压范围，所以我们可以着重考虑信号的有无，而不必过多关心信号的大小。
数字电路主要研究电路单元系统的输入和输出状态之间的逻辑关系，即逻辑功能。
数字电路的以上特点，决定了数字电路具有速度快、精度高、抗干扰能力强和易于集成等优点，在当今的自动控制、测量仪表、数字通信和智能计算等领域，都得到了相当广泛的应用。
电子技术智慧树知到期末考试章节课后题库2024年昌吉职业技术学院
电子技术智慧树知到期末考试答案章节题库2024年昌吉职业技术学院1.晶闸管在正向电压下不导通的范围称为控制角，用θ表示，而导电范围称为导通角，用α表示。
（）答案:对2.在优先编码器电路中允许同时输入2个以上的编码信号。
（）答案:对3.时序逻辑电路一般由门电路和触发器组成。
（）答案:对4.晶闸管的文字符号为VD。
（）答案:错5.直流稳压电源中整流电路的主要原件是二极管，滤波电路的主要元件仅是电容，稳压电路的主要元件是稳压器或集成稳压器。
（）答案:错6.卡诺图中紧挨着的方格是逻辑相邻的,上下、左右相对应的方格不是相邻的。
（）答案:错7.计数器计数前不需要先清零。
（）答案:错8.与非门的逻辑功能运算口诀是有1出0，全0出1。
（）答案:错9.射极输出器的电压放大倍数AU=1。
（）答案:对10.双向晶闸由四个PN结的 NPNPN五层结构的器件，它相当于两个晶闸管反向并联。
（）答案:对11.触发器的各种功能表示方法之间是可以相互转换的。
（）答案:对12.TTL集成“与非门”电路的输入级是以多发射极三极管为主。
（）答案:对13.逻辑变量的取值只有二种可能。
（）答案:对14.单稳态触发器的两种工作状态是稳态和暂稳态。
（）答案:对15.输入级又称前置级，它是一个高性能的{差分}放大电路。
（）答案:对16.晶闸管的主要参数有{断态重复峰值电压UDRM , 反向重复峰值电压URRM ,通态平均电流IT。
（）答案:对17.组合逻辑电路和时序逻辑电路是数字电路的两大类。
逻辑门是组合电路的基本单元; 逻辑门和触发器是时序电路的基本单元。
（）答案:对18.射极输出器输入电压小，输出电压大，没有放大作用。
（）答案:错19.数字电路中的“1”和“0”只是表示两个对立的状态，不表示大小。
（）答案:对20.用万用表欧姆档测2AP9时，用R×lO档。
（）答案:对21.逻辑电路中，一律用“1”表示高电平，用“0”表示低电平。
（）答案:错22.单向晶闸管可以理解为一个正向、反向都导通可控的二极管。
数字电子技术第二套复习题
数字电子技术第二套复习题一、单项选择题（5分，共 5 题，每小题 1 分）1. 主从RS触发器的触发方式是（）。
A. 是直接触发 B. 电平触发 C. 边缘触发2. 欲使JK触发器按工作，可使JK触发器的输入端 ( )。
A. J=K=1 B. J=0,K=1 C. J=0,K=0 D. J=1,K=03. 数码寄存器的功能是（）。
A. 寄存数码和清除原有数码 B. 寄存数码和实现移位 C. 清除数码和实现移位4. 下列电路中属于时序逻辑电路的是（）。
A. 编码器 B. 计数器 C. 译码器 D. 数据选择器5. 电路如图所示，当A=0，B=1时，的正脉冲来到后D触发器（）。
A. 具有计数功能B. 保持原状态C. 置“0”D. 置“1”二、填空题（5分，共 5 题，每小题 1 分）1. n位寄存器并行输入时，n位二进制代码通过 ______ 同时存入寄存器；而串行输入则是通过一条信号线 ______ 将n位二进制代码存入寄存器。
2. 在或非门基本RS触发器中，当输入信号R、S同时有效，即R=S= ______ 时，触发器的2个输出端同时为逻辑 ______ 。
3. 一位二-十进制计数器具有 ______ 状态，至少需要 ______ 触发器。
4. 按计数值的增减，计数器分为 ______ 、 ______ 和 ______ 。
5. 单稳态触发器主要用于 ______ 、 ______ 。
三、判断改错题（5分，共 5 题，每小题 1 分）1. 指出下列各种类型的触发器中哪些能组成移位寄存器，哪些不能组成移位寄存器。
（1）基本RS触发器；（2）同步RS触发器；（3）维持阻塞D触发器；（4）利用传输延迟时间的边沿触发器。
2. 施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态。
3. 构成一个五进制计数器最少需要5个触发器。
4. 移位寄存器不能存放数码，只能对数据进行移位操作。
5. 用集成计数器的异步复位端组成的N进制计数器将出现过渡状态，而用同步置数端组成的N进制计数器没有过渡状态。
数电组合逻辑电路练习题
B FABAB√
C
FAB ×
D
F AB ×
由逻辑图写出逻辑表达式：
FY0Y3m 0m 3m 0m 3 A 2 A 1 A 0 A 2 A 1 A 0 0 A B 0 A A B B AB
数字电子技术
第 3 章 组合逻辑电路
单项选择题
14、图示为用3线 ─ 8线译码器74LS138 构成的4路数据分配器，在地
输出、输入为同或逻辑关系。
数字电子技术
第 3 章 组合逻辑电路
单项选择题
13、由3线—8线译码器芯片74LS138构成的电路如图所示，其输
出表达式为
( )。
F
&
A FABAB×
________
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
_ _74LS138
S1 S2 S3
A2 A1 A0
1
AB
分析提示
数字电子技术
第 3 章 组合逻辑电路
单项选择题
11、4选1数据选择器，地址输入量为 A1、A0 ，数据输入量为 D3、D2 、
D1、D0 , 若使输出Y = D2，则应使地址输入A1A0 =
( )。
A
00
×
B
01Βιβλιοθήκη ×C10√
D
11
×
分析提示
4选1数据选择器处于工作状态时输出逻辑表达式为： Y A 1 A 0 D 0 A 1 A 0 D 1 A 1 A 0 D 2 A 1 A 0 D 3
A 3种类型5个
√
B 3种类型4个
×
C 2种类型4个
×
D 2种类型3个
×
分析提示
实现逻辑非运算 A 及B ，需用2个非门； 实现逻辑与运算 A B 及 AB ，需用2个与门； 实现逻辑或运算 ABAB，需用1个或门。
数字电路判断题(最新整理)
0000070800、取样－保持器按一定取样周期把时域上连续变化的信号变为时域上离散变化的信号。
（）。
（a）正确（b）错误答案：a0000010801、TTL与非门的多余输入端可以接固定高电平。
（）。
（a）正确（b）错误答案：a0000010802、当TTL与非门的输入端悬空时相当于输入为逻辑1。
（）。
（a）正确（b）错误答案：a0000010803、普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。
（）。
（a）正确（b）错误答案：a0000010804、两输入端四与非门器件74LS00与7400的逻辑功能完全相同。
（）。
（a）正确（b）错误答案：a0000010805、CMOS或非门与TTL或非门的逻辑功能完全相同。
（）。
（a）正确（b）错误答案：a0000010806、三态门的三种状态分别为：高电平、低电平、不高不低的电压。
（）。
（a）正确（b）错误答案：b0000010807、TTL集电极开路门输出为１时由外接电源和电阻提供输出电流。
（）。
（a）正确（b）错误答案：a0000010808、一般TTL门电路的输出端可以直接相连，实现线与。
（）。
（a）正确（b）错误答案：b0000010809、 CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。
（）。
（a）正确（b）错误答案：a0000010810、TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。
（）。
（a）正确（b）错误答案：a0000020811、逻辑变量的取值，１比０大。
（）。
（a）正确（b）错误答案： b0000020812、异或函数与同或函数在逻辑上互为反函数。
（）。
（a）正确（b）错误答案：a0000020813、若两个函数具有相同的真值表，则两个逻辑函数必然相等。
（）。
（a）正确（b）错误答案：a0000020814、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
（）。
（a）正确（b）错误答案： b0000020815、若两个函数具有不同的真值表，则两个逻辑函数必然不相等。
数字逻辑学习通课后章节答案期末考试题库2023年
数字逻辑学习通课后章节答案期末考试题库2023年1.组合逻辑电路在任意时刻的稳定输出信号取决于____。
参考答案:此时的输入2.一块数据选择器有三个地址输入端,则它的数据输入端应有( )。
参考答案:83.最基本的逻辑关系有与非、或非、与或非三种。
参考答案:错4.用数据选择器可实现时序逻辑电路。
参考答案:错5.数据选择器和数据分配器的功能正好相反,互为逆过程。
参考答案:对6.八路数据选择器应有( )个选择控制器参考答案:37.以下哪一条不是消除竟争冒险的措施( )参考答案:利用触发器8.一片四位二进制译码器,它的输出函数有( )参考答案:16个9.逻辑变量的取值,1比0大。
参考答案:错10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
参考答案:错11.逻辑函数的常用表示方法有逻辑表达式、真值表、状态转换图。
参考答案:错12.摩根定律又称为反演定律。
参考答案:对13.组合逻辑电路是一种有记忆功能的电路。
参考答案:错14.编码与译码是互逆的过程。
参考答案:对15.CMOS或非门与TTL或非门的逻辑功能完全相同。
参考答案:对16.组合逻辑电路的设计步骤是: 1、根据设计要求，列出真值表。
2、写出逻辑函数表达式3、化简4、根据最简逻辑函数式画出逻辑图。
参考答案:对17.在组合逻辑电路中任一时刻的输出只与当时的输入有关。
参考答案:对18.计数器和数据选择器都是组合逻辑器件。
参考答案:错19.组合逻辑电路的基本单元是逻辑门。
参考答案:对20.若两个函数具有不同的真值表,则两个逻辑函数必然不相等。
参考答案:对21.优先编码器的编码信号是相互排斥的,不允许多个编码信号同时有效。
参考答案:错22.逻辑代数又称为布尔代数。
参考答案:对23.在逻辑电路中,由于电路的延迟,使输出端产生瞬间逻辑错误的尖峰脉冲称为竞争、冒险现象。
参考答案:对24.欲对全班53个同学以二进制代码编码表示,最少需要二进制的位数是( )参考答案:625.组合逻辑电路的设计方法和分析方法是一样的。
数字电路判断题
0000070800、取样－保持器按一定取样周期把时域上连续变化的信号变为时域上离散变化的信号。
（）。
（a）正确（b）错误答案：a0000010801、TTL与非门的多余输入端可以接固定高电平。
（）。
（a）正确（b）错误答案：a0000010802、当TTL与非门的输入端悬空时相当于输入为逻辑1。
（）。
（a）正确（b）错误答案：a0000010803、普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。
（）。
（a）正确（b）错误答案：a0000010804、两输入端四与非门器件74LS00与7400的逻辑功能完全相同。
（）。
（a）正确（b）错误答案：a0000010805、CMOS或非门与TTL或非门的逻辑功能完全相同。
（）。
（a）正确（b）错误答案：a0000010806、三态门的三种状态分别为：高电平、低电平、不高不低的电压。
（）。
（a）正确（b）错误答案：b0000010807、TTL集电极开路门输出为１时由外接电源和电阻提供输出电流。
（）。
（a）正确（b）错误答案：a0000010808、一般TTL门电路的输出端可以直接相连，实现线与。
（）。
（a）正确（b）错误答案：b0000010809、 CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。
（）。
（a）正确（b）错误答案：a0000010810、TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。
（）。
（a）正确（b）错误答案：a0000020811、逻辑变量的取值，１比０大。
（）。
（a）正确（b）错误答案： b0000020812、异或函数与同或函数在逻辑上互为反函数。
（）。
（a）正确（b）错误答案：a0000020813、若两个函数具有相同的真值表，则两个逻辑函数必然相等。
（）。
（a）正确（b）错误答案：a0000020814、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
（）。
（a）正确（b）错误答案： b0000020815、若两个函数具有不同的真值表，则两个逻辑函数必然不相等。
数字电路总复习题
09级4班数字电路总复习题没有DAC 、ADC 部分一、填空题1．在逻辑电路中,任意时刻的输出状态仅取决于该时刻输入信号的状态,而与信号作用前电路的状态无关,这种电路称为 ;因此在电路结构上,一般由 组合而成;2．3510= 2, 101012= 103． 电路能产生周期的脉冲波形； 电路可将正弦波变成矩形波;4．三态门具有 、 、 三种状态,因此常用于 结构中;5．右图所示的波形是一个 进制 加、减法计数器的波形;若由触发器组成该计数器,触发器的个数应为 ,它有 个无效状态,分别为 和 ;6．组合逻辑电路的设计步骤为：① ； ② ； ③简化和变换逻辑表达式,从而画出逻辑图;7．欲将一个频率为10kH Z 的矩形波变换成频率为1kH Z的矩形波,应选用 电路;8．逻辑表达式C AB Y +A CD+A BD 的最小项之和的形式是：;9．分析组合逻辑电路的步骤为：① ；② ；③ ；④ 根据真值表和逻辑表达对逻辑电路进行分析,最后确定其功能;10．为实现图逻辑表达式的功能,请将多余输入端C 进行处理只需一种处理方法其中图Y 1、Y 2为TTL 电路,图Y 3、Y 4为CMOS 电路;Y 1的C 端应 ,Y 2的C 端应 ,Y 3的C 端应 ,Y 4的C 端应 ;11．在任何时刻,输出状态只决定于同一时刻各输入状态的组合,而与先前状态无关的逻 辑电路称为 ,而若逻辑电路的输出状态不仅与输出变量的状态有关,而且还与系统原先的状态有关,则称其为 ;12．双极性三极管饱和工作状态的条件是 ;13．正与门与 门等效;CP 0Q 1Q 2Q14．“逻辑相邻”是指两个最小项________因子不同,而其余因子________;15．数字比较器是用于对两数 ,以判断其 的逻辑电路; 16．数2转化为八进制数是 ,十六进制数是 ;17．在同步计数器中,各触发器的CP 输入端应接 时钟脉冲;18．有一两端输入的TTL 与非门带同类负载门的个数为N,已知门电路的|I IS |=,|I IH |=10μA,|I OL |=15mA |I OH |=400μA 试问电路带负载门个数N= ;19．四位双向移位寄存器T4194的功能表如表所示;由功能表可知,要实现保持功能,应使 ,当1 D R ,S 1=1,S 0=0时,电路实现 功能;20．图中所示电路中,当电路其他参数不变：仅R b 减小时,三极管的饱和程度 ；仅R C 减小时,三极管的饱和程度 ,它的饱和压降U CES ;21．TTL 反相器电气特性如图所示,该门电路输入短路电流I IS = ,高电平输入电流I IH = 若带同类门,其带负载能力N ≤ ;22．由555定时器构成的施密特触发器,已知电源电压U CC =9V 其正向阈值电压U+= ；负向阈值电压U-= ,回差电压△U T = ;23．某计数器的状态转换图如图所示,试问该计数器是一个 进制法计数器,它有 个有效状态, 个无效状态,该电路 自启动;若用JK 触发器组成,至少要 个;24．单稳态触发器的特点是电路有一个 和一个 ;25．TTL 或非门多余输入端的处理是 ;7．电路中的二极管均为理想二极管,判断各二极管的状态和输出电压V o的大小;D 1 ； D 2 ；D 3 ； V O ;26．555定时器构成的单稳态触发器,该电路是触发脉冲的 触发,有两种状态： 和 ；电路要求输入信号负脉冲的宽度必须 输出脉冲宽度;27．三个JK 触发器组成的计数器,最多有效状态是 个,它是 进制计数器；若要构成五进制计数器,最少需 个触发器,它的无效状态有 个;28．在下图所示的组合电路框图中 ,若A 1 , A 2 …A m 为输入逻辑变量 ,Y 1 ,Y 2…Yn 为输出逻辑函数,其输入和输出间的函数关系可表示为Y 1 = f 1 由此可见,组合电路的输出只决定于 而与 无关;29．十六进制数64H转换为十进制数则为;30．将二进制数11010102转换成十进制数是,八进制数是,十六进制数是;31．右图为555定时器构成的输入与输出的波形,该电路t w≈电路正常工作时,要求T W t w;32．已知如图a所示各电路输出电压波形如图b所示,填写电路名称;电路1为,电路2为,电路3 ;33．施密特触发器和单稳态触发器是一种脉冲电路,多谐振荡器是一种脉冲电路;34．若在时钟脉冲高电平期间RS端信号不发生变化,则同步RS触发器的状态变化是在时钟脉冲发生的,主从RS触发器的状态转变是在时钟脉冲发生的;35．TTL与非门电路中,为了提高工作速度采到了以下措施：1 ,2 ,3 ;二、选择题1．用555定时器组成的三种应用电路如下图所示,其中图a对应电路名称是,图b对应电路名称是,图c对应电路名称是;⑴施密特触发器；⑵单稳态触发器；⑶多谐振荡器;2．以下单元电路中,具有“记忆”功能的单元电路是：A、运算放大器；B、触发器；C、TTL门电路；D、译码器；3．以下各电路中属于组合逻辑电路有;A、编码器B、译码器C、寄存器D、计数器4．在数字电路中,晶体管的工作状态为：A、饱和；B、放大；C、饱和或放大；D、饱和或截止；5．图a 由555定时器组成的何种电路 ,已知图a 输入,输出脉冲波形如图b 所示,则输出脉冲的宽度Tw=A 单稳态触发器B 施密特触发器C 多谐振荡器⑴T W =⑵T W =⑶T W =2RC6．电路如图所示,指出能实现1n n Q AQ +=的电路是 ,实现1n n Q A Q +=的电路是 ,实现1n n Q A Q +=+的电路是 ;7．下图所示波形是一个 进制加法计数器的波形图;试问它有 个无效状态;A 二；B 四 ；C 六；D 八8．半加器的逻辑关系是A 、与非B 、或非C 、 与或非D 、异或9．有四个触发器的二进制计数器,它们有 种计数状态;A 、8B 、16；C 、 256D 、64;10．下列函数中等于A 的是 ;A 、A+1B 、A+A D 、AA+B11．图中所示电路中图 的逻辑表达式AB F =12．摩根定律反演律的正确表达式是：A 、;B A B A ⋅=+ B 、;B A B A +=+C 、;B A B A +=+D 、;B A B A ⋅=+13．在555定时器组成的三种电路中,能自动产生周期为T=R 1+2R 2C 的脉冲信号的电路是 ; ⑴施密特触发器 ；⑵单稳态触发器 ；⑶多谐振荡器;14．指出四变量A 、B 、C 、D 的最小项应为A 、)(D C AB + B 、DC B A +++C 、D C B A +++ D 、CD B A15．右图CT54H 系列的TTL 门电路的输出状态A 、高电平B 、低电平C 、高阻态D 、无法确定；16．指出下列各种类型的触发器中能组成移位寄存器的应该是A 、基本RS 触发器B 、同步RS 触发器C 、主从结构触发器D 、维持阻塞触发器；17．下列说法正确的是：A 、单稳态触发器是振荡器的一种B 、单稳态触发器有两个稳定状态C 、JK 触发器是双稳态触发器D 、振荡器有两个稳定状态18．图示为一简单的编码器,其中E 、F 、G 是一般信号,A 、B 是输出二位二进制代码变量,今令 AB = 10 ,则输入的信号是 ;A 、EB 、FC 、G19．设所有触发器的初始状态皆为0,找出下图各触发器在时钟信号作用下输出电压波形不为0的是： 图 ;20．组合逻辑电路任何时刻的输出信号与该时刻的输入信号 ,与电路原来所处的状态A 、关,无关B 、无关,有关C 、有关,无关D 、有关,有关21．在函数K=AB+CD 的真值表中,F=1的状态有多少个A 、2B 、4C 、6D 、7；E 、1622．电路如图所示,这是由定时器构成的：A 多谐振荡器B 单稳态触发器C 施密特触发器D 双稳态触发器23．如图所示TTL 电路中逻辑表达式为Y=A+B 的是 ;24．欲将一正弦波信号转换为与之频率相同的矩形脉冲信号,应采用：A 、单稳态触发器B 、施密特触发器C 、 A/D 转换器 D 、移位寄存器25． 74LS138是３线—８线译码器,译码为输入低电平有效,若输入为A 2A 1A 0=100时,输出01234567Y Y Y Y Y Y Y Y 为A 、00010000B 、11101111C 、D 、0000010026．下列数中最小数是 ;A 、 2610B 、10008421BCDC 、100102D 、37827．下列触发器中只有计数功能的是 ;A 、RS 触发器B 、JK 触发器C 、D 触发器 D 、T 触发器28．逻辑电路如图所示,其逻辑函数式为： A 、;B A B A + B 、;AB B A +C 、;B A B A +D 、;A AB +29．在图中,选择能实现给定逻辑功能A Y =的电路 ;30．TTL 与非门中多余的输入端应接电平是：A 、低B 、高C 、地D 、悬空31．特性征方程中含有约束条件的触发器是：A 、主从RS 触发器B 、主从JK 触发器C 、JK 边沿触发器D 、D 边沿触发器32．CMOS 传输门相当于一个：A 、与门B 、非门C 、或门D 、开关33．不能用来描述组合逻辑电路的是：A 、真值表B 、卡诺图C 、逻辑图D 、驱动方程34．下列电路中,不属于组合电路的是：A 、数字比较器B 、寄存器C 、译码器D 、全加器35．下列逻辑代数运算错误的是：A 、A+A=AB 、A 0=⋅AC 、A ·A = 1D 、A+1=A36．NMOS 管的开启电压U GSth =2V 外加漏源电压U DD =10V ,为使管子截止,则要求U GSth1 >2V 2=2V 3<2V37．二进制数B 转换为十进制数则为：A 、B 、11.75C 、D 、38．JK 触发器的特征方程为：A 、1n n n J K Q Q Q +=+B 、 Q Q n n K J +=+1C 、 Q Q n n K J +=+1D 、 Q Q nn K J +=+139．二进制加法计数器从0 计到十进制数12时,需要个 触发器构成,它有 个无效状态;A 、4B 、3C 、8D 、1640．下列逻辑代数运算错误的是：A 、A 00=⋅B 、A+1=AC 、A A =⋅1D 、A+0=A41．如图所示CMOS 电路中逻辑表达式Y=A 的是 ;42．逻辑函数LA 、B 、C 、D=()()15.14.13.12.11.109,6,5,2,1d m +∑ 化简结果为：A 、D C A D CB DC A ++ B 、D C A D C B CD A ++C 、D C D C + D 、CD D C +43．当Cr=0时,移位寄存器处于状态：A 、保持B 、左移C 、右移D 、清除三、判断题1．编码器,译码器,数据选择器都属于组合逻辑电路;2．请将下列触发器的特性方程与其对应触发器用线连接起来特性方程中,触发器的输入端用字符A 、B ……．表示;1 T 触发器 a 1n n n Q AQ BQ +=+2 RS 触发器 b 1n Q A +=3 JK 触发器 c 1 0n n Q A BQ AB +=+=4 D 触发器 d 1n n n Q AQ A Q +=+3．化简逻辑函数,就是把逻辑代数式写成最小项和的形式;4．对于TTL 数字集成电路来说,在使用中应注意：电源电压极性不得接反,其额定值为5V;5．主从RS 触发器能够克服空翻,但不能消除不定态;6．二进制加法计数器从0计数到十进制24时,需要5个触发器构成,有7个无效状态;7．在所示的反向器电路中,为了加深三极管的饱和深度,可以采用下列方法中的哪一种 在可以采用的方法后面画√,在不可以采用的方法后面画×;1三极管的β 2减小R C3减小R 2 4减小E Q5 加大R 38．“同或”逻辑关系是,输入变量到值相同输出为1；取值不同,输出为零;9．有8个触发器数目的二进制计数器,它具有256个计数状态;10．单稳态触发器中,欲加大输出脉冲宽度,可增加输入脉冲宽度;11．某一时刻编码器只能对一个输入信号进行编码;12．要实现图中各TTL 门电路输出端所示的逻辑关系,各电路的解法是否正确a b c d13．常用逻辑门电路的真值表如下表所示,试判断它们分别属于哪种类型门电路．即F 1、F 2、F 3、F 4和F 5分别属于何种常用逻辑门;F 1 ；F 2 ；F 3 ； F 4 ；F 5 ;14．用二进制代码表示某一信息称为编码;反之把二进制代码所表示的信息翻译出来称为译码;15．数字钟计时是否准确主要取决于计数器的精度;16．N 进制计数器可以实现N 分频；17．利用卡诺图化简逻辑表达式时,只要是相邻项即可画在包围圈中;18．下图是用D 触发器组成的寄存器电路;当在u i 端随CP 脉冲依次输入1011时,经过四个CP 脉冲后,串行输出端的状态是1011;Q 1Q 2Q 3Q 4的初始状态是0000;19．TTL 与非门输出端不能并联使用；20．为了确保逻辑输出的确定性,JK 触发器的J 和K 输入端不能同时为逻辑高电平1 ;21．译码器、计数器、全加器、寄存器都是组合逻辑电路;22．判断图中所示各CMOS 电路的逻辑表达式是否正确;对者√ 错的打×;23．C B A Y ⋅=的对偶式是C B A Y ++='24．连续异或85个“1”的结果是0 ;25．全加器的输出不仅取决于输入,同时还取决于相邻低位的进位,因此说全加器属于时序逻辑电路;26．当TTL 门电路的输入端接地时,才称之为该输入端所接为逻辑低电平;27．四位移位寄存器经过4个CP 脉冲后,四位数码恰好全部移入寄存器,因此可以得到四位串行输出;28．对于TTL 数字集成电路来说,在使用中应注意：不使用的输入端接1;29．数据选择器能从多个输入信号中选择2个信号送到输出器;A B F 1 F 2 F 3 F 4 F 5 0 0 0 1 0 0 1 0 1 1 1 0 1 0 1 0 1 1 0 1 0 1 1 0 0 1 1 030．两个不同最小项乘积恒为零;31．如果在时钟脉冲CP=1的期间,由于干扰的原因使触发器的数据输入信号经常有变化,此时不能选用TTL 主从型结构的触发器,而应选用边沿型和维持阻塞型的触发器;32．对于低电平输入有效的基本RS 触发器,其RS 端的输入信号不得同时为低电平;33．对于高电平输入有效的基本RS 触发器,其RS 端的输入信号不得同时为高电平;34．判断下图所示各触发器中哪些触发器的状态1n n Q Q += ;35．要实现图中各TTL 电路输出端所示的逻辑关系,各电路的接法是否正确;36．图中均为TTL 电路,试问哪些电路能实现CD AB +的逻辑关系37．C B A Y ⋅=的对偶式是C B A Y ++=' ;38．TTL 与非门输入端可以接意值电阻;39．对于TTL 数字集成电路来说,在使用中应注意;输入端可以串有电阻器,但其数值不应大于关门电阻;四、计算题本题分,共题1．利用卡诺图化简:Y+ABCABD++=++CADCDCABDCA2．试分析下图时序电路的逻辑功能,写出驱动方程状态方程和输出方程;3．分别写出如图所示的各触发器次态的逻辑函数表达式;4．写出如图所示电路逻辑表达式,并将其化简后用最简单的组合电路实现此组合电路; 5．如图a所示逻辑电路,已知CP为连续脉冲,如图b所示,试画出Q1,Q2的波形;6．用5G555设计一个多谐振荡器,要求输出脉冲的振荡频率为f 0 = 20KHz 占空比D = 25% ;7．图a 是555定时器构成的单稳态电路,已知u i 和u c 的波形见图b;1对应画出u o 的波形;2估算脉宽t w 的数值;8．十进制计数器T4160构成的计数器电路如图所示,试分析该电路是几进制计数器,画出状态转换图;T4160的功能表见下表;9．用代数法将下列函数化简为最简与或表达式; 1;)(AC BC AB C B A ABC Y ++⋅+++= 2G BC E C B D C B C D AC B A Y +++++=10．在图中所示的时序电路中,X 为控制信号,Q 1、Q 2为输出信号,CP 为一连续脉冲;1画出其状态转换图;2说明电路的功能;11．设计一多数表决电路;要求A 、B 、C 三人中只要有半数以上同意,则决议就能通过;但A 还具有否决;计算振荡器振荡12．用555定时器组成的多谐振荡器电路如下图所示,已知：V cc=15V,R1=R2=5K,C=F周期T;13．设计一个组合电路,其输入是十进制数的8421编码,输出为3循环码,见真值表;14．某产品有A、B、C、D四项质量指标;规定：A必须满足要求,其它三项中只要有任意两项满足要求,产品算合格,试列出真值表,通过卡诺图求出产品合格的最简与或表达式,并画出用与非门实现的逻辑图;15．电路如图所示,已知：CMOS与非门U OL=0V、U OH=5V、I OH=、三极管β=40、U BE=、U CES=;为实现F=AB的逻辑功能,求R b的取值范围;16．如图所示电路图中,试问在哪些输入情况输出Z=117．已知OC 门I OL ≤25mA 、I OH ≤100,用OC 门驱动三极管电路;已知三极管β=20、U BES =、U CES =;求电路中R b 的到值;18．1证明等式：C AB C B C A AB +=++2化简函数：Y 1=∑mn 0,1,3,5,8,9+∑d 10,11,12,13,14,1519．试分析如图所示电路,写出驱动方程,状态方程,画出状态图,说明计数器类型;20．触发器电路如图所示,试根据CP,A,B 的波形,对应画出输出端Q 的波形,设触发器的初试状态为0;21．下图是555定时器构成的施密特触发器,已知电源电压V CC =12V ,求：1电路的U T+,U T-和△U T 各为多少2如果输入电压波形如图,试画出输出u O 的波形;3若控制端接至+6V ,则电路的U T+,U T-和△U T 各为多少22．将下图所示电路化简成最简与或表达式;23．试判断如图所示电路中硅三极管工作在什么状态 并求集电极电位;五、综合题1．分析下图时序电路的逻辑功能,写出电路驱动方程状态方程,画出状态转换图;2．分析图中所示的时序电路;写出电路的驱动方程和状态方程；画出完整的状态转换图,画出时序图至少有六个CP;假设触发器的初态均为0;3．由理想二极管组成的幅度选择电路如图所示,试求电路的输出电压U O 值,电流I 值;4．试用图中所示的或非门实现下列函数：1;1A F = 2;2AB F = 3;3B A F += 4;4B A F ⊕=5．在各种功能的触发器中,若输入端用A,B 单端输入用A,双端输入A,B 表示,请根据表对应写出JK 触发器,D 触发器和T 触发器的现状;6．写出图中所示电路的最简与或表达式;7．下图所示是一什么电路,其特点是什么8．化简图所示的电路,要求化简后的电路逻辑功能不变;9．用卡诺图化简下列函数,并用与非门画出逻辑电路图;FA 、B 、C 、D=Σ0、2、6、7、8、9、10、13、14、1510．画出如图所示各触发器在时钟脉冲作用下输出端的电压波形;设所有触发器的初始状态皆为Q = 0;11．1或非门能否作反相器使用若可以其输入端如何连接2写出下图CMOS 门电路输出函数式：12．画出如图时序电路的状态转换图和时序图;13．已知逻辑函数A C C B B A F ++=,试用真值表,卡诺图及逻辑图表示;14．有一个“与非”门组成的基本S-R 锁存器2当输入脉冲如图b波形时重复上述练习;15．根据要求完成下列各题;利用二输入端与非门组成非门、与门、或门、或非门和异或门,要求列出表达式并画出最简逻辑图;16．分析如图所示逻辑电路的逻辑功能,设各触发器的初始状态均为“0”,试列出它的表达式,画出Q0、Q1、Q2的工作波形图;17．电路如图所示,写出状态方程,列状态转换表,画出状态转换图,并说明该电路的逻辑功能;1写出电路的驱动方程和状态方程；2画出状态转换图,判断能否启动；3说明该电路的逻辑功能;。
维修电工技师培训教材 题库
维修电工技师培训教材（题库）一、是非题（是画√，非画×）1、线圈自感电动势的大小，正比于线圈中电流的变化率，与线圈中电流的大小无关。
（√）2、当电容器的容量和其两端的电压值一定时，若电源的频率越高，则电路的无功功率越小。
（×）3、在RLC 串联电路中，总电压的有效值总是大于各元件上的电压有效值。
（×）4、当RLC 串联电路发生谐振时，电路中的电流将达到其最大值。
（√）5、磁路欧姆定律适用于只有一种媒介质的磁路。
（×）6、若对称三相电源的U 相电压力)60sin(100°+=t u U ωV ，相序为 U －V －W ，则当电源作星形联结时线电压)90sin(2.173°+=t u UV ωV 。
（√） 7、三相负载作三角形联结时，若测出三个相电流相等，则三个线电流也必然相等。
（×）8、带有电容滤波的单相桥式整流电路，其输出电压的平均值与所带负载的大小无关。
（×）9、在硅稳压管的简单并联型稳压电路中，稳压管应工作在反向击穿状态，并且应与负载电阻串联。
（×）10、从当晶体管的发射结正偏时，晶体管一定工作在放大区。
（×）11、画放大电路的交流通道时，电容可看作开路，直流电源可视为短路。
（×）12、放大器的输入电阻是从放大器输入端看进去的直流等效电阻。
（×）13、对于NPN 型晶体管共发射极电路，当增大发射结偏置电压外。
时，其输入电阻也随之增大。
（×）14、晶体管是电流控制型半导体器件，而场效应晶体管则是电压控制型半导体器件。
（√）15、单极型器件是仅依靠单一的多数载流子导电的半导体器件。
（√）16、场效应管的低频跨导是描述栅极电压对漏极电流控制作用的重要参数，其值越大，场效应管的控制能力越强。
（√）17、对于线性放大电路，当输入信号幅度减小后，其电压放大倍数也随之减小。
（×）18、放大电路引入负反馈，能够减小非线性失真，但不能消除失真。
电路任意时刻的输出状态只与同一时刻各输入状态有关
电路任意时刻的输出状态只与同一时刻各输入状态有关，而与前一时刻电路的输出状态无关。
这类电路称为（组合逻辑电路）。
1、组合逻辑电路的结构特点是：电路中不包含（记忆）功能的元件，仅仅由各种（门电路）组合而成。
2、用二进制符号0和1组成的一组代码来表示某个具有特定含义信息的过程称为（编码）。
3、同一时刻只允许多状态信息的一个状态有效，而且他状态必须全部无效的编码器称为（普通）编码器。
同一时刻允许几种状态同时有效，但电路只对其中优先级别特别高的状态进行编码的编码器称为（优先）编码器。
4、编码器的输入是（一串高、低电平）。
编码器的输出是( 一组代码)。
5、译码器的输入是（一组代码）。
编码器的输出是( 一串高、低电平)。
6、将输入信息编成二进制代码的逻辑电路称为（二进制编码器）。
在二进制编码器中，若输入信号的状态数是17，那么输出变量的位数应该是（5位）。
7、一个输入信号经不同路径传送后又重新汇合到某个门，若途经的门的级数不同，或因门之间的t pd的差异，导致达到汇合点的时间有先有后，从而产生瞬间的错误输出，这一现象称为（竞争冒险）。
8、消除冒险的方法有多种，请选择两种填进括号中：（修改逻辑设计）、（引入先通脉冲）。
9、电路任意时刻的输出状态不但取决于当时的各输入信号，还与电路原来的状态有关。
这类电路称为（时序逻辑电路）。
10、时序逻辑电路是由（组合逻辑电路）和具有记忆功能的（触发器）组成。
11、时序逻辑电路分为（同步）时序逻辑电路和（异步）时序逻辑电路两大类。
若所有触发器的时钟信号都接在一起……这个就是（同步）时序逻辑电路；若不是全部而只是部分触发器的时钟信号都接在一起……这个就是（异步）时序逻辑电路。
12、触发器是构成时序逻辑电路的另一种（基本逻辑单元）。
双稳态触发器有（0）和（ 1 ）两个稳定的输出状态，是具有（记忆）功能的元件。
13、根据逻辑功能的不同，触发器可以分为（RS ）、（JK ）、（ D ）、（T ）等几种类型。
06计算机网络班电子技术(数字电路)重修补考复习题...
QQ 06计算机网络班《电子技术（数字电路）》重修补考复习题及答案一、 填空题 1、组合逻辑电路是由基本逻辑电路单元组成，其特点是 不论任何时候输出信号仅仅取决于当时的输入信号，而与电路原来所处的状态无关。
2、在8421BCD 编码器中，按下“3”键，输出4位二进制代码DCBA 为 0011 。
3、基本RS 触发器的Sd 称为置 1 端或置位 端。
d R 称为置 0 端或 复位 端。
45、时序逻辑电路的显著特点具有记忆功能(见284) ，其输出信号不仅与 当时的输入信号 有关，而且还与 电路原来所处的状态 有关。
6、译码是编码的逆过程，是将给定的代码的特定含义“翻译”出来的过程。
完成译码操作的电路称为译码器7、能够存储一位二进制数码的基本单元电路称为触发器，它是由 门电路 组合而成的。
8、寄存器由触发器组成，是一个具有暂时存放、取出数据或代码功能的部件。
9、一个触发器可存储一位二进制码，所以n 位代码寄存器应由n 个触发器组成。
寄存器一般可以分为 代码寄存器 和 移位寄存器 。
10、多位数据同时进入寄存器的各触发器，又同时从各触发器输出端输出，这种数据输入输出方式称为 并行输入和并行输出 ，相应的数据称为 并行数据 。
11、而数据一位一位输入和输出寄存器的输入输出方式称为 串行输入和串行输出 ，相应的数据称为 串行数据 。
12、计数器是用来对输入脉冲个数进行计数的电路，它是利用 触发器的计数翻转功能 来实现计数的。
13、按触发器有无统一的时钟脉冲控制，计数器分同步式和异步式。
14、触发器具有两个稳定状态是“0”态和“1”态 。
15、如图电路，已知Qn=0，若要使Qn+1=1，则输入 J= 1 ，K= 0或1 ，CP 为 ↓ 。
16、数字电路中的晶体管起 开关 作用。
二、 选择题1、在下列电路中，属于组合逻辑电路的是（ A ） A 、编码器 B 、计数器 C 、寄存器2、对17个输入信号编码，应选用（ C ）位二进制编码器 A 、3 B 、4 C 、53、在分段式显示原理中，七段线段的排列为（ A ）4、在二进制编码器中若输出端有3个，则输入端的数目最多为（ Ｃ ） A ）１０ ； B ）6 ； Ｃ）８５、能从多个输入数据中选择一路输出的逻辑电路，是（Ａ ）。
3组合逻辑电路习题解答
自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．010 14．数据分配器和 有着相同的基本电路结构形式。
数字电路习题及参考答案2
数字电路习题及参考答案2单项选择题1.下列电路属于组合逻辑电路的是（）。
A、全加器B、寄存器C、计数器D、触发器答案：A2.若所设计的编码器是将31 个一般信号转换成二进制代码，则输出应是一组N=（）位的二进制代码。
A、3B、4C、5D、6答案：C3.对TTL与非门多余输入端的处理，不能将它们（）。
A、与有用端连在一起B、悬空C、接高电平D、接地答案：D4.如果要判断两个二进制数的大小或相等，可以使用（）电路。
A、译码器B、编码器C、数据选择器D、数据比较器答案：D5.主从JK触发器是在（）。
A、CP下降沿触发B、CP上升沿触发C、CP=1的稳态下触发D、与CP无关答案：A6.当优先编码器的几个输入端（）出现有效信号时，其输出端给出优先权较高的输入信号的代码。
A、同时B、先后C、与次序无关答案：A7.多位数值比较器比较两数大小顺序是（）。
A、自高而低B、自低而高C、两种顺序都可以D、无法判断答案：A8.在大多数情况下，对于译码器而言（）。
A、其输入端数目少于输出端数目B、其输入端数目多于输出端数目C、其输入端数目与输出端数目几乎相同答案：A9.将BCD代码翻译成十个对应的输出信号的电路有（）个输入端。
A、3B、4C、5D、6答案：B10.下列选项不能消除竞争冒险的是（）。
A、接入滤波电容B、引入选通脉冲C、改变输入信号D、修改逻辑设计答案：C11.同步触发器的同步信号为零时，现态为1，次态为（）。
A、无法确定B、0C、1D、以上说法都不对答案：C12.对同一逻辑门电路，分别用正逻辑与负逻辑表示，则满足（）关系。
A、对偶B、互非C、相等D、无任何关系答案：A13.由与非门构成的基本R、S触发器输入端，则约束条件为（）。
A、RS=1B、R+S=0C、RS=0D、R+S=1答案：C14.下列电路中，不属于组合逻辑电路的是（）。
A、译码器B、计数器C、编码器D、数据分配器答案：B15.32位输入的二进制编码器，其输出端有（）位。
工业机器人模拟试题6
工业机器人模拟试题61.最早提出工业机器人概念,并申请了专利的是（）。
A、戴沃尔(正确答案)B、约瑟夫•英格伯格C、理査德•豪恩D、比尔•盖茨2.装配过程中,装配零、部件、外构件,应使其标记处于便于（）.如安装插座时,其方向标志或卡口标志位置应向上。
A、标志的方位B、观察的方位(正确答案)C、统一的方位D、规定的方位3.中国在机器人足球国际赛场上金牌零的突破是在（）年。
A、1995B、1996C、1998D、1999(正确答案)4.直流伺服电机稳定性好,但只能在较窄的速度范围内运行。
对错(正确答案)5.在自动模式下,使能键是无效的。
对(正确答案)错6.在转子回路串入附加直流电动势的串级调速系统中,只能实现低与同步转速以下的调速。
对(正确答案)错7.在一个机器人工作站中有两个传感器,一个测量工件的大小,一个测量工件的颜色,然后把数据整合起来,属于传感器的（）。
A、同测性B、竞争性C、互补性(正确答案)D、整合性8.在谐波减速器中,一般刚轮比柔轮（）。
A、多一齿B、少一齿C、多二齿(正确答案)D、少二齿9.在下列调速回路中,（）为功率适应回路。
A、限压式变量泵和调速阀组成的调速回路B、差压式变量泵和节流阀组成的调速回路(正确答案)C、定量泵和旁通型调速阀(溢流节流阀)组成的调速回路D、恒功率变量泵调速回路10.在任意时刻,组合逻辑电路输出信号的状态,仅仅取决于该时刻的输入信号。
对(正确答案)错11.在绝对式位置测量中,任一被测点的位置都由一个固定的坐标原点算起,每个被测点都有一个相应的对原点的测量值。
对(正确答案)错12.在继电器控制线路中,自保持控制可以通过（）环节来实现。
A、互锁B、自锁(正确答案)C、联锁D、延时13.在机构中由两构件通过点或线的接触面而构成的运动副叫（）。
A、低副B、中副C、高副(正确答案)D、机械14.在机构中,每一构件都以一定的方式与其他构件相互连接,这种由两个构件直接接触的可动连接称为运动副。
组合逻辑电路在任一时刻的输出信号仅仅与当时的输入信...
1R D 1D 1CP 1S D 1Q 1Q GND
集成负边沿 JK 触发器 这两种 常用的集成负边沿 JK 触发器有 74S112(T3112)和 74LS112(T4112)等， 触发器均为双 JK 触发器。它们有相同的逻辑功能和相同的管脚排列。
4.2 触发器的电路结构与动作特点 4.2.1 基本 RS 触发器的电路结构与动作特点
一、电路结构与工作原理
Q
Q
＆
＆
R S
Q
Q
S
R
图 4.1 两与非门组成的基本 RS 触发器 (a)逻辑符号 (b)逻辑图 两与非门构成，低电平有效。 逻辑表达式
Q n +1 = S Q n
Q n +1 = RQ n
逻辑功能
J=0、K=1 时， Q n +1 = 0 ，置“0” ； J=0、K=0 时， Q n +1 = Q n ，保 持； J=1、K=1 时， Q n +1 = Q n ，计 数。
表 4.2.1 JK 触发器的功能表
J 0 0 0 0 1 1 1 1 K 0 0 1 1 0 0 1 1
Qn
0 1 0 1 0 1 0 1
Qn
0 1 0 1
Q n +1
0 0 1 1
功 能 置 “0” 置 “1”
D=0 0
Q n +1 = D
D=1 1 D=0 D=1
四、T 触发器
表 T 触发器功能表
T 0 0 1 1
Qn
0 1 0 1
Q n +1
0 1 1 0
功 能
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图
边沿 JK 触发器的波形图
4.3 触发器的逻辑功能及其描述方法 4.3.1 触发器按逻辑功能的分类
一、RS 触发器 表 4.3.1 同步 RS 触发器的功能表
J 0 0 0 0 1 1 1 1 K 0 0 1 1 0 0 1 1
特性方程
Q
n
Q
n +1
功 能 保 持 置 “0” 置 “1” 计 数
V CC 2R D 2D 2CP 2S D 2Q 2Q 14 74LS74 1 7 8
1R D 1D 1CP 1S D 1Q 1Q GND
集成负边沿 JK 触发器 这两种 常用的集成负边沿 JK 触发器有 74S112(T3112)和 74LS112(T4112)等， 触发器均为双 JK 触发器。它们有相同的逻辑功能和相同的管脚排列。
4.2 触发器的电路结构与动作特点 4.2.1 基本 RS 触发器的电路结构与动作特点
一、电路结构与工作原理
Q
Q
＆
＆
R S
Q
Q
S
R
图 4.1 两与非门组成的基本 RS 触发器 (a)逻辑符号 (b)逻辑图 两与非门构成，低电平有效。 逻辑表达式
Q n +1 = S Q n
Q n +1 = RQ n
逻辑功能
Q
n
Q
n +1
功 能 保 持 置 “0” 置 “1” 计 数
J ＝0 K ＝×
Q n +1 = J Q n + KQ n
J ＝1 K ＝×
0 1 0 1 0 1 0 1
0 1 0 0 1 1 1 0
0
1
J ＝× K ＝0
J ＝×
三、D 触发器 表 4.2.3 D 触发器的功能表
D 0 0 1 1
特性方程：
Qn
0 1 0 1
Q n +1
0 0 1 1
功 能 置 “0” 置 “1”
D=0 0
Q n +1 = D
D=1 1 D=0 D=1
四、T 触发器
表 T 触发器功能表
T 0 0 1 1
Qn
0 1 0 1
Q n +1
0 1 1 0
功 能
T=0 0
T=1 1 T=1 T=0
保 持 计 数
图 5-10
特性方程：
CP=0 时，Q3=Q4=1，Q 不变，触发器处于稳态，同时， Q5 = D ，Q6=D，接
受输入信号 D；
CP 由 0 变 1 时，触发器翻转， Q3 = Q5 = D ， Q4 = Q6 = D ，使 Q=D； CP=1 时，输入信号被封锁。 若 Q3=0，则经 4 线封锁 G5；若 Q4=0 时通过 3 线封锁 Q6，通过 1 线封锁 G3， 所以，此时 Q3、Q4、Q5、Q6 的状态与无关。 总之，该触发器在 CP 正跳沿前接受输入信号，正跳沿时翻转，正跳沿后输 入被封锁。 RD、SD 为直接清零端，低电平有效。
4.4 触发器逻辑功能的转换 4.4.1 集成触发器
集成维持阻塞 D 触发器 常用的集成维持阻塞触发器有 7474（T1074） 、74H74(T2074)、74S74(T3074) 和 74LS74(T4074)，这四种触发器均为双 D 触发器。它们有相同的逻辑功能和相 同的管脚排列。 表 D 触发器的功能表 管脚排列
R ＝× S ＝0
Q n +1 = S + RQ n
R•S = 0
R ＝0 S ＝1
0 1 0 1 0 1 0 1
0 1 0 0 1 1 1 0
（约束方程）
0
1
R ＝0 S ＝×
R ＝1 S ＝0
图 RS 触发器的状态转换图 二、JK 触发器 表 4.2.1 JK 触发器的功能表 特性方程：
J 0 0 0 0 1 1 1 1 K 0 0 1 1 0 0 1 1
S =0 S =1
S =1
R =1
R=0
Q n +1 = 1 Q n +1 = 0 Q n +1 = Q n
Q n +1 = Q n +1 = 1
Q n +1 = 0 Q n +1 = 1
置“1” 置“0” 不 不 变 定 表 4.2.2 简化功能表
R =1
R=0
S =0
表 4.2.1
S 0 0 0 0 1 1 1 1
4 触发器 4.1 概述
组合逻辑电路在任一时刻的输出信号仅仅与当时的输入信号有关；而时序逻 辑电路在任一时刻的输出信号不仅与当时的输入信号有关， 而且与电路原来的状 态有关。 从结构上看，组合逻辑电路仅由若干逻辑门组成，没有存储电路，因而无记 忆能力； 而时序逻辑电路除包含组合电路外， 还含有存储电路， 因而有记忆功能。 组合逻辑电路的基本单元是门电路；时序逻辑电路的基本单元是触发器。 触发器是能够存储一位二值信号的基本单元电路，它必须具备以下两个基本 特点： 第一， 具有两个能自行保持的稳定状态，用来表示逻辑状态的 0 和 1，或二 进制数的 0 和 1。 第二， 根据不同的输入信号可以置成 1 或 0 状态。 第三， 在输入信号消失以后，能将获得的新状态保存下来。 触发器的分类方式有很多种，按电路结构可分为：基本 RS 触发器、同步触 发器、主从触发器、边沿触发器（包括维持阻塞触发器）等，不同电路结构的触 发器有不同的动作特点。 按逻辑功能可分为：RS 触发器、D 触发器、JK 触发器、T 和 T′触发器等 几种类型。
Q
Q 2
RD
& &
R′
& &
1 S′ D 3 S′ ②
SD
′ RD ① 4 ③
&
D
6 ④
&
5
CP
(a) 图 4.8 维持阻塞 D 边沿触发器 (a) 逻辑电路 (b)逻辑符号 表 4.2.3 D 触发器的功能表
D 0 0 1 1
(b)
Qn
0 1 0 1
Q n +1
0 0 1 1
功 能 置 “0” 置 “1”
4.2.4 边沿触发器的电路结构和动作特点
一、电路结构与工作原理 利用传输延迟时间的边沿触发器
Q Q
≥1 & A & B S Q3 &
G1
G2
≥1 & C & D R Q4 Q Q
J
CP
K
G3
G4
& J CP K
J
CP (a )
K (b )
图 4.7 利用传输延迟时间的边沿触发器 (a)逻辑电路 (b)逻辑符号 与非门 G3、G4 的平均延迟时间比与或非门 G1、G2 构成的基本触发器的平均 延迟时间要长。A、D 门的输出分别是 Q1 和 Q2 CP=0 时，Q3=Q4=1，Q1=Q2=0，Q 不变； CP 由 0 变 1 时，触发器不翻转，为接受输入信号作准备。 由于与非门 G3、G4 的平均延迟时间比与或非门 G1、G2 构成的基本触发器的 平均延迟时间要长，GA、GD 门先打开，此时 Q3=Q4=1，CP=1，所以 Q 依然不变。 CP 由 1 变 0 时触发翻转。 Q3、Q4 状态由 J、K 决定，CP 由 1 变 0 时，GA、GD 门关闭，Q1=Q2=0，G13、 G23 门打开，Q 由 Q3、Q4 决定，触发器翻转。 CP=0 以后，G3、G4 又被封锁。 维持阻塞边沿触发器 Q 由 CP 出发沿到来前一瞬间的输入信号状态决定。
Q n +1
0 1 0 0 1 1 1 0
功 能 保 持 置 “0” 置 “1” 计 数
CP J K
Q主 Q主 Q Q t1 t2 t3
图 二、动作特点
CP J K Q主 Q Q
主从 JK 触发器的一次变化现象
图
主从 JK 触发器的波形图
触发器的翻转分两步动作。第一步，在 CP=1 期间主触发器接受输入端的信 号，被置成相应的状态，而从触发器不动；第二步，CP 下降沿到来时从触发器 按照主触发器的状态翻转，所以 Q 和 Q 端状态的改变发生在 CP 的下降沿。 因为主触发器本身是一个同步 RS 触发器，所以在 CP=1 的全部时间里输入 信号都将对主触发器起控制作用。主从 JK 触发器存在一次变化现象。 由此可见，主从结构的触发器在 CP 作用期间抗干扰能力不强，原因是在 CP=1 期间主触发器对于干扰信号有记忆作用。边沿触发器可以克服这个缺点。
一、电路结构与工作原理 基本 RS 触发器的翻转由外加的输入信号决定，当外加的输入信号改变，输 出信号会跟着改变。而数字系统中的各触发器往往被要求在规定的时刻同时翻 转，这就需要由外加的时钟脉冲来控制。同步 RS 触发器就是一个具有外加时钟 信号 CP 的触发器。
Q Q
& RD R′ &
& SD S′ & R CP S Q RD Q SD
J
Q n +1 = S + RQ n
R•S = 0
（约束方Q
将上式代入同步 RS 触发器的特性方程，得
Q n +1 = J Q n + KQ n Q n = J Q n + KQ n
由此可得 JK 触发器的逻辑功能： ； J=1、K=0 时， Q n +1 = 1 ，置“1”
SQ n R 0 1 00 × 1
RS 触发器功能表
R 0 0 1 1 0 0 1 1
01 × 1
Qn
0 1 0 1 0 1 0 1
11 0 1
Q n +1
╳ ╳ 1 1 0 0 0 1
10 0 0
功 能 不 0 0 ╳ 定 置 置 “1” 0 1 0 “0” 置 置 1 0 1 “0” “1” 不 不 1 1 Qn 变 变 S 为置“1”端，R 为置“0”端。这种触发器 又称为置 0 置 1 触发器，或称为置位复位触发器。