数字系统设计(课程设计)09

数字系统设计（课程设计）要求：1．自选题目：结合自己的工作设计一个数字系统，给出系统的功能要求，再进行设计。

2．设计与调试：用VHDL进行数字系统的设计，运用Modelsim等软件上机仿真、调试，给出实验结果。

3．提交设计报告：给出设计方案，画出设计的总体框图以及功能分割图；并作相应说明；打印各层次的VHDL文件；给出测试结果。

如无自选题目，可在下面题目中选择。

数字频率计的设计一、设计目的1．学习数字系统设计方法。

2．设计一个数字频率计。

二、设计说明数字频率计是一种常用的测量仪器。

“频率”是指周期性信号在单位时间（1S）内变化的次数。

若在一定时间间隔T内测得某周期性信号的重复变化次数为N，则该信号的频率为f＝N /T数字频率计测量频率的原理框图如图（一）所示。

图（一）脉冲形成电路将被测信号转换为脉冲信号，脉冲信号频率等于被测信号频率fs。

时基信号发生器提供标准的时间脉冲信号。

门控电路产生计数允许信号，其宽度为单位时间T，如1s、100ms等。

闸门电路由计数允许信号进行选通，计数允许信号到达时，被测脉冲信号通过闸门进入计数译码显示电路，计数允许信号结束时，闸门关闭，计数器停止计数，若计数器的计数值为N，则fs＝N/T。

三、设计内容※（在1、2中选做一项）1．设计一个三位十进制数字式频率计,测量范围为1Hz～1MHz；量程分10KHz、100KHz、1MHz三档，量程根据信号频率高低作自动转换,采用1秒记忆显示方式, (送入信号应是满足CMOS电路要求的脉冲波或正弦波) 。

读数大于999时,频率计处于超量程状态, 显示器发出溢出指示, 下次测量时, 量程自动增加一档.读数小于099时,频率计处于欠量程状态, 下次测量时, 量程自动减小一档.采用记忆显示方式, 计数过程中不刷新数据, 等计数过程结束后, 显示计数结果, 并保存到下一次计数结束。

显示时间不少于一秒。

2．设计一个六位十进制数字频率计, 测量1～999999Hz 的信号频率。

可按上面的功能要求和提示，并查阅有关频率计的资料，画出频率计的设计框图。

两项设计均可采用自顶而下、层次化的设计方法进行逻辑设计，对频率计的功能进行分割，画出各层的功能模块图，确定输入信号、输出信号和模块内部的连接关系。

完成逻辑设计后，利用Modelsim等软件进行编译、仿真；进行功能测试。

四、设计要求1．给出系统的设计思路，设计、输入各层次的VHDL文件；2．利用Modelsim等软件对设计进行编译、调试；3．通过功能仿真、时序仿真进行功能测试。

五、设计报告要求1．给出设计方案，画出设计的总体框图以及功能分割图；并作相应说明。

2．打印各层次的VHDL文件；3．给出测试结果。

交通灯控制器的设计一、设计目的1．学习数字系统设计方法。

2．设计一个交通灯控制器。

二、设计说明图（一）交通灯控制器示意图交通灯控制器示意图如图（一）所示，其功能为：作为一个十字路口交通控制系统，其东西、南北两个方向除了设置红、绿灯指示是否允许通行外，还设有时钟，以倒计时方式显示每一路允许通行或禁止通行的时间，绿灯、黄灯、红灯的持续时间分别是40秒、5秒和45秒。

当东西或南北两路中任一道上出现特殊情况，例如消防车、警车执行任务或其他车辆需要优先放行时，即可中断正常运行，进入特殊运行状态。

此时两条道上所有车辆皆停止通行，红灯全亮，时钟停止计时，显示数字闪烁，当特殊运行状态结束后，管理系统恢复原来的状态，继续正常运行。

三、设计内容（在1、2、3中选做一项）1．依设计说明中的功能要求，设计一个交通灯控制器。

设计提示：交通灯控制器的工作流程大致如图（二）所示。

图（二）中：A表示东西方向、B表示南北方向，G、R、Y分别表示绿灯、红灯、黄灯亮，即GA表示东西方向绿灯亮、RB表示南北方向红灯亮，余类推；S=1表示出现特殊情况，S=0表示特殊情况结束；T表示计时器的当前值，如T=40s 表示计时器的当前值为40秒。

所设计的系统，按复位键后，应自动运行。

可按功能要求和参考上面的设计提示，并查阅有关交通灯控制器的资料，画出交通灯控制器的设计框图。

可采用自顶而下、层次化的设计方法进行逻辑设计，对交通灯控制器的功能进行分割，画出各层的功能模块图，确定输入信号、输出信号和模块内部的连接关系。

完成逻辑设计后，利用Modelsim 软件进行编译、仿真测试；进行交通灯控制器的功能测试。

2．由主、辅路线形成的十字路口的交通灯控制系统。

3．三叉路口的交通灯控制系统。

图（二） 交通灯控制器简略工作流程图、设计要求统的设计思路，设计、输入各层次的VHDL 文件；四 1．给出系 2．利用Modelsim 等软件对设计进行编译、调试；3．通过功能仿真、时序仿真进行功能测试。

五、设计报告要求，画出设计的总体框图以及功能分割图；并作相应说明。

1．给出设计方案2．打印各层次的VHDL文件；3．给出测试结果。

电梯控制器的设计一、设计目的1．学习数字系统设计方法；2．设计一个全自动电梯控制器。

二、设计说明要求设计一个4层楼全自动电梯控制电路，其功能为:1．每层电梯入口处设有上、下请求开关各1，电梯内设有乘客到达层次的停站请求开关。

2．有电梯所处位置显示, 电梯正处于运行状态指示灯，和电梯上、下行状态指示灯。

3．电梯每隔一定时间升(降)一层楼。

到达某一层楼时,显示牌显示该层层次号,并一直保持到电梯到达新一层为止。

4．电梯到达有停站请求的楼层后,运行指示灯灭,经过短时间隔,电梯门打开(开门指示灯亮),开门5秒后,电梯门自动关闭(开门指示灯灭),电梯继续运行(运行指示灯亮) 。

5．能记忆电梯内、外的所有请求信号,并按照电梯运行规则次第响应,每个请求信号保留至执行后撤除 。

6．电梯运行规则: 电梯处于上升模式时,只响应比电梯所在位置高的层次的上楼请求信号,由下而上逐个执行,直到最后一个请求执行完毕。

如更高层次有下楼请求,则直接升到有下楼请求的最高楼层接客,然后进入下降模式。

电梯处在下降模式时与之相反,仅响应比电梯所在位置低的楼层的下楼请求,由上而下逐一解决, 直到最后一个请求执行完毕。

如再低楼层有上升请求,则降至该楼层,并转入上升模式 。

电梯执行完所有请求后,应停在最后所在的位置不变,等待新的请求 。

7．开机(接通电源)时,电梯应停留在一楼,而各种上、下请求皆被清除 。

※（选做）8．考虑更多层（如8层）电梯控制器的设计。

三、实验内容依实验说明中的功能要求，设计一个4层楼全自动电梯控制电路。

设计提示：可用K1～K3分别作为1楼至3楼的电梯入口处的上楼请求键。

用K6～K8 分别作为2楼至4楼的电梯入口处的下楼请求键。

用按键S9、S10、S11、S12分别作为电梯内1楼至4楼的楼层停站请求键。

用M1 作为电梯到达楼层位置显示。

利用发光二极管作为电梯下行状态指示灯（如用L1）、上行状态指示灯（如用L2）、运行状态指示灯（如用L3）、开门状态指示灯（如用L4）。

电梯在运行过程中，不断判断前进方向是否出现上楼请求或下楼请求信号，如到达某层后，均无上、下楼请求，则电梯停在该层，中止运行。

预习时可按的功能要求，并查阅有关电梯控制器的资料，画出电梯控制器的设计框图。

要求采用自顶而下、层次化的设计方法进行逻辑设计，对电梯控制器的功能进行分割，画出各层的功能模块图，注明输入信号、输出信号和模块内部的连接关系。

四、设计要求1．给出系统的设计思路，设计、输入各层次的VHDL文件；2．利用Modelsim等软件对设计进行编译、调试；3．通过功能仿真、时序仿真进行功能测试。

五、设计报告要求1．给出设计方案，画出设计的总体框图以及功能分割图；并作相应说明。

2．打印各层次的VHDL文件；3．给出测试结果。

智力竞赛抢答器的设计一、设计目的1．学习数字系统设计方法；2．设计一个智力竞赛抢答器。

二、设计说明智力竞赛作为一种生动活泼的教育形式和方法，它通过抢答和必答等方式引起参赛者和观众的兴趣，并能在短时间内，使人们增加一些科学知识和生活知识。

进行智力竞赛时，一般分为若干组，主持人对参赛各组提出的问题，分必答题和抢答题两种。

必答题有时间限制，若在规定时间内未能回答完问题，则发出超时警告。

对抢答题，要准确判断出哪组优先，并予以指示和鸣叫（如响铃等）。

回答问题正确与否，由主持人判别并进行加分或减分，成绩评定结果通过电子装置显示。

要完成以上功能的智力竞赛抢答器，该数字逻辑系统至少应包括：判别选组控制部分、定时电路和音响部分、记分和显示部分。

三、设计内容要求设计一个智力竞赛抢答器，其功能为：在进入抢答前，按启动键，先设置各组基本分，加分步长，减分步长，倒计时时间，然后进入抢答状态。

每次抢答之前，先由主持人按下复位建，计时显示器显示初始值（以秒为单位），主持人宣布抢答开始。

当某参赛组抢先将抢答键按下时，该路抢答信号则将其余各路抢答信号封锁，同时扬声器响起，这是台号显示器显示该参赛组的台号，并且显示该组的当前总分。

主持人对抢答结果确认，随后给出倒计时计数允许信号，开始回答问题，计时显示器则从初始值开始以秒倒计时，计至零时，停止计数，扬声器发出超时报警信号，以终止未回答完问题者回答问题。

当主持人给出倒计时计数禁止信号时，扬声器停止鸣叫。

若参赛者在规定时间内回答完问题，主持人可给出倒计时计数禁止信号，以免扬声器鸣叫，此时主持人可根据对错给参赛者加分或者减分，步长根据抢答前的设定进行。

按下复位建，可以进行新一轮的抢答。

当要修改步长和倒计时时间时，可再次按下启动键修改。

可按上面的功能要求和提示，并查阅有关智力竞赛抢答器的资料，画出抢答器的设计框图。

可采用自顶而下、层次化的设计方法进行逻辑设计，对智力竞赛抢答器的功能进行分割，画出各层的功能模块图，确定输入信号、输出信号和模块内部的连接关系。

四、设计要求1．给出系统的设计思路，设计、输入各层次的VHDL文件；2．利用Modelsim等软件对设计进行编译、调试；3．通过功能仿真、时序仿真进行功能测试。

五、设计报告要求1．给出设计方案，画出设计的总体框图以及功能分割图；并作相应说明。

2．打印各层次的VHDL文件；3．给出测试结果。

数字钟与定时控制器的设计一、设计目的1．学习数字系统设计方法；2．设计一个多功能数字钟。

二、设计说明1．本实验要求设计一个多功能数字钟，其功能为：（1）正常时钟计时模式。

能够按s（秒）、mim（分）、h（时）进行计时，按每日24h（小时）计时制。

（2）手动校准电路。

按动方式键，将电路置于校时状态，则计时电路可用手动方式校准，每按一下校时键，时计数器加1，按动方式键，将电路置于校分状态，可用同样方式手动校分。

（3）整点报时。

仿中央人民广播电台整点报时信号，从59分50秒起每隔2秒钟发出一次低音“嘟”信号，连续五次，到达整点，发出一次高音“哒”信号。