集成电子技术习题及解析-第二篇第4章
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
解： 这是将D功能触发器转换为JK功能触发器的一个功能转换电路，转换的的基本思路如图所示：
因为D触发器的特性方程为： ,而 触发器的特性方程为 所以 ，所以电路为：
题2.4.14由负边沿JK触发器组成的电路及CP、A的波形如图题2.4.14所示，试画出QA和QB的波形。设QA的初始状态为0。
图题2.4.14
② 依次设定初始状态，代入状态方程，求得次态，初态一般设为从0000开始；
③ 由求得的状态，画出状态转换图（把所有的状态都画上）；
④ 根据状态转换图，可以画出波形图（时序图）；
⑤得出电路的功能结论（计数器的模、进制数、能否自启动或其它结论）；
分析时序电路还可以用其它的方法，本题不一一列出。
题2.4.22三相步进马达对电脉冲的要求如图题2.4.22所示，要求正转时，三相绕组Y0、Y1、Y2按A、B、C的信号顺序通电，反转时，Y0、Y1、Y2绕组按A、C、B的信号顺序通电(分别如图中的状态转换图所示)。同时，三相绕组在任何时候都不允许同时通电或断电。试用JK触发器设计一个控制步进马达正反转的三相脉冲分配电路。
(a) 是一个同步计数器，各触发器激励方程
触发器激励方程代入各自的特性方程求得状态方程：
依次设定初态，计算出次态如下：
初态设定从 开始，→001→010→011→100→001
→010， →000， →000
有状态转换图为：
111→000←110所以电路的模是M＝4，采用余1码进行计数
↓ 四分频后，最高位的输出频率为
图题2.4.19
解：解该题时，注意全加器是一个合逻辑电路，而移位寄存器和触发器是一个时序电路，要注意时序关系。其波形如图：
题2.4.20(1)试分析图题2.4.20(a)、(b)所示计数器的模是多少?采用什么编码进行计数?
(2)若计数脉冲频率?
解：令C是并行寄存数据和实现右向移位操作的控制端，其用JK触发器构成的框图如图所示：
令C=1并行存数，C=0时为右移串入后，得出各组合电路的逻辑函数，现以1J3和1K3函数为例,列出真值表，求出函数式，其它式子也照此类推。
输 入
输 出
C Q2D3
1J31K3
0 0 0
0 1
0 0 1
0 1
0 1 0
题2.4.8由负边沿JK触发器组成的电路及其CP、J端输入波形如图题2.4.8所示，试画出Q端的波形(设初态为0)。
图题2.4.8
解：该题的复位端由CP和Q的与非实现，所以应该十分注意复位端的作用。波形图为：
题2.4.9图题2.4.9所示电路为CMOS JK触发器构成的双相时钟电路，试画出电路在CP作用下，QA和QB的波形(设初态Q为0态)。
,当 出现011状态时， 使计数器的状态清0，故此种情况下，整个电路功能为一个三进制加法计数器。
题2.4.24中规模集成计数器74LS193功能表和引脚图分别如题表2.4.24和图题2.4.24所示，其中 和 分别为进位和错位输出。
1请画出进行加法计数实验时的实际连接电路。
2试通过外部电路的适当连接，将74LS193连接成8421编码的十进制减法计数器。
四位二进制加法计数连接图
对(c)电路，因为是T触发器,
对(d)电路，因为是JK触发器,
因此，能实现 的电路是（b）和（d）两个电路。
题2.4.5根据图题2.4.5所示电路及A、B、C波形，画出Q的波形。(设触发触器初态为0)。
图题2.4.5
解：电路是一个上升沿触发的D功能触发器，它的波形如图所示：
题2.4.6试画出D触发器、JK触发器、T触发器的状态转换图；
第四章 集成触发器和时序逻辑电路
题2.4.1电路如图题2.4.1所示。已知A、B波形，判断Q的波形应为(A)、(B)、(C)、(D)中的哪一种。假定触发器的初始状态为0。
图题2.4.1
解：电路是一个由“或非”门构成的基本 触发器，当 都为“1”时， ，而当 =0， =1时，则 ，而 ，所以应该是(B)波形正确。
解：D解发器的状态转换图如下：
JK触发器的状态转换图为：
T触发器的状态转换图为：
题2.4.7设图题2.4.7中各个边沿触发器初始皆为“0”状态，试画出连续六个时钟周期作用下，各触发器Q端的波形。
图题2.4.7
解：假定所有的解发器电路结构都为TTL结构，所以，当输入端悬空时，该端表示高电平，为此，下面画出的波形都在该假定下得出。
↑ 能自启动，最高位的输出频率为
110←101←100← 700／7＝100Hz
题2.4.21试简述分析同步和异步时序逻辑电路的一般方法。
解：经过上述二个时序逻辑电路的分析可知：
① 写出时序电路中各触发器的驱动方程，特性方程，驱动方程代入特性方程后求得触发器的特性方程，和CP方程（同步时序电路可以不写）；
图题2.4.16
题表2.4.16真值表
清 除
输 入
输 出
（ ）
（ ）
（ ）
0
×
×
1
0
0
1
0
1
1
1
0
1
1
1
解：
清 除
输 入
输 出
Cr
Ai
Bi
Z1(A>B)
Z2(A<B)
Z3(A=B)
0
×
×
0
0
1
1
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
1
0
0
1
题2.4.18试用负边沿JK触发器和“与-或-非”门构成一个四位数码并行寄存和一个四位数码串行输入右移移位寄存器。
题2.4.2电路如图题2.4.2所示。能实现 的电路是哪一种电路。
图题2.4.2
解：对(a)电路，只有当A=1时才是计数型触发器；而(b)电路是T触发器，只有当T=1时，才是计数触发器；(c)可以实现计数即 ，(d)电路也不可能是计数式触发器。所以实现 功能的电路是(c)。
题2.4.3在钟控RS触发器(教材图2.4.4(a)所示中，S、R、CP端加入如图题2.4.3所示波形，试画出Q端的波形(设初态为0)。
题2.4.12TTL主从JK触发器J、K端波形如图题2.4.12所示，试画出Qa(主触发器输出)及Qb(从触发器输出)端的波形。设初态Q为1。
图题2.4.12
解：主从JK触发器结构主要由二个同步RS组成，触发器接收JK信号并完成翻转在一个时钟周期内分二个节拍完成，所以有下面的规律：
① 触发器的初态为“0”时，即 ，在CP=1期间，主触发器接收J端的信号，只要J端出现过“1”，则主触发器首先变为“1”态，而与K端信号无关，在CP下降沿后，主触发器封锁，接收的状态不变，而从触发器状态将按主触发器翻转为“1”；
② 触发器的初态为“1”时，即 ，在CP=1期间，主触发器接收K端的信号，只要K端出现过“1”，则主触发器首先变为“0”态，而与J端信号无关，在CP下降沿后，主触发器封锁，接收的状态不变，而从触发器状态将按主触发器翻转为“0”；
所以有下面的波形。
题2.4.13试用一个CMOS D触发器，一个“与”门及二个“或非”门构成一个JK触发器。
电路是一个单脉冲触发器，即只要B触发一次， 才输出一个B的一个周期的脉宽脉冲。
题2.4.11图题2.4.11所示电路为由CMOS D触发器构成的三分之二分频电路(即在A端每输入三个脉冲，在Z端就输出二个脉冲)，试画出电路在CP作用下，Q1、Q2、Z各点波形。设初态Q1=Q2=0。
图题2.4.11
解：这是一个分频电路，其波形为：
解：在画该电路的波形时，注意有二个复位信号，其它按JK触发器的功能画即可。
题2.4.15由维阻D触发器和负边沿JK触发器构成的电路及CP、 和 的波形如图题2.4.15所示，试画出Q1和Q2的波形。
图题2.4.15
解：该题请注意维阻D是上升沿触发，而JK触发器是下降沿触发后画出的波形如下：
题2.4.16图题2.4.16给出了JK触发器和门电路构成的串行数据比较器(输入为串行数据Ai和Bi，输出为比较结果)，清零后送入数据进行比较。试分析后在Z1、Z2、Z3输出端标明A＞B或A＜B或A=B。并填写题表2.4.16真值表的输出栏。
图题2.4.9
解：JK触发器本身接成了计数型触发器，所以只要先画出 的波形，就不难画出 的波形了。
题2.4.10由维阻D触发器和边沿JK触发器组成的电路如图题2.4.10(a)所示，各输入端波形如图(b)。当各触发器的初态为0时，试画出Q1和Q2端的波形，并说明此电路的功能。
图题2.4.10
解：该题由二种功能和二种边沿的触发器组成，要注意复位端的作用。
001→010←101 700／4＝175Hz，电路能自启动。
↑↓
100←011
(b) 电路是一个异步计数器，写出状态方程的方法同上，但每个状态方程后面要带CP 方程，该状态方程才有效。
各级触发器的状态方程为：
依次设定初态后，计算求得结果如下：
111→000→001→010→011所以电路的模为M＝7，采用421编码进行计数，
图题2.4.3
解：在钟控RS触发器（即同步RS）中，在R=S=1时， ，而如若RS同时变为“0”后， 的状态将不能确定，现在RS同时为1后不同时为“0”，所以有如下波形。
题2.4.4电路如图题2.4.4所示， 的电路是哪一些电路。
图题2.4.4
解：对(a)电路，因为是D触发器，所以有
对(b)电路，因为是RS触发器,所以有
0×
1 1 1 0
0 1 0
× 1
× 0
0 ×
1 0 1 0
0 1 1
0×
× 0
1 ×
1 0 1 1
0 0 1
0×
× 1
× 0
1 0 0 1
1 0 1
1×
0 ×
× 0
1 1 0 1
1 0 0
× 0
0 ×
× 1
用卡诺图化简后得：
同理：
同理：
当三相线圈不允许同时为0，或为1时，用 、 进行处理。则当出现000或111时，利用 , 置成100状态。
1 0
0 1 1
1 0
1 0 0
0 1
1 0 1
1 0
1 1 0
0 1
1 1 1
1 0
由四个函数式画出的电路图如图所示：
题2.4.19图题2.4.19是一个实现串行加法的电路图，被加数11011及加数10111已分别存入二个五位被加数和加数移位寄存器中。试分析并画出在六个时钟脉冲作用下全加器输出Si端、进位触发器Q端以及和数移位寄存器中左边第一位寄存单元的输出波形(要求时间一一对应)。
题表2.4.2474LS193功能表
输 入
输 出
1× × × × × × ×
0 0 0 0
0 0× ×
0 1↑ 1 × × × ×
四位二进制加法计数
0 1 1↑ × × × ×
四位二进制减法计数
图题2.4.24
解：1.电路是一个双时钟触发的可逆计数器，要实现加法计数时，应按功能表的第三行要求连接，其连接电路如图：
图题2.4.20
解：分析计数器电路有多种方法，列表法：以CP为顺序，依次列出触发器的初态、输入，和次态，可以得出结论。但在异步计数器时，要注意有无CP 脉冲。
写出各触发器的状态方程，依次设定初态，用计算方法求得次态，得出结论。同样注意，状方程有效必须有CP脉冲。
写出各触发器的状态方程后，用填卡诺图的方法，得出结论。下面用写出各触发器状态方程后，依次设定初态计算法为例：
所以
电路如图所示：
图中不允许出现的状态置成100部分电路图没有画出来。
用D触发器时，三个驱动方程为：
不允许出现000和111状态用置“0”置“1”处理，即：
题2.4.23TTL电路组成的同步时序电路如图题2.4.23所示。
1试分析图中虚线框内电路，画出Q1、Q2、Q3波形，并说明虚线框内电路的逻辑功能。
2若把电路中的Z输出和各触发器的置零端 连接在一起，试说明当X1X2X3为110时，整个电路的逻辑功能是什么？
图题2.4.23
解： 1.每级触发器的状态方程
经分析后，其状态转换图为：000→001→010→011→100
↑↓
电路是一个同步五进制可以自启动的加法计数器。（未画出无效态）
2. ,当 时，
控制状态与初态
次 态
各JK端状态
0 1 0 0
1 0 1
×0
0×
1×
0 1 0 1
0 0 1
× 1
0 ×
× 0
0 0 0 1
0 1 1
0×
1 ×
× 0
0 0 1 1
0 1 0
0×
× 0
× 1
0 0 1 0
1 1 0
1×
×0
0 ×
0 1 1 0
1 0 0
× 0
×1
0 ×
1 1 0 0
1 1 0
× 0
1×
图题2.4.22
解：根据已知的波形图，这是一个三相脉冲六个节拍波形，在令X=1正转，X=0反转时，其状态转的图为：
X=1正转时状态图
100→110→010
↑ ↓
101←001←011
X=0反转时的状态图
100→101→001
↑ ↓
110←010←011
代表三相电脉冲A(Y0),B(Y1),C(Y2)需要三个JK触发器驱动，三相电脉冲ABC用 表示后，列出真值表如下：
因为D触发器的特性方程为： ,而 触发器的特性方程为 所以 ，所以电路为：
题2.4.14由负边沿JK触发器组成的电路及CP、A的波形如图题2.4.14所示，试画出QA和QB的波形。设QA的初始状态为0。
图题2.4.14
② 依次设定初始状态，代入状态方程，求得次态，初态一般设为从0000开始；
③ 由求得的状态，画出状态转换图（把所有的状态都画上）；
④ 根据状态转换图，可以画出波形图（时序图）；
⑤得出电路的功能结论（计数器的模、进制数、能否自启动或其它结论）；
分析时序电路还可以用其它的方法，本题不一一列出。
题2.4.22三相步进马达对电脉冲的要求如图题2.4.22所示，要求正转时，三相绕组Y0、Y1、Y2按A、B、C的信号顺序通电，反转时，Y0、Y1、Y2绕组按A、C、B的信号顺序通电(分别如图中的状态转换图所示)。同时，三相绕组在任何时候都不允许同时通电或断电。试用JK触发器设计一个控制步进马达正反转的三相脉冲分配电路。
(a) 是一个同步计数器，各触发器激励方程
触发器激励方程代入各自的特性方程求得状态方程：
依次设定初态，计算出次态如下：
初态设定从 开始，→001→010→011→100→001
→010， →000， →000
有状态转换图为：
111→000←110所以电路的模是M＝4，采用余1码进行计数
↓ 四分频后，最高位的输出频率为
图题2.4.19
解：解该题时，注意全加器是一个合逻辑电路，而移位寄存器和触发器是一个时序电路，要注意时序关系。其波形如图：
题2.4.20(1)试分析图题2.4.20(a)、(b)所示计数器的模是多少?采用什么编码进行计数?
(2)若计数脉冲频率?
解：令C是并行寄存数据和实现右向移位操作的控制端，其用JK触发器构成的框图如图所示：
令C=1并行存数，C=0时为右移串入后，得出各组合电路的逻辑函数，现以1J3和1K3函数为例,列出真值表，求出函数式，其它式子也照此类推。
输 入
输 出
C Q2D3
1J31K3
0 0 0
0 1
0 0 1
0 1
0 1 0
题2.4.8由负边沿JK触发器组成的电路及其CP、J端输入波形如图题2.4.8所示，试画出Q端的波形(设初态为0)。
图题2.4.8
解：该题的复位端由CP和Q的与非实现，所以应该十分注意复位端的作用。波形图为：
题2.4.9图题2.4.9所示电路为CMOS JK触发器构成的双相时钟电路，试画出电路在CP作用下，QA和QB的波形(设初态Q为0态)。
,当 出现011状态时， 使计数器的状态清0，故此种情况下，整个电路功能为一个三进制加法计数器。
题2.4.24中规模集成计数器74LS193功能表和引脚图分别如题表2.4.24和图题2.4.24所示，其中 和 分别为进位和错位输出。
1请画出进行加法计数实验时的实际连接电路。
2试通过外部电路的适当连接，将74LS193连接成8421编码的十进制减法计数器。
四位二进制加法计数连接图
对(c)电路，因为是T触发器,
对(d)电路，因为是JK触发器,
因此，能实现 的电路是（b）和（d）两个电路。
题2.4.5根据图题2.4.5所示电路及A、B、C波形，画出Q的波形。(设触发触器初态为0)。
图题2.4.5
解：电路是一个上升沿触发的D功能触发器，它的波形如图所示：
题2.4.6试画出D触发器、JK触发器、T触发器的状态转换图；
第四章 集成触发器和时序逻辑电路
题2.4.1电路如图题2.4.1所示。已知A、B波形，判断Q的波形应为(A)、(B)、(C)、(D)中的哪一种。假定触发器的初始状态为0。
图题2.4.1
解：电路是一个由“或非”门构成的基本 触发器，当 都为“1”时， ，而当 =0， =1时，则 ，而 ，所以应该是(B)波形正确。
解：D解发器的状态转换图如下：
JK触发器的状态转换图为：
T触发器的状态转换图为：
题2.4.7设图题2.4.7中各个边沿触发器初始皆为“0”状态，试画出连续六个时钟周期作用下，各触发器Q端的波形。
图题2.4.7
解：假定所有的解发器电路结构都为TTL结构，所以，当输入端悬空时，该端表示高电平，为此，下面画出的波形都在该假定下得出。
↑ 能自启动，最高位的输出频率为
110←101←100← 700／7＝100Hz
题2.4.21试简述分析同步和异步时序逻辑电路的一般方法。
解：经过上述二个时序逻辑电路的分析可知：
① 写出时序电路中各触发器的驱动方程，特性方程，驱动方程代入特性方程后求得触发器的特性方程，和CP方程（同步时序电路可以不写）；
图题2.4.16
题表2.4.16真值表
清 除
输 入
输 出
（ ）
（ ）
（ ）
0
×
×
1
0
0
1
0
1
1
1
0
1
1
1
解：
清 除
输 入
输 出
Cr
Ai
Bi
Z1(A>B)
Z2(A<B)
Z3(A=B)
0
×
×
0
0
1
1
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
1
0
0
1
题2.4.18试用负边沿JK触发器和“与-或-非”门构成一个四位数码并行寄存和一个四位数码串行输入右移移位寄存器。
题2.4.2电路如图题2.4.2所示。能实现 的电路是哪一种电路。
图题2.4.2
解：对(a)电路，只有当A=1时才是计数型触发器；而(b)电路是T触发器，只有当T=1时，才是计数触发器；(c)可以实现计数即 ，(d)电路也不可能是计数式触发器。所以实现 功能的电路是(c)。
题2.4.3在钟控RS触发器(教材图2.4.4(a)所示中，S、R、CP端加入如图题2.4.3所示波形，试画出Q端的波形(设初态为0)。
题2.4.12TTL主从JK触发器J、K端波形如图题2.4.12所示，试画出Qa(主触发器输出)及Qb(从触发器输出)端的波形。设初态Q为1。
图题2.4.12
解：主从JK触发器结构主要由二个同步RS组成，触发器接收JK信号并完成翻转在一个时钟周期内分二个节拍完成，所以有下面的规律：
① 触发器的初态为“0”时，即 ，在CP=1期间，主触发器接收J端的信号，只要J端出现过“1”，则主触发器首先变为“1”态，而与K端信号无关，在CP下降沿后，主触发器封锁，接收的状态不变，而从触发器状态将按主触发器翻转为“1”；
② 触发器的初态为“1”时，即 ，在CP=1期间，主触发器接收K端的信号，只要K端出现过“1”，则主触发器首先变为“0”态，而与J端信号无关，在CP下降沿后，主触发器封锁，接收的状态不变，而从触发器状态将按主触发器翻转为“0”；
所以有下面的波形。
题2.4.13试用一个CMOS D触发器，一个“与”门及二个“或非”门构成一个JK触发器。
电路是一个单脉冲触发器，即只要B触发一次， 才输出一个B的一个周期的脉宽脉冲。
题2.4.11图题2.4.11所示电路为由CMOS D触发器构成的三分之二分频电路(即在A端每输入三个脉冲，在Z端就输出二个脉冲)，试画出电路在CP作用下，Q1、Q2、Z各点波形。设初态Q1=Q2=0。
图题2.4.11
解：这是一个分频电路，其波形为：
解：在画该电路的波形时，注意有二个复位信号，其它按JK触发器的功能画即可。
题2.4.15由维阻D触发器和负边沿JK触发器构成的电路及CP、 和 的波形如图题2.4.15所示，试画出Q1和Q2的波形。
图题2.4.15
解：该题请注意维阻D是上升沿触发，而JK触发器是下降沿触发后画出的波形如下：
题2.4.16图题2.4.16给出了JK触发器和门电路构成的串行数据比较器(输入为串行数据Ai和Bi，输出为比较结果)，清零后送入数据进行比较。试分析后在Z1、Z2、Z3输出端标明A＞B或A＜B或A=B。并填写题表2.4.16真值表的输出栏。
图题2.4.9
解：JK触发器本身接成了计数型触发器，所以只要先画出 的波形，就不难画出 的波形了。
题2.4.10由维阻D触发器和边沿JK触发器组成的电路如图题2.4.10(a)所示，各输入端波形如图(b)。当各触发器的初态为0时，试画出Q1和Q2端的波形，并说明此电路的功能。
图题2.4.10
解：该题由二种功能和二种边沿的触发器组成，要注意复位端的作用。
001→010←101 700／4＝175Hz，电路能自启动。
↑↓
100←011
(b) 电路是一个异步计数器，写出状态方程的方法同上，但每个状态方程后面要带CP 方程，该状态方程才有效。
各级触发器的状态方程为：
依次设定初态后，计算求得结果如下：
111→000→001→010→011所以电路的模为M＝7，采用421编码进行计数，
图题2.4.3
解：在钟控RS触发器（即同步RS）中，在R=S=1时， ，而如若RS同时变为“0”后， 的状态将不能确定，现在RS同时为1后不同时为“0”，所以有如下波形。
题2.4.4电路如图题2.4.4所示， 的电路是哪一些电路。
图题2.4.4
解：对(a)电路，因为是D触发器，所以有
对(b)电路，因为是RS触发器,所以有
0×
1 1 1 0
0 1 0
× 1
× 0
0 ×
1 0 1 0
0 1 1
0×
× 0
1 ×
1 0 1 1
0 0 1
0×
× 1
× 0
1 0 0 1
1 0 1
1×
0 ×
× 0
1 1 0 1
1 0 0
× 0
0 ×
× 1
用卡诺图化简后得：
同理：
同理：
当三相线圈不允许同时为0，或为1时，用 、 进行处理。则当出现000或111时，利用 , 置成100状态。
1 0
0 1 1
1 0
1 0 0
0 1
1 0 1
1 0
1 1 0
0 1
1 1 1
1 0
由四个函数式画出的电路图如图所示：
题2.4.19图题2.4.19是一个实现串行加法的电路图，被加数11011及加数10111已分别存入二个五位被加数和加数移位寄存器中。试分析并画出在六个时钟脉冲作用下全加器输出Si端、进位触发器Q端以及和数移位寄存器中左边第一位寄存单元的输出波形(要求时间一一对应)。
题表2.4.2474LS193功能表
输 入
输 出
1× × × × × × ×
0 0 0 0
0 0× ×
0 1↑ 1 × × × ×
四位二进制加法计数
0 1 1↑ × × × ×
四位二进制减法计数
图题2.4.24
解：1.电路是一个双时钟触发的可逆计数器，要实现加法计数时，应按功能表的第三行要求连接，其连接电路如图：
图题2.4.20
解：分析计数器电路有多种方法，列表法：以CP为顺序，依次列出触发器的初态、输入，和次态，可以得出结论。但在异步计数器时，要注意有无CP 脉冲。
写出各触发器的状态方程，依次设定初态，用计算方法求得次态，得出结论。同样注意，状方程有效必须有CP脉冲。
写出各触发器的状态方程后，用填卡诺图的方法，得出结论。下面用写出各触发器状态方程后，依次设定初态计算法为例：
所以
电路如图所示：
图中不允许出现的状态置成100部分电路图没有画出来。
用D触发器时，三个驱动方程为：
不允许出现000和111状态用置“0”置“1”处理，即：
题2.4.23TTL电路组成的同步时序电路如图题2.4.23所示。
1试分析图中虚线框内电路，画出Q1、Q2、Q3波形，并说明虚线框内电路的逻辑功能。
2若把电路中的Z输出和各触发器的置零端 连接在一起，试说明当X1X2X3为110时，整个电路的逻辑功能是什么？
图题2.4.23
解： 1.每级触发器的状态方程
经分析后，其状态转换图为：000→001→010→011→100
↑↓
电路是一个同步五进制可以自启动的加法计数器。（未画出无效态）
2. ,当 时，
控制状态与初态
次 态
各JK端状态
0 1 0 0
1 0 1
×0
0×
1×
0 1 0 1
0 0 1
× 1
0 ×
× 0
0 0 0 1
0 1 1
0×
1 ×
× 0
0 0 1 1
0 1 0
0×
× 0
× 1
0 0 1 0
1 1 0
1×
×0
0 ×
0 1 1 0
1 0 0
× 0
×1
0 ×
1 1 0 0
1 1 0
× 0
1×
图题2.4.22
解：根据已知的波形图，这是一个三相脉冲六个节拍波形，在令X=1正转，X=0反转时，其状态转的图为：
X=1正转时状态图
100→110→010
↑ ↓
101←001←011
X=0反转时的状态图
100→101→001
↑ ↓
110←010←011
代表三相电脉冲A(Y0),B(Y1),C(Y2)需要三个JK触发器驱动，三相电脉冲ABC用 表示后，列出真值表如下：