第四章 CMOS组合逻辑电路设计I

第四章CMOS组合逻辑电路设计I －静态CMOS逻辑门电路

第一节互补CMOS逻辑门的结构及性能

第二节互补CMOS逻辑门的设计

第三节类NMOS电路（有比电路）

第四节传输门逻辑电路

第五节差分CMOS逻辑电路（有比电路）

第一节静态互补CMOS逻辑电路的结构及性能

一、静态CMOS逻辑电路的结构

二、静态CMOS逻辑电路的性能

A B C

V DD

Y

F

F

F

=(B

A C

,,)

P MOS

NMOS

一、静态CMOS逻辑电路的结构

P

U

N

P

D

N

PUN：pull up net

上拉网络PMOS

PDN：pull down net

下拉网络NMOS

PUN、PDN为双重网络

设计时需保证，无论什么输入，

仅有一个网络在稳定状态下导通。

静态CMOS 逻辑门特点

1）带“非”的逻辑功能

input: x1,x2, (x)

output: 2）逻辑函数F(x1,x2,……,xn)决定于管子的连接关系。

NMOS ：PMOS ：串与并或

串或并与

)

,2,1(Xn X X F Y ⋅⋅⋅=3）每个输入信号同时接一个NMOS 管和一个PMOS 管的栅极, n 输入逻辑门有2n 个管子。

4）静态CMOS 逻辑门保持了CMOS 反相器无比电路的优点。高噪声容限，VOH 、VOL 分别为VDD 和GND

A

B

A + B

A B

A • B

NMOS

串与

并或

F1

F2

F1

F2

F =F1F2

+F =F1F2

A B

C

F =A B C

A

B

C

F =A B C

++

A B A • B

A B

A B F

001

011

101

110

A

B

例：CMOS与非门

A •

B = A + B

[!(A • B) = !A + !B or

!(A & B) = !A | !B]

A +

B = A • B

[!(A + B) = !A • !B or !(A | B) = !A & !B]

例：CMOS 或非门

A + B

A

B A B F 00101010011

A

B

A B

Example:

Y=A(B+C)+D

Y=A(B+C)+D

Y=A(B+C)+D

A

A

A

B B B

C

C

C

D

D

D

V DD

二、静态CMOS 逻辑电路的性能

高噪声容限：

V OH 、V OL 分别为VDD 和GND ，输出电平与器件尺寸无关，无比电路 无静态功耗：

VDD 和GND （VSS ）之间没有直流通路 在合适的设计时上升、下降时间几乎相同

通常空穴迁移率<电子迁移率，需要根据μn/μp 将pMOS 的尺寸加宽 在复杂的组合逻辑门中，性能与输入信号的具体情况有关，即PUN 、PDN 中的电阻是输入信号的函数，分析难度加大，通常分析最坏情况，可以用等效反相器及开关模型去分析。

A

R eq

A

R p

A

R n C L

A

C L

B R n

A

R p B

R p

A

R n

C int

B

R p

A

R p A

R n B

R n C L

C int

NAND2

INV

NOR2

开关模型

例CMOS 与非门的分析

A

B

Y V DD

A B

Y

A B Y 00000

111111

1

=A .B

M M M N1

M N2

P2

P1

直流电压传输特性

使用等效反相器方法分析

分两种情况：

1. 两个输入信号同步

2. 两个输入信号不同步

注意：对不同输入状态，等效反相器参数不同。

C L

B R n A

R p B

R p

A

R n C int

1. 两个输入信号同步

2

12

121P P Peff N N N N Neff

K K K K K K K K +=+∙=

V DD

V DD

V V out

V out K K K K K K P

P

P

N

N

N eff eff =2=K K N in

V in

P P

/ 2