(完整)技术开发合同样本

合同登记编号：

技术开发合同

项目名称：**********

委托人：北京***电子科技有限公司

（甲方）

研究开发人：北京大学

（乙方）

签订地点：北京市海淀区

签订日期：2009 年7月25日

有效期限：2010 年7月25日至2010 年12月24日

北京技术市场管理办公室

注：本合同书标有※号的条款请按填写说明填写

印花税票粘贴处

附件1：**********技术协议

1 概述

时间和频率是倒数关系，频差的测量可以转换为相位差的测量值，而且加大测量的采样周期可以得到更精确的频差，但这是平均频差。在实际的高精度时频测量和控制系统中，采样间隔太大测量得到的平均频差是没有意义的，在此状态下测得的频差与当时实际的频差是有差异的。因此在系统的设计中采用较高分辨率的相位测量单元是十分必要的，这样可以在较短的采样时间内测量得到更高的频差测量精度，也就是说时间间隔测量精度直接决定了最终频率准确度测量结果。

本系统采用双内插时间间隔计数技术，设计了TDC（Time to Digital Converter）专用芯片配合FPGA实现TIC的方案，能够达到1ns的测量精度。下图是高分辨率时间间隔测量模块的原理框图

（图略）

高精度时间间隔测量原理框图

本地发送和接收的两个1pps信号通过同轴电缆输入时间间隔测量系统，经过阻抗匹配与信号隔离电路之后进入两路高速比较器。两路高速比较器获得差分ECL电平的START和STOP 脉冲同时送入FPGA和专用TDC芯片。在FPGA内部采用双内插时间间隔计数法精确测量时间间隔，下图是双内插计数法的时序图

（图略）

双内插计数法时序图

STARTA上跳沿与STOPA上跳沿之间是待测量的时间间隔T，将STARTA与STOPA异或可以得到主计数器的计数使能区间。主计数器时间段的前后两个不大于主计数器时钟周期的时间区间分别送入两路TDC做精确时间量化，量化值分别为NA和NB，量化步长分别为A和B。

主计数器时钟周期为T0，计数结果为NC。START和STOP脉冲与参考时钟的第一个上升沿之间的待量化时间间隔送入专用TDC芯片测量TDC芯片的作用是测量START和STOP脉冲与第一个参考时钟上升沿之间的时间间隔，两次测量可以时分复用同一个TDC通道，由FPGA给出控制信号选通两路高速比较器即可以实现复用。FPGA内部实现双内插器、主计数器以及其他一些外围电路接口。主计数器以参考时钟计数并将计数结果送入双口RAM，之后中断CPU，由CPU到预定地址读取主计数器结果。CPU主要完成对整个系统的控制功能、时间测量值的计算和测量数据的后续处理工作，包括通过FPGA调节DAC的输出电平；将测量数据通过串口输出等功能。

2 主要技术指标

2.1测量精度

时间间隔测量测量精度：1ns

2.2 10MHz频率标准精度

10路，SMA，50Ω，正弦波，

电平≥500mV（有效值）；（电缆材质优于SYV50-5时传输100米0dB）

准确度：≤1E-12（24小时平均准确度，开机48小时以后，GPS锁定状态）

≤5E-12(取样≥10s)

保持精度：≤5E-12（开机48小时以后，GPS断开，保持24小时内）

稳定度：≤1E-10(10ms)

≤1E-11(100ms)

≤3E-12(1s)

≤3E-12(10s)

≤5E-12(100s)

相位噪声：≤-125 dBc/10Hz

≤-135 dBc/100Hz

≤-140 dBc/1kHz

≤-155 dBc/10kHz

2.3 时间标准信号

2.3.1 IRIG-B(DC)码（符合GJB-2242-94）

1路，SMA，单端

同步精度：<50ns（RMS）

2.3.2 ASCⅡ时间码

接口：RJ45 RS232电平

码速率：9.6 kbps

星历数据、监控数据（包括控制方式、GPS状态、网络服务器状态、时码产生单元状态、

设备综合状态）输出

2.3.3 1PPS采样脉冲信号

4路，SMA，TTL电平（输出阻抗≥50Ω）

相对同步精度：<50ns（RMS）（GPS同步）

2.3.4 IEEE1588 网络协议：

1路，RJ-45，10/100自适应以太网接口

时钟参考模式，一级网络时间服务器

局域网直连方式：±50ns ,统计值<10ns;

交换机连接方式：±210ns,统计值<35ns

路由器连接方式：±25us，统计值<150ns

具有定时校时（可设置）和手动校时的功能；

可提供客户端软件，支持Windows 2000 Server和Windows 2003 Server操作系统。

2.3.5时间、位置信息

1路，DB-9 female， RS232电平，9600-N-8-1

GPSTOD时间、位置信息(NMEA 0183语句)

3 工作原理

3.1 系统组成

系统由高精度GPS接收机授时单元、高稳定度铷原子钟和高精度双槽恒温晶振振荡源、同步单元、时间间隔测量模块、时码产生单元、频标分配放大单元、显示单元组成。系统组成框图如图1所示。

（图略）

系统组成框图

3.2 工作原理

本机在时间间隔测量模块的控制下，同步（1）电路将 GPS时间参数与铷原子频标进行同步比对，控制铷频标相位与GPS参考时间统计中心（虚拟）对齐；同步（2）使得高稳晶振输出频率被铷频标缓锁，从而改善输出频率的相位噪声及短稳性能。频率信号经分配放大器提供多路输出；同步（3）通过比对控制电路及时间产生电路产生1pps、IRIG-B，经分配电路提供多路输出。

当GPS卫星信号失锁或出现异常时，中心控制单元能够智能判别，自动进入守时模式，继续提供高可靠性的时间频率信号。

守时模式时，系统精度随守时工作时间累计而略有下降（详见技术指标）。

当GPS卫星信号恢复后，自动进入正常模式，恢复系统精度。

3.2.1时间测量模块单元

时间测量模块单元由ACAM GP1高速模块及处理系统组成。软硬件有机结合，密切协同各单元间时序控制流程。

3.2.2 GPS接收机

采用双系统接收机，完备性、可靠性、授时精度及定位精度应满足系统要求。

3.2.3銣原子频标

在进口同类产品，注重优选长稳及低漂移性能。系统保持性能取决于该部件的长稳及低漂移性能