EDA技术课后答案

E D A技术课后答案-标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII

EDA习题第一章

1.1 EDA的英文全称是什么？EDA的中文含义是什么？

答：EDA即Electronic Design Automation的缩写，直译为：电子设计自动化。

1.2 什么叫EDA技术？

答：EDA技术有狭义和广义之分，狭义EDA技术就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术，或称为IES/ASIC自动设计技术。

1.3 利用EDA技术进行电子系统的设计有什么特点？

答：①用软件的方式设计硬件；②用软件方式设计的系统到硬件系统的转换是

由有关的开发软件自动完成的；③设计过程中可用有关软件进行各种仿真；④

系统可现场编程，在线升级；⑤整个系统可集成在一个芯片上，体积小、功耗

低、可靠性高。

1.4 从使用的角度来讲，EDA技术主要包括几个方面的内容这几个方面在整个

电子系统的设计中分别起什么作用

答：EDA技术的学习主要应掌握四个方面的内容：①大规模可编程逻辑器件；

②硬件描述语言；③软件开发工具；④实验开发系统。其中，硬件描述语言

是重点。

对于大规模可编程逻辑器件，主要是了解其分类、基本结构、工作原理、各厂

家产品的系列、性能指标以及如何选用，而对于各个产品的具体结构不必研究

过细。

对于硬件描述语言，除了掌握基本语法规定外，更重要的是要理解VHDL的三

个“精髓”：软件的强数据类型与硬件电路的惟一性、硬件行为的并行性决定了

VHDL语言的并行性、软件仿真的顺序性与实际硬件行为的并行性；要掌握系统的分析与建模方法，能够将各种基本语法规定熟练地运用于自己的设计中。对于软件开发工具，应熟练掌握从源程序的编辑、逻辑综合、逻辑适配以及各种仿真、硬件验证各步骤的使用。

对于实验开发系统，主要能够根据自己所拥有的设备，熟练地进行硬件验证或变通地进行硬件验证。

1.5 什么叫可编程逻辑器件(简称PLD) FPGA和CPLD的中文含义分别是什么？国际上生产FPGA/CPLD的主流公司，并且在国内占有较大市场份额的主要有哪几家其产品系列有哪些其可用逻辑门/等效门数大约在什么范围？

答：可编程逻辑器件(简称PLD)是一种由用户编程以实现某种逻辑功能的新型逻辑器件。

FPGA和CPLD分别是现场可编程门阵列和复杂可编程逻辑器件的简称。

国际上生产FPGA/CPLD的主流公司，并且在国内占有市场份额较大的主要是Xilinx，

Altera，Lattice三家公司。

Xilinx公司的FPGA器件有XC2000，XC3000，XC4000，XC4000E，

XC4000XLA，XC5200系列等，可用门数为1200～18 000；Altera公司的CPLD 器件有FLEX6000，FLEX8000，FLEX10K，FLEX10KE系列等，提供门数为5000～25 000；Lattice公司的ISP-PLD器件有ispLSI1000，ispLSI2000，ispLSI3000，ispLSI6000系列等，集成度可多达25 000个PLD等效门。

1.6 FPGA和CPLD各包括几个基本组成部分？

答：FPGA 在结构上主要分为三个部分，即可编程逻辑单元，可编程输入/输出单元和可编程连线三个部分。CPLD在结构上主要包括三个部分，即可编程逻辑宏单元，可编程输入/输出单元和可编程内部连线。

1.7 FPGA/CPLD有什么特点二者在存储逻辑信息方面有什么区别在实际使用中，在什么情况下选用CPLD，在什么情况下选用FPGA

1.8 常用的硬件描述语言有哪几种这些硬件描述语言在逻辑描述方面有什么区别答：常用的硬件描述语言有VHDL、Verilog、ABEL。

VHDL：作为IEEE的工业标准硬件描述语言，在电子工程领域，已成为事实上的通用硬件描述语言;逻辑综合能力强，适合行为描述。

Verilog：支持的EDA工具较多，适用于RTL级和门电路级的描述，其综合过程较VHDL稍简单，但其在高级描述方面不如VHDL。

ABEL：一种支持各种不同输入方式的HDL，被广泛用于各种可编程逻辑器件的逻辑功能设计，由于其语言描述的独立性，因而适用于各种不同规模的可编程器件的设计。

1.9 目前比较流行的、主流厂家的EDA的软件工具有哪些这些开发软件的主要区别是什么

答：目前比较流行的、主流厂家的EDA的软件工具有Altera的MAX+plus II、Lattice的ispEXPERT、Xilinx的Foundation Series。

1.10 对于目标器件为FPGA/CPLD的VHDL设计，其工程设计包括几个主要步骤每步的作用是什么每步的结果是什么

答：第一:需要进行“源程序的编辑和编译”—用一定的逻辑表达手段将设计表达出来; 第二：要进行“逻辑综合”---将用一定的逻辑表达手段将表达出来的设计经过一系列的操作，分解成一系列的逻辑电路及对应的关系（电路分解）；

第三：要进行目标器件的“布线/适配”---在选用的目标器件中建立这些基本逻辑电路的对应关系（逻辑实现）

第四：目标器件的编程下载---将前面的软件设计经过编程变成具体的设计系统（物理实现）；最后要进行硬件仿真/硬件测试---验证所设计的系统是否符合要求。同时，在设计过程中要进行有关“仿真”---模拟有关设计结果与设计构想是否相符。设计基本流程如图1-１所示。

1.11 名词解释：逻辑综合、逻辑适配、行为仿真、功能仿真、时序仿真。

答：逻辑综合：逻辑综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图形的描述，针对给定硬件结构组件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述文件。由此可见，综合器工作前，必须给定最后实现的硬件结构参数，它的功能就是将软件描述与给定硬件结构用某种网表文件的方式联系起来。显然，综合器是软件描述与硬件实现的一座桥梁。综合过程就是将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件。

逻辑适配：适配器的功能是将由综合器产生的网表文件配置于指定的目标器件中，产生最终的下载文件，如JEDEC格式的文件。适配所选定的目标器件(FPGA/CPLD芯片)必须属于原综合器指定的目标器件系列。