数字电路与逻辑设计a卷
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
命题人：王玉青审核人：试卷分类（A卷或B 卷）
五邑大学试卷
学期：2013至2014学年度第 1 学期
课程：数字电路与逻辑设计课程代号：0700280
使用班级：信息工程学院2011级姓名：学号：
一、填空题（15分，每空1分）
1.时序逻辑电路按照其触发器是否由统一的时钟控制分为时序逻辑电路和时序逻辑电路。
2.当数据选择器的数据输入端的个数为8时，其地址代码应有位。
3.两个1位二进制数字A和B相比较，可以用作为A>B的输出信号Y(A>B)。
4.寻址容量为256k × 4的RAM需要根地址线。
5. 欲设计一个47进制的计数器至少需要片74LS160。
6. JK触发器的特性方程为。
7. 当TTL与非门的输入端悬空时相当于输入接入电平。
8. 模数转换器（ADC）两个最重要的指标是转换精度和。
9. A/D转换通常经过、、、四个步骤。
10. TTL门电路中，输出端能并联使用的有和。
二、选择题（11分，每空1分）
1.下列各式中哪个是三变量A、B、C的最小项？。
A. B A
B. C B A ++
C. C B A
D. C B + 2. 下列公式中哪个是错误的？ 。
A. A A =+0
B. A A A =+
C. B A B A +=+
D. ))((C A B A BC A ++=+
3. 采用集电极开路的OC 门主要解决了 。 A. TTL 门不能相“与”的问题
B. TTL 门的输出端不能“线与”的问题
C. TTL 门的输出端不能相“或”的问题 4. 触发器有两个稳态，，存储4位二进制信息需要 个触发器。 A. 2 B. 4 C. 8
D. 16 5. 欲使D 触发器按n n Q Q =+1工作，应使输入端D = 。 A. 0 B. 1 C. Q D. n Q
6. 要构成容量为4k ×8的RAM ，需要 片容量为256×4的RAM 。 A. 2 B. 4 C. 8 D. 32
7. 3线-8线译码器处于译码状态时，当输入A 2A 1A 0=010时，输出
07...Y Y = 。
8. 多谐振荡器可产生 。
A. 正弦波
B. 矩形脉冲
C. 三角波
D. 锯齿波 9. 555定时器构成施密特触发器时，其回差电压为 。 A. V CC B. V CC /2 C. V CC /3 D. 2V CC /3 10. D/A 转换器能够将 转变成 。
A. 正弦信号
B. 数字信号
C. 模拟信号
D. 方波信号
三、判断题（8分，每题1分）
( )1. 编码器是时序逻辑电路。
( )2. 施密特触发器可用于将三角波变换成正弦波。
( )3. 单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。 ( )4. 四变量的最小项共有8种组合。
( )5. 具有推拉输出的TTL 门的输出端不可以并列使用。
( )6. CMOS 门的输入端不可以悬空。
( )7. 将TTL 与非门作非门使用，则多余输入端应接低电平。 ( )8. T 触发器，在T=1时，加上时钟脉冲，则触发器翻转。
四、（共9分）
用卡诺图法化简逻辑函数∑∑+=)8,4,2,1,0()10,7,6,5,3(d m F 五、（共17分） 已知同步时序电路如图1所示。试写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并说明该电路的功能。
图1
六、（共15分） 试利用74LS161和反馈预置数法设计一可控进制计数器：当控制变量X 为1时为12进制计数器，X =0时为10进制计数器，并画出电路图。
74LS161功能表
七、（共6分）
得分
得分
得分 得分 CLR
CLK
A Q
B Q
C Q D
Q A
B
C D
RCO
LOAD 161HC 74ET
EP 74LS161
若将1024×1位的RAM芯片组成2048×2位的RAM电路，（1）应需几片1024×1位的芯片？(2)还需要哪种集成芯片？（3）试画出扩展电路，1024×1位的ROM芯片的逻辑符号如下图所示。（8分）
八、（共6分）
图2（a）所示为由555定时器构成的声控报警电路。声音经接收放大后的信号如图2（b）所示，v I的峰值4V。
（1）分别说出555定时器1和555定时器2所构成单元电路的名称；
（2）请计算报警的时间；
九、（共13分）
某汽车驾驶员培训班进行结业考试。有3名评判员，其中A为主评判员，B、C为副评判员。评判时按少数服从多数原则，但若主评判认为合格，也可通过。试设计一个逻辑电路实现上述功能。
要求：1.列出输出和输入的真值表；2. 写出逻辑函数表达式；3. 试用4选1数据选择器74HC153实现评判的规定逻辑功能。
任课老师： 试卷分类（A 卷或B 卷） A
五邑大学 试卷参考答案及评分标准
学期： 2013 至 2014 学年度 第 1 学期 课程： 数字电路与逻辑设计 课程代号： 0700280 使用班级： 信息工程学院2011级
一、填空题（15分，每空1分）
5. 时序逻辑电路按照其触发器是否由统一的时钟控制分为 异步 时序逻辑电路和 同步 时序逻辑电路。
6. 当数据选择器的数据输入端的个数为8时，其地址代码应有 3 位。
7. 两个1位二进制数字A 和B 相比较，可以用 B A 作为A>B 的输出信号Y (A >B )。 8. 寻址容量为256k × 4的RAM 需要 18 根地址线。 5. 欲设计一个47进制的计数器至少需要 2 片74LS160。 6. JK 触发器的特性方程为n n n Q K Q J Q +=+1。
7. 当TTL 与非门的输入端悬空时相当于输入接入 高 电平。 8. 模数转换器（ADC ）两个最重要的指标是转换精度和 速度 。 9. A/D 转换通常经过 采样 、 保持 、 量化 、 编码 四个步骤。 10. TTL 门电路中，输出端能并联使用的有 OC 门 和 三态门 。 二、选择题（11分，每空
3. 下列各式中哪个是三变量A 、B 、C 的最小项？ C 。
A. B A
B. C B A ++
C. C B A
D. C B + 4. 下列公式中哪个是错误的？ C 。
A. A A =+0
B. A A A =+
C. B A B A +=+
D. ))((C A B A BC A ++=+ 4. 采用集电极开路的OC 门主要解决了 B 。 A. TTL 门不能相“与”的问题