DSP通信系统的静电放电电磁脉冲敏感性研究

第２５卷增刊北京理工大学学报Ｖ０１．２５Ｓｕｐｐｌ．２００５年９月ＴｒａｎｓａｃｔｉｏｎｓｏｆＢｅｉｊｉｎｇＩｎｓｔｉｔｕｔｅｏｆＴｅｃｈｎｏｌｏｇｙＳｅｐ．２００５文章编号：１００１－０６４５（２００５）增刊－０９２－０４ＤＳＰ通信系统的静电放电电磁脉冲敏感性研究宋学君１’２，刘尚合２，张希军２，魏明２（１．河北师范大学物理科学与信息工程学院，河北，石家庄０５００１６：２．军械工程学院静电与电磁防护研究所，河北，石家庄０５０００３）摘要：选用可编程数字信号处理器（ＤＳＰ）和单片微控制器（ＳＣＭ）等组成ＣＡＮ总线通信系统，采用人体－金属静电模型，利用静电放电模拟器对水平耦合板、垂直耦合板放电，对该ＤＳＰ通信系统进行了静电放电电磁脉冲（ＥＳＤＥＭＰ）辐照效应实验研究，得出了该ＤＳＰ通信系统出现“死机”故障的ＥＳＤ敏感电压值．实验表明，靠近ＤＳＰ芯片一侧比靠近ＳＣＭ一侧更易受到静电放电电磁脉冲的干扰．关键词：数字信号处理器；静电电磁脉冲；电磁敏感性中图分类号：０４４１文献标识码：ＡＲｅｓｅａｒｃｈｏｎＥｌｅｃｔｒｏｓｔａｔｉｃＥｌｅｃｔｒｏｍａｇｎｅｔｉｃＰｕｌｓｅｓＳｕｓｃｅｐｔｉｂｉｌｉｔｙｏｆＤＳＰＣｏｍｍｕｎｉｃａｔｉｏｎＳｙｓｔｅｍＳＯＮＧＸｕｅ－ｊｕｎｌ一，ＬＩＵＳｈａｎｇ—ｈｅ２，ＺＨＡＮＧＸｉ－ｊｕｎ２，ＷＥＩＭｉｎ９２（１．ＣｏｌｌｅｇｅｏｆＰｈｙｓｉｃｓＳｃｉｅｎｃｅａｎｄＩｎｆｏｒｍａｔｉｏｎＥｎｇｉｎｅｅｒｉｎｇ，ＨｅｂｅｉＮｏｒｍａｌＵｎｉｖｅｒｓｉｔｙ，Ｓｈｉｊｉａｚｈｕａｎｇ，Ｈｅｂｅｉ０５００１６，Ｃｈｉｎａ；２．ＥｌｅｃｔｒｏｓｔａｔｉｃａｎｄＥｌｅｃｔｒｏｍａｇｎｅｔｉｃＰｒｏｔｅｃｔｉｏｎＲｅｓｅａｒｃｈＩｎｓｔｉｔｕｔｅ，ＭｅｃｈａｎｉｃａｌＥｎｇｉｎｅｅｒｉｎｇＣｏｌｌｅｇｅ，Ｓｈｉｊｉａｚｈｕａｎｇ，Ｈｅｂｅｉ０５０００３，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ｄｉｉｇｉｔａｌｓｉｇｎａｌｐｒｏｃｅｓｓｏｒ（ＤＳＰ），ｏｎｅｏｆｋｅｙｔｅｃｈｎｏｌｏｇｉｅｓｏｆｄｉｇｉｔａｌｓｉｇｎａｌｐｒｏｃｅｓｓｉｎｇｅｎｇｉｎｅｅｒｉｎｇｐｒａｃｔｉｃｅ，ｉｓｎｏｗｐｒｅｖａｌｅｎｔｔｈｒｏｕｇｈａｌｍｏｓｔｌｅｖｅｌｓｏｆｉｎｆｏｒｍａｔｉｏｎｔｅｃｈｎｏｌｏｇｉｅｓ．Ｉｔｉｓｌｏｗｃｏｓｔ，ｌｏｗｐｏｗｅｒａｎｄｔｈｅｒｅａｌｔｉｍｅｄｉｇｉｔａｌｓｉｇｎａｌｈａｎｄｌｉｎｇａｂｉｌｉｔｙｏｆｈｉｇｈｐｅｒｆｏｒｍａｎｃｅ．ＴｈｅＥＵＴ（ｅｑｕｉｐｍｅｎｔｕｎｄｅｒｔｅｓｔ）ｉｓａＣＡＮｂｕｓｃｏｍｍｕｎｉｃａｔｉｏｎｓｙｓｔｅｍｗｈｉｃｈｃｏｎｓｉｓｔｓｏｆａＤＳＰＴＭＳ３２０ＬＦ２４０７ａｎｄａｓｉｎｇｌｅｃｈｉｐｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ（ＳＣＭ）ｅｔｃ．ＴｈｅｅｌｅｃｔｒｏｓｔａｔｉｃｓｕｓｃｅｐｔｉｂｉｌｉｔｙｏｎｔｈｅｓｙｓｔｅｍｉｓｓｔｕｄｉｅｄｖｉａｔｈｅｄｉｓｃｈａｒｇｅｏｆｔｈｅＥＳＤｇｅｎｅｒａｔｏｒ（ｂｏｄｙｍｅｔａｌｍｏｄｅｌ）ｔｏａｃｏｕｐｌｉｎｇｐｌａｎｅ．ＴｈｅｅｆｆｅｃｔｓｏｆＥＳＤＥＭＰｏｎｔｈｅＤＳＰｓｙｓｔｅｍａｒｅｄｉｓｃｕｓｓｅｄ．ｃｏｍｐａｒｅｄａｎｄａｎａｌｙｚｅｄ．Ｋｅｙｗｏｒｄｓ：ｄｉｇｉｔａｌｓｉｇｎａｌｐｒｏｃｅｓｓｏｒ：ＥＳＤＥＭＰ；ｅｌｅｃｔｒｏｓｔａｔｉｃｓｕｓｃｅｐｔｉｂｉｌｉｔｙ静电放电过程中形成的高电压、强电场、瞬时大电流往往伴随有强的电磁辐射，在其附近产生的静电放电电磁脉冲具有很高的峰值和很陡的上升沿，对各种微电子系统形成很强的电磁干扰…．在各种电磁脉冲危害源中，静电放电是一种常见的近场危害源，它不仅可以造成电子设备的严重干扰和损收稿日期：２００５－０６—２２基金项目：围家自然科学基金重点资助项目（５０２３７０４０）作者简介：宋学村（１９６３－－）．女．博Ｉｊ．副教授．Ｅ－ｍａ伤，而且还可能形成潜在性失效，使电子设备的工作可靠性降低，引发重大事故．集成电路是微电子技术的核心，其集成度的提高和功耗的降低使其具有较高的电磁敏感性和电磁易损性．随着大规模、超大规模集成电路在高性能信息处理系统、通信系统中的广泛应用，确定它们在静电放电电磁脉冲增刊宋学君等：ＤＳＰ通信系统的静电放电电磁脉冲敏感性研究９３（ＥＳＤＥＭＰ）作用下的电磁敏感性，对于电路设计、芯片选择及进行抗静电能力研究具有重要意义．ＴＭＳ３２０ＬＦ２４０７芯片具有低成本、低功耗、高性能的实时数字信号处理能力，采用并行机制、流水线操作式总线结构（一般计算机采用单总线结构），片内具有独立的硬件加法器和乘法器，允许ＣＰＵ同时访问程序指令和存储数据．该芯片可以支持高达３０］Ｖｌｉ－－Ｉｚ的ＣＰＵ时钟、片内含有３２ｌ（Ｂ的闪存ＦＬＡＳＨ／１６路Ａ／Ｄ转换、双事件管理器（ＥＶＡ／ＥＶＢ）、可进行死区编程的ＰＷＭ以及看门狗电路，另外还有许多片内外设，具有强大的外部通信接口，便于构成大的控制系统，特别适用于运动系统的全数字化控制【２Ｊ．单片微控制器（ＳＣＭ）／３＋‘泛应用于工业自动化、生产过程控制和智能化仪器仪表等领域．作者选用目前广泛应用的通用可编程数字信号处理器（ＤＳＰ）ＴＭＳ３２０ＬＦ２４０７芯片和单片微控制器（ＳＣＭ）８０Ｃ１９６及其他外围元器件组成的ＣＡＮ总线通信系统作为实验对象，进行了ＥＳＤＥＭＰ辐照效应实验研究，为进一步研究ＤＳＰ系统的防护加同技术提供依据．实验装置及实验方法ＤＳＰ总线通信系统的ＥＳＤＥＭＰ敏感性实验属于系统电路效应实验，由于ＤＳＰ系统较复杂，很难进行良好的隔离，因此，实验采用了辐照法．依据的测试标准为国际电工委员会发布的ＩＥＣ６１０００—４．２《静电放电抗扰度测试，２００１年版》新标准，该标准给出了实验室台式实验装置ｐｊ，主要用于电力、电子设备的静电放电抗扰度测试实验．在测试中，辐射场的作用是通过ＥＳＤ模拟器对水平或垂直耦合板的间接放电模拟的．实验时，将被测试件（ＥＵＴ）放置在水平耦合板上，并用绝缘板与之隔离，使ＥＵＴ直接暴露在静电放电辐射场中，实验配置如图１所示．静电放电模拟器选用日本ＮｏｉｓｅＫｅｎＥＳＳ．２００ＡＸ模拟器．模拟器输出电压为０．２～３０ｋＶ．从结构上讲，其储能电容、放电电阻、高压继电器与放电电极很靠近，使得放电的重复性较高．其中电流波形采用的是对设备要求更加严格的人体．金属模型（ｂｏｄｙｍｅｔａｌｍｏｄｅｌ，ＢＭＭ）的放电电流波形．水平耦合板放电时，将ＥＳＤ模拟器置于距受试设备１０ｃｍ处与水平耦合板处于同一水平面，对水平板的侧边每次施加１０个脉冲，间隔为ｌＳ连续放图１台式实验设备布黄不总图Ｆｉｇ．１Ｅｘｐｅｒｉｍｅｎｔａｌｓｅｔ－ｕｐｆｏｒｔａｂｌｅ－ｔｏｐｌａｂｏｒａｔｏｒｙｔｅｓｔｓ电：垂直耦合板放电时，将被测试件置于距垂直耦合板１０ｃｍ处，用模拟器对垂直耦合板的一个垂直边每次施加１０个脉冲、间隔１Ｓ连续放电。

完成对ＤＳＰ系统的一次辐照实验称为一次冲击，若被测试件有一次出现异常（如该ＤＳＰ系统非正常中断、跳转或死机等），则视为ＥＵＴ受到干扰．水平耦合板、垂直耦合板放电时，耦合板接地电阻为ｌＭＱ，由于耦合板对地的电容为分布电容，因此接地点和放电点组合不同，放电时产生的电磁场也不相同【４Ｉ．另外，为了比较数字信号处理器ＤＳＰ芯片和单片微控制器芯片对静电放电电磁脉冲的敏感性，选择不同放电点的ＥＳＤＥＭＰ对ＤＳＰ通信系统进行放电实验，放电点选择在距印刷电路板边沿１０ｃｍ处，在其周围共选取８个典型位置作为放电点，各点的选取如图２所示．图２不同放电点和接地点示意图Ｆｉｇ．２Ｓｋｅｔｃｈｍａｐｏｆｐｏｓｉｔｉｏｎｇｒｏｕｎｄｉｎｇｔｅｒｍｉｎａｌｐｏｉｎｔａｎｄｄｉｓｃｈａｒｇｅｐｏｉｎｔ２实验结果及分析２．１实验结果在每一放电点采用３次冲击，每次冲击为１０个北京理工大学学报第２５卷连续脉冲，间隔１Ｓ，在不同放电电压和不同电压极性下，对ＤＳＰ系统进行ＥＳＤＥＭＰ效应实验．由于没有进行静电放电辐射场峰值场强的标定，所以在对ＤＳＰ总线通信系统进行ＥＳＤＥＭＰ辐照效应试验时，以静电放电模拟器的放电电压表示．表１和表２分别给出了ＥＳＤ模拟器对水平耦合板、垂直耦合板表１ＨＣＰ放电系统“死机”时的最小放电电压Ｔａｂ．１ＴｈｅｍｉｎｉｍｕｍｄｉｓｃｈａｒｇｅｖｏｌｔａｇｅｓｏｆＥＳＤｔｏＨＣＰｗｈｅｎｔｈｅｓｙｓｔｅｍ“ｆｒｅｅｚｅ”表２对ＶＣＰ放电系统“死机”时的最小放电电压Ｔａｂ．２ＴｈｅｍｉｎｉｍｕｍｄｉｓｃｈａｒｇｅｖｏｌｔａｇｅｓｏｆＥＳＤｔｏ。

ＶＣＰｗｈｅｎｔｈｅｓｙｓｔｅｍ“ｆｒｅｅｚｅ’’放电时，系统出现“死机”故障时的最小正极性、负极性静电放电电压．表３给出了ＥＳＤ模拟器水平耦合板负极性静电放电时，系统出现异常但不表３ＨＣＰ负极性放电时系统出现的最小放电电压值Ｔａｂ．３ＴｈｅｎｅｇａｔｉｖｅｍｉｎｉｍｕｍｄｉｓｃｈａｒｇｅｖｏｌｔａｇｅｓｏｆＥＳＤｔｏＨＣＰｗｈｅｎｔｈｅｓｙｓｔｅｍｆａｉｌｕｒｅ一定出现“死机”故障的最小静电放电电压．实验环境为：温度１５ｏＣ：湿度５６．４％．２．２结果及分析①与ＥＳＤ模拟器正极性放电相比，ＤＳＰ总线通信系统对ＥＳＤ负极性放电更为敏感，“死机”时ＥＳＤ模拟器的最小负极性电压为一２．５ｋＶ．②与垂直耦合板放电比较，ＥＳＤ模拟器对水平耦合板放电时ＤＳＰ系统更易受到ＥＳＤＥＭＰ干扰．Ｒ．Ｚａｒｉｄｚｅ、Ｓ．Ｆｒｅｉ等人对ＨＣＰ和ＶＣＰ两种情况下的ＥＳＤ辐射场进行了定量测量，测量结果表明，在受试设备１０ｃｍ处，ＶＣＰ放电时产生的磁场峰值是ＨＣＰ放电时的１／５［５，６Ｊ，这也说明了对ＨＣＰ放电时ＤＳＰ系统更敏感的原因．③被测试ＤＳＰ系统的静电放电敏感性与ＥＳＤ放电点的选取有关．各放电点对耦合板接地点的分布电容不同对测试结果有影响，但可以忽略．对同一芯片，其静电放电敏感性位置是不同的，对电子系统而言，不同元器件的静电放电敏感性不同使得整个系统的静电敏感位置不同．④该ＤＳＰ总线通信系统中靠近ＤＳＰ芯片一侧更易受到静电放电电磁脉冲的干扰，这说明ＤＳＰ芯片的静电放电敏感性比单片微控制器ＳＣＭ芯片的静电放电敏感性强．ＤＳＰ芯片有１４４个管脚，集成度很高，加工工艺使得芯片内部的连线变得很细，线间距离很短，输入信号电压的范围为０－－一３．６Ｖ，ＣＰＵ时钟高达３０ＭＨｚ，３．３ｖ低电压供电，采用高性能静态ＣＭＯＳ技术，因此ＥＳＤＥＭＰ很容易由芯片的管脚及与其相连的连接线（相当于接收电磁脉冲的高效率天线）导入ＣＰＵ内部，使ＣＰＵ内部的程序指针计数器ＰＣ内容改变，引起程序的非正常跳转，导致“死机”．３结束语“死机”是系统在实际应用中最容易出现的一种故障现象，也是最为严重的～种故障，它可使整机处于瘫痪状态，只有通过人工复位才能使其恢复正常．作者对ＤＳＰ芯片与ＳＣＭ芯片构成的ＣＡＮ总线通信系统进行了ＥＳＤＥＭＰ辐照效应实验研究，得出了ＤＳＰ系统出现“死机”故障的ＥＳＤ敏感电压值，并进行了“死机”机理分析．实验结果表明：①与正极性放电相比，ＤＳＰ系统对ＥＳＤ负极性放宅更为敏感；②与垂直耦合板放电比较，ＥＳＤ模拟器对水平耦合板放电时，ＤＳＰ系统的ＥＳＤ敏感电压更低：③被测试ＤＳＰ系统的静电放电敏感性与增刊宋学君等：ＤＳＰ通信系统的静电放电电磁脉冲敏感性研究９５ＥＳＤ放电点的选取有关：④ＤＳＰＭＳ３２０ＬＦ２４０７芯【３】片的静电放电敏感性比单片微控制器（ＳＣＭ）８０Ｃ１９６芯片的静电放电敏感性强．为了减小ＥＳＤ电磁脉冲对ＤＳＰ系统的影响，ＤＳＰ芯片的外部时钟【４】频率不宜太高，这样可以减少外部线间干扰，容易ＰＣＢ，布线．在一般系统中尽量不片外扩展程序和数据存储器，从而提高ＤＳＰ系统抗ＥＳＤＥＭＰ的能力．另外系统硬件设计中，控制逻辑电路尽鼙采用大规模可编程逻辑电路ＦＰＧＡ器件．参考文献Ｈ１川１ＷｉｌｓｏｎＰｅｒｒｙＦ，ＭａＭＴ．Ｆｉｅｌｄｓｒａｄｉａｔｅｄｂｙｅｌｅｃｔｒｏｓｔａｔｉｃｄｉｓｃｈａｒｇｅｓ［Ｊ１．ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＥｌｅｃｔｒｏｍａｇｎｅｔｉｃ［６１Ｃｏｍｐａｔｉｂｉｌｉｔｙ，１９９１３３（１）：１０－－１８．【２】扈宏杰，ＤＳＰ控制系统的设计与实现［Ｍ】．北京：机械工业出版社，２００４．ＨｕＨｏｎｇｊｉｅ．ＤＳＰｄｅｓｉｇｎａｎｄｓｏｌｕｔｉｏｎｆｏｒｃｏｎｔｒｏｌｓｙｓｔｅｍｓ【Ｍ】．Ｂｅｉｊｉｎｇ：ＣｈｉｎａＭａｃｈｉｎｅＰｒｅｓｓ，２００４．（ｉｎＣｈｉｎｅｓｅ）ＩＥＣ６１０００－－４．２。