多功能数字钟——校时闹钟
多功能数字钟-电子设计
多功能数字钟-电子设计
第一步实现多功能数字钟的基本功能，包括显示当前时间和设置定时
功能。
为了实现这一功能，我们需要使用一个定时器，以实现每秒钟更新
一次时间并显示在LCD屏上，同时实现定时功能。
第二步用一个按钮来切换显示当前时间和定时时间。
为了实现这一功能，我们需要在LCD屏上显示当前时间和定时时间，当按钮按下时，可以
改变当前时间和定时时间的显示。
第三步加入计时功能，使用者可以设置一个计时时间，当计时结束时，会有一个提醒和发出报警声。
为了实现这一功能，我们需要使用一个计数器，计算出时间差，当到达设定的计时时间时，发出报警声或者显示一个
提醒。
第四步增加闹钟功能，使用者可以设置一个闹钟时间，当达到闹钟时
间时，会有一个提醒和发出报警声。
为了实现这一功能，我们需要在指定
的时间段内，获取当前时间，通过一个实时检查程序，来实现闹钟功能，
当到达时间时，发出报警声或者显示一个提醒。
第五步加入天气预报功能，使用者可以查询当前城市的天气情况，以
及未来三天的天气预报。
为了实现这一功能，我们需要使用一个API来获
取天气情况，并将获取的信息在LCD屏上显示出来，方便使用者查询。
多功能数字钟
多功能数字钟多功能数字钟是一种具有多种功能的现代化钟表。
它不仅能够显示准确的时间，还可以实现其他实用的功能，使人们的生活更加方便和舒适。
下面将介绍它的几个主要功能。
首先，多功能数字钟能够准确显示时间。
它采用数字显示屏，清晰明了，无论白天还是晚上，都能够清楚地读取时间。
显示屏上通常有四个或六个数字，分别代表小时和分钟，而且还有一个显示秒数的功能。
这样，我们可以通过一眼就知道现在的具体时间，无需再查看手机或手表。
其次，多功能数字钟可以设置多个闹钟。
人们可以根据自己的需要，设置不同的闹钟，以满足不同的时间要求。
比如，可以设置一个早上的闹钟来叫醒自己，还可以设置一个晚上的闹钟来提醒自己休息。
这样，我们不仅能够准时起床，还能够提高工作和生活的效率。
此外，多功能数字钟还可以用作倒计时器。
我们可以根据自己的需要，设置倒计时的时间，比如煮饭、做家务或者做运动。
当时间到达设定值时，多功能数字钟会发出警报声提醒我们。
这样，我们就不用担心忘记时间，可以更好地掌控自己的时间安排。
多功能数字钟还具有温度和湿度显示功能。
它可以显示当前的室内温度和湿度，帮助我们了解室内的环境条件。
通过这个功能，我们可以根据温湿度的变化，进行合理的调控，提高室内的舒适度。
最后，多功能数字钟还可以充当夜灯。
在夜晚，我们可以通过多功能数字钟的设置，将其调整为柔和的灯光状态，提供足够的照明。
这样，我们不用开启强光的灯具，仍然可以看清楚周围的环境，不会打扰到他人的休息。
综上所述，多功能数字钟拥有准确显示时间、设置多个闹钟、使用倒计时器、显示温湿度以及充当夜灯等多种实用功能。
它是一种方便、实用并且综合性很强的钟表，能够满足人们的不同需求，提高生活的便利性和舒适度。
多功能数字钟.ppt
1、时、分计数器的设计
分计数器是模M=60的计数器 ➢其计数规律为00—01—…—58—59—00…
时计数器是一个24进制计数器 ➢其计数规律为00—01—…—22—23—00… ➢即当数字钟运行到23时59分时，分的个位 计数器再输入一个脉冲时，数字钟应自动 显示为00时00分。
2、在顶层电路中调用元件 符号bcd2seg7.sym到电路 中
进行如图所示的连接绘制
2021/3/6
2021/3/6
五、EP1K30TC144-3 开发试验箱
2021/3/6
2021/3/6
2021/3/6
器 件 引 脚 与 资 源 连 接 对 照 表
2021/3/6
资源名称 时钟
数码管
六、电路编译与适配
（1）选择器件 a. 选择 AssignDevice 选项，弹出 Device 对话框。
b. 在 Device Family 下拉列表框中选择适 配器件的系列，在 Devices 中选择器件 的型号，然后单击 OK 按钮。
（本设计中选择FLEX1k系列的EP1k30TC144-3器件）
管脚的重新分配与定位
选择 MAX+PlusⅡFloorplan Editor选项，即可打开平 面（底层）编辑器窗口，出现如图所示的芯片管脚分配图。
芯片名称区 颜色图例
未赋值节点 和管脚显示
区
器件显示区
选中节点和 管脚区
这是由软件自动分配的，用户可根据需要随意改变管 脚分配，管脚的编辑过程如下。
2021/3/6
七段BCD译码电路1、BCD译码模块的介绍 数据选择器
8进制加法计数器
2021/3/6
2021/3/6
多功能数字电子钟设计
数字逻辑课程设计－多功能数字电子钟多功能数字钟的设计与仿真一.设计任务与要求设计任务：设计一个多功能数字钟。
要求:1.有“时”、“分”、“秒”(23小时５９分59秒）显示且有校时功能。
(设计秒脉冲发生器)2.有整点报时功能。
(选：上下午、日期、闹钟等）3. 用中规模、小规模集成电路及模拟器件实现。
4. 供电方式: 5V直流电源二.设计目的、方案及原理１.设计目的（1）熟悉集成电路的引脚安排。
(2)掌握各芯片的逻辑功能及使用方法。
(3)了解面包板结构及其接线方法。
（4)了解多功能数字钟的组成及工作原理。
(5）熟悉多功能数字钟的设计与制作2.设计思路(1）设计数字钟的时、分、秒电路。
(2)设计可预置时间的校时电路。
（3)设计整点报时电路。
3.设计过程3．1.总体设计方案及其工作原理为:数字钟原理框图入图1所示，电路一般包括一下几个部分：振荡器、星期、小时、分钟、秒计数器、校时电路、报时电路。
数字钟实际上是一个对标准频率（１HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间)一致,故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟,但也可以用５55定时器构成。
图1 系统框图数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。
数字钟计时周期是24小时，因此必须设置24计数器,秒、分、时由数码管显示。
ﻫ为使数字钟走时与标准时间一致，校时电路是必不可少的。
设计中采用开关控制校时电路“时”“分”“秒”计数器进行校时操作。
3.２.各独立功能部件的设计(１)分、秒计时器(60进制)，时计数器（2４进制），星期计数器（7进制）如下图,图中蓝色线为高电平+5v，绿色为接地线,红色线为时钟脉冲。
获得秒脉冲信号后,可根据６0秒为一分，60分为一小时,24时为一个计数周期的计数规则，分别确定秒、分、时的计数器。
由于秒和分的显示都为60进制,因此他们可有两级十进制计数器组成，其中秒和分的个位为十进数器,十位为六进制计数器,可利用两片74160集成电路来实现。
用verilog-HDL多功能数字钟
用verilog-HDL多功能数字钟Verilog HDL实验报告基于Verilog HDL语言的多功能数字钟设计一、试验目的设计一个有如下功能的数字钟：（１）计时功能：包括时、分、秒。
（２）定时与闹钟功能：能在所设定的时间发出铃音。
（３）校时功能：对小时、分钟和秒钟进行手动校时。
（４）整点报时功能：每到整点能够发出“嘀嘀嘀嘀嘟”四短一长的报时。
二、试验原理ALERT HOUR[7..0]MIN[7..0]SEC[7..0]LD_ALERT LD_HOUR LD_MINCLK CLK_1K MODE TURN CHANGEclockCLK CLK_1K MODE TURN CHANGEALERTHOUR[7..0]MIN[7..0]SEC[7..0]LD_ALERT LD_HOUR LD_MIN多功能数字钟端口示意图数字钟设有五个输入端，分别为时钟输入（CLK ）、模式（MODE ）、产生声音的时钟信号（CLK_1K ）、切换（TURN ）和调时（CHANGE ）键。
输出共七个，其中HOUR[7..0]、MIN[7..0]和SEC[7..0]采用BCD 计数方式，分别驱动2个数码管。
硬件电路原理图如下：三、试验内容1. 代码/*信号定义：clk: 标准时钟信号，其频率为4Hz；clk_1k:产生闹铃声、报时音的时钟信号，其频率为1024Hz；mode:功能控制信号；为0：计时功能；为1：闹钟功能；为2：手动校时功能；turn:接按键，在手动校时功能时，选择是调整小时还是分钟；若长时间按住改建，还可使秒信号清零，用于精确调时；change: 接按键，手动调整时，每按一次，计数器加1；如果长按，则连续快速加1，用于快速调时和定时；hour,min,sec:此三信号分别输出并显示时、分、秒信号，皆采用BCD码计数，分别驱动6个数码管显示时间；alert:输出到扬声器的信号，用于产生闹铃音和报时音；闹铃音为持续20秒的急促的“嘀嘀嘀”音，若按住“change”键，则可屏蔽该音；整点报时音为“嘀嘀嘀嘀嘟”四短一长音；LD_alert:接发光二极管，指示是否设置了闹钟功能；LD_hour:接发光二极管，指示当前调整的是小时信号；LD_min:接发光二极管，指示当前调整的是分钟信号*/moduleclock(clk,clk_1k,mode,change,turn,alert,hour,min,sec,LD_alert,LD_hour,LD_mi n);input clk,clk_1k,mode,change,turn;output alert,LD_alert,LD_hour,LD_min;output[7:0] hour,min,sec;reg[7:0] hour,min,sec,hour1,min1,sec1,ahour,amin;reg[1:0] m,fm,num1,num2,num3,num4;reg[1:0] loop1,loop2,loop3,loop4,sound;reg LD_hour,LD_min;reg clk_1Hz,clk_2Hz,minclk,hclk;reg alert1,alert2,ear;reg count1,count2,counta,countb;wire ct1,ct2,cta,ctb,m_clk,h_clk;always @(posedge clk)beginclk_2Hz<=~clk_2Hz;if(sound==3) begin sound<=0; ear<=1; end //ear信号用于产生或屏蔽声音else begin sound<=sound+1; ear<=0; endendalways @(posedge clk_2Hz) //由4Hz的输入时钟产生1Hz的时基信号clk_1Hz<=~clk_1Hz;always @(posedge mode) //mode信号控制系统在三种功能间转换begin if(m==2) m<=0; else m<=m+1; endalways @(posedge turn)fm<=~fm;always //产生count1,count2,counta,countb四个信号begincase(m)2:begin if(fm)begin count1<=change; {LD_min,LD_hour}<=2; endelsebegin counta<=change; {LD_min,LD_hour}<=1; end{count2,countb}<=0;end1:begin if(fm)begin count2<=change; {LD_min,LD_hour}<=2; endelsebegin countb<=change; {LD_min,LD_hour}<=1; end{count1,counta}<=2'b00;enddefault:{count1,count2,counta,countb,LD_min,LD_hour}<=0;endcaseendalways @(negedge clk) //如果长时间按下“change”键，则生成“num1”信号用于连续快速加1if(count2) beginif(loop2==3) num2<=1;elsebegin loop2<=loop2+1; num2<=0;endendelse begin loop2<=0; num2<=0; endalways @(negedge clk) //产生num2信号if(count1) beginif(loop3==3) num3<=1;elsebegin loop3<=loop3+1; num3<=0; endendelse begin loop3<=0; num3<=0; endalways @(negedge clk)if(counta) beginif(loop4==3) num4<=1;elsebegin loop4<=loop4+1; num4<=0; endendelse begin loop4<=0; num4<=0; endassign ct1=(num3&clk)|(!num3&m_clk); //ct1用于计时、校时中的分钟计数assign ct2=(num1&clk)|(!num1&count2); //ct2用于在定时状态下调整分钟信号assign cta=(num4&clk)|(!num4&h_clk); //cta用于计时、校时中的小时计数assign ctb=(num2&clk)|(!num2&countb); //ctb用于在定时状态下调整小时信号always @(posedge clk_1Hz) //秒计时和秒调整进程if(!(sec1^8'h59)|turn&(!m))beginsec1<=0;if(!(turn&(!m))) minclk<=1;end//按住“turn”按键一段时间，秒信号可清零，该功能用于手动精确调时else beginif(sec1[3:0]==4'b1001)begin sec1[3:0]<=4'b0000; sec1[7:4]<=sec1[7:4]+1; endelse sec1[3:0]<=sec1[3:0]+1; minclk<=0;endassign m_clk=minclk||count1;always @(posedge ct1) //分计时和分调整进程beginif(min1==8'h59) begin min1<=0; hclk<=1; endelse beginif(min1[3:0]==9)begin min1[3:0]<=0; min1[7:4]<=min1[7:4]+1; endelse min1[3:0]<=min1[3:0]+1; hclk<=0;endendassign h_clk=hclk||counta;always @(posedge cta) //小时计时和小时调整进程if(hour1==8'h23) hour1<=0;else if(hour1[3:0]==9)begin hour1[7:0]<=hour1[7:4]+1; hour1[3:0]<=0; endelse hour1[3:0]<=hour1[3:0]+1;always @(posedge ct2) //闹钟定时功能中的分钟调节进程if(amin==8'h59) amin<=0;else if(amin[3:0]==9)begin amin[3:0]<=0; amin[7:4]<=amin[7:4]+1; endelse amin[3:0]<=amin[3:0]+1;always @(posedge ctb) //闹钟定时功能中的小时调节进程if(ahour==8'h23) ahour<=0;else if(ahour[3:0]==9)begin ahour[3:0]<=0; ahour[7:4]<=ahour[7:4]+1; endelse ahour[3:0]<=ahour[3:0]+1;always //闹铃功能if((min1==amin)&&(hour1==ahour)&&(amin|ahour)&&(!change))//若按住“change”键不放，可屏蔽闹铃音if(sec1<8'h20) alert1<=1; //控制闹铃的时间长短else alert1<=0;else alert1<=0;always //时、分、秒的现实控制case(m)3'b00: begin hour<=hour1; min<=min1; sec<=sec1; end//计时状态下的时、分、秒显示3'b01: begin hour<=ahour; min<=amin; sec<=8'hzz; end//定时状态下的时、分、秒显示3'b10: begin hour<=hour1; min<=min1; sec<=8'hzz; end//校时状态下的时、分、秒显示endcaseassign LD_alert=(ahour|amin)?1:0; //指示是否进行了闹铃定时assign alert=((alert1)?clk_1k&clk:0)|alert2; //产生闹铃音或整点报时音always //产生整点报时信号alert2beginif((min1==8'h59)&&(sec1>8'h54)||(!(min1|sec1)))if(sec1>8'h54) alert2<=ear&clk_1k; //产生短音else alert2<=!ear&clk_1k; //产生长音else alert2<=0;endendmodule2. 仿真图四、小结及体会为了做多功能数字钟，我借了多本关于Verilog HDL的程序设计书。
基于单片机的多功能数字钟的设计
一、概述现代社会，时间被视为人们生活的重要组成部分。
而数字钟作为时间的一种展现形式，已经成为人们生活中不可或缺的一部分。
基于单片机的多功能数字钟设计，将为人们提供更加准确、便捷、多功能的时间展现方式，满足人们对时间的精准要求，同时也为人们的生活带来更多便利。
二、设计目标1. 实现精准的时间显示功能，包括时、分、秒的显示；2. 实现对日期的显示，包括年、月、日的显示；3. 实现多种报时功能，如定时报时、闹钟报时等；4. 实现多种显示效果，如渐变显示、闪烁显示等；5. 实现对时间的调整功能，包括校时、调整日期等；6. 实现对亮度的调节功能，适应不同环境下的使用需求。
三、设计思路1. 硬件设计1.1 硬件采用单片机作为核心控制器，通过外部晶振提供时钟信号；1.2 采用数码管作为显示设备，通过单片机控制数码管进行时间、日期的显示；1.3 通过按钮、旋钮等输入设备，实现时间调节、报时设置等操作；1.4 通过EEPROM等存储设备，实现时间、设置的存储和读取功能；1.5 通过光敏电阻等光敏传感器，实现对环境光强的检测，调节数码管显示亮度。
2. 软件设计2.1 设计合理的时钟系统，确保时间的准确显示；2.2 设计报时功能模块，实现定时报时、闹钟报时等功能；2.3 设计显示控制模块，实现数字、日期的显示效果控制；2.4 设计操作响应模块，实现对按钮、旋钮等输入设备的操作响应；2.5 设计存储管理模块，实现时间、设置数据的存储和读取功能；2.6 设计光敏控制模块，实现对数码管显示亮度的实时调节。
四、实现方法1. 硬件设计1.1 选择合适的单片机作为核心控制器，根据需要进行外围电路的设计；1.2 选择合适的数码管作为显示设备，设计驱动电路以及显示控制电路；1.3 选择合适的按钮、旋钮等输入设备，设计输入电路以及操作响应电路；1.4 选择合适的EEPROM芯片，设计存储管理电路实现数据的存储和读取；1.5 选择合适的光敏电阻或光敏二极管，设计光敏控制电路实现显示亮度的调节。
多功能数字钟
多功能数字钟1引言：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。
数字钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。
它是由数子钟电路、定时电路、放大执行电路、电源电路组成。
为了简化电路结构，数字钟电路与定时电路之间的连接采用直接译码技术。
具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点。
数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。
钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。
总体框图及分析系统总体框图及分析2系统2.1总体原理框图数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ 时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
图2.1所示为数字钟的一般构成框图。
图2.1系统原理框图1.晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的32768HZ的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
2.分频器电路：分频器电路将32768HZ的高频方波信号经32768（152）次分频后得到1Hz的方波信号供秒计数器进行计数。
分频器实际上也就是计数器。
3.时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。
多功能数字钟电路的设计与制作定稿版
多功能数字钟电路的设计与制作HUA system office room 【HUA16H-TTMS2A-HUAS8Q8-HUAH1688】多功能数字钟电路的设计与制作一、设计任务与要求设计和制作一个多功能数字钟，要求能准确计时并以数字形式显示时、分、秒的时间，能校正时间，准点报时。
二、方案设计与论证1．数字钟设计原理数字电子钟一般由振荡器、译码器、显示器等几部分电路组成，这些电路都是数字电路中应用最广的基本电路。
振荡器产生的1Hz的方波，作为秒信号。
秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。
“秒”的计数、显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的计数、显示电路与“秒”的相同；“时”的计数、显示由两级计数器和译码器组成的二十四进制计数电路实现。
所有计时结果由七段数码管显示器显示。
用4个与非门构成调时电路，通过改变方波的频率，进行调时。
最后用与非门和发光二极管构成整点显示部分。
2．总体结构框图如下：图14 总体框图三、单元电路设计与参数计算 1．脉冲产生电路图15 晶振振荡器原理图 图16 555定时器脉冲产生电路原理图 振荡器可由晶振组成(如图15)，也可以由555定时器组成。
图16是由555定时器构成的1HZ 的自激振荡器，其原理是：第一暂态2、6端电位为Vcc 31，则输出为高电平，三极管不导通，电容C 充电，此时2、6端电位上升。
当上升至大于Vcc 32时，输出为低电平，三极管导通，电容C 放电，此时2、6端电位下降，下降至Vcc 31时，输出高电平，以此循环。
根据公式CR R f )2(43.121+≈得，此时频率为0.991。
图17 555定时器波形关系 图18 555定时器产生1Hz 方波原理图2．时间计数电路图19 74LS161引脚图1 1 C 1 R C2 RO74LS161功能表来自脉冲产生电路的信号先后经过一个十进制计数器和六进制计数器，分别得到“秒”个位、十位后，用六进制计数器得信号再经过一个十进制计数器和六进制计数器得到“分”个位、十位以及“时”个位、十位的计时。
多功能数字钟——时分秒
电子电路概括真验安排报告之阳早格格创做——多功能数字钟的安排目录目录2一．真验脚段3二．安排央供3三．总体安排提要3四．单元电路安排44.1振荡器电路44.2分频器电路74.3 时间计时单元的安排9131517184.8 模块交线图及仿真停止1818212223六．里包板23七．安排历程中出现的问题2525一．真验脚段（1）加深对付数字电子技能的表里知识的明白，分离试验进一步加深对付单元电路基原功能的掌握战应用.（2）通过简曲数字电路模型，掌握一种时常使用电子电路仿果然硬件，使教死能利用所教表里知识完毕本质电路的安排、仿真战创造.（3）掌握数字钟的基原知识以及所用数字钟相闭芯片的功能及使用要领.（4）相识里包板结构及其交线要领.（5）认识数字钟电路的安排与创造.二．安排央供原课题是安排一个多功能数字钟，准确计时，以数字形式隐现，时、分、秒的时间；小时的计时央供为“12翻1”，分战秒的计时央供为60进位. 三．总体安排提要数字钟本质上是一个对付尺度频次（1HZ）举止计数的计数电路.由于计数的起初时间不可能与尺度时间（如北京时间）普遍，故需要正在电路上加一个校时电路，共时尺度的1HZ时间旗号必须搞到准确宁静.常常使用石英晶体振荡器电路形成数字钟.数字钟电路系统的组成圆框图如下.四．单元电路安排4.1振荡器电路芯片介绍：555定时器引足功能：V i1（TH）：下电仄触收端，简称下触收端，又称阈值端，标记为TH. V i2（TR）：矮电仄触收端，简称矮触收端，标记为TR.V CO：统造电压端.V O：输出端.Dis：搁电端.Rd：复位端.矮触收：当输进电压V i2CC 且V i1CC 时，V TR =0，V TH =0，比较器C 2输出为矮电仄，C 1输出为下电仄，基原RS 触收器的输进，使Q ＝1＝0，经输出反相缓冲器后，V O ＝1，T 停止.那时称555定时器“矮触收”； 脆持：若V i2CC 且V i1CC ，则V TR =1，V TH=0，基原RS 触收器脆持，V O 战T 状态稳定，那时称555定时器“脆持”.下触收：若V i1CC ，则V TH =1，比较器C 1输出为矮电仄，无论C 2输出何种电仄，基原RS触1，经输出反相缓冲器后，V O ＝0；T 导通.那时称555定时器“下触收”.555定时器统造功能表555定时器里里结构RdVi1Vi2(TR)VCCVc o...(a) 555的逻辑符号(b) 555的引脚排列555定时器逻辑标安排：振荡器是数字钟的核心.振荡器的宁静度及频次的透彻度决断了数字钟计时的准确程度，常常采用石英晶体形成振荡器电路.普遍去道，振荡器的频次越下，计时粗度越下. 电路图如图.原课程安排采与用555定时器形成的多谐振荡器.由555定时器战中交元件R1、R2、C1形成多谐振荡器，足2与足6曲交贯串，如图所示.电路不稳态，仅存留二个久稳态，电路亦不需要中加触收旗号，利用电源通过R1、R2背C 充电，以及C 通过R2背搁电端 Ct 搁电，使电路爆收振荡.输出旗号的时间参数是： T ＝tw1＋tw2， tw1＝0.7(R1＋R2)C ， tw2＝0.7R2C× <32V CC <32V CC >32V CC× <31V CC >31V CC×L H H HL H 稳定 L导通 停止 稳定 导通输出波形仿真图如图所示4.2分频器电路芯片介绍：74LS90是同步二—五—十进造加法计数器，它既不妨做二进造加法计数器，又不妨做五进造战十进造加法计数器. 图17－3为74LS90引足排列，表17－1为功能表.通太过歧的连交办法，74LS90不妨真止四种分歧的逻辑功能；而且还可借帮R0(1)、R0(2)对付计数器浑整，借帮S9(1)、S9(2)将计数器置9.其简曲功能详述如下：(1)计数脉冲从CP1输进，QA动做输出端，为二进造计数器. (2)计数脉冲从CP2输进，QDQCQB动做输出端，为同步五进造加法计数器. (3)若将CP2战QA贯串，计数脉冲由CP1输进，QD、QC、QB、QA动做输出端，则形成同步8421码十进造加法计数器. (4)若将CP1与QD贯串，计数脉冲由CP2输进，QA、QD、QC、QB动做输出端，则形成同步5421码十进造加法计数器. (5)浑整、置9功能. a) 同步浑整当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，真止同步浑整功能，即QDQCQBQA＝0000. b) 置9功能当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，真止置9功能，即QDQCQBQA ＝1001.74LS90引足排列图74LS90功能表安排：分频器的功能主要有二个：一是爆收尺度秒脉冲旗号；二是提供功能扩展电路所需要的旗号，如仿电台报时用的1KHz的下音频旗号战500KHz的矮音频旗号等.果此，不妨采用3片咱们较认识的中规模集成电路计数器74LS90不妨完毕上述功能.果每片为1/10分频，3片级联则可赢得所需要的频次旗号，即每1片Q0端输出频次为500Hz,每2片Q3输出为10Hz，每3片的Q3端输出1Hz.分频器安排电路4.3 时间计时单元的安排筹备一：分战秒计数器：分战秒计数器皆是模数M=60的计数器，其计数顺序为00—01—…—58—59—00…选74LS92动做十位计数器，74LS90动做个位计数器，再将他们级联组成模数M=60的计数器.图1分秒计数器逻辑电路图时计数器：时计数器是一个“12翻1”的特殊进造计数器，即当数字钟运止到12时59分59秒，秒的个位计数器再输进一个秒脉冲时，数字钟应自动隐现为01时00分00秒，真止凡是死计中习惯时常使用的计时顺序.采用74LS191战74LS74.图2时计数器逻辑电路图筹备二：时计数器：U5、U6分别为时计时电路的十位个位计时芯片，将CKB交Q0真止十进造计数功能，二芯片的R0（1）相交、R0（2）相交，隐现12时U6芯片的Q0输出下电仄交R0（1），U5芯片的Q1、Q2要真止12翻1必须输出是3也便是0110，所以将U5芯片的Q1、Q2交与门输出再交R0（2）真止对付二个芯片的浑整支配，但是此时只是是12翻0.为了真止12翻1必须正在翻0的时间对付U5芯片爆收一个低沉沿脉冲旗号，所以原电路采与将U5芯片的Q1、Q1交与门输出再战U6芯片的Q0相与，如图1-6所示，而后与U5芯片的进位旗号相大概，输出交U5的进位脉冲端，那样便不妨真止正在12翻0前的所有计时，第二个与门输出0，大概门挨开，脉冲旗号仄常通过大概门加进U5的脉冲输进端，当要12翻0的时间，U5输出0110，U6输出0001，第二个与门输出1将大概门启锁，此时二个芯片浑整大概门那女爆收了一个1-0的低沉进位脉冲，使得U5此时形成1 ，真止了12翻1的功能.采用二片74LS90时计数器电路图分秒计数器芯片介绍：74LS192芯片介绍：74LS192是共步十进造可顺计数器，它具备单时钟输进，并具备扫除战置数等功能，其引足排列及逻辑标记如下所示：图2-174LS192的引足排列及逻辑标记CPU为加计数时钟输进端，CPD为减计数时钟输进端.LD为预置输进统造端，同步预置.CR为复位输进端，下电仄灵验，同步扫除.CO为进位输出：1001状态后背脉冲输出，BO为借位输出：0000状态后背脉冲输出.74LS192的功能表如下表：表2-1 74LS192功能表安排：74LS192为十进造计数器，TCU为进位端，其中一个74LS192战与门形成六进造计数.当秒十位的74LS192计数至6（0110）时，与门收出浑整旗号使74LS192浑整.共时另一个74LS192也完毕浑整，那样便完毕了60进造计数.秒战分的计数器结构真足相共.当秒的十位正在浑整时也共时背分的个位收一个脉冲，使分加1.分秒计数器电路图图3 译码隐现当央供输出0-15时，消隐输进“BI”应为下电仄大概开路；灭整输进“RBI”战测试灯输进“LT”皆必须正在无效电仄状态，即应为下电仄.LED 隐示器件有共阳极战共阳极二种 . 选用共阳极的 5011A数码管做为隐示器件 .译码驱动也可选 CD4511 ， BCD 码输人 . 它的译码输出端为矮电仄有效，可曲交驱动共阳极 LED 数码管 .译码74LS48是BCD码到七段隐现译码器，它不妨曲交启动共阳极数码管.其中，ABCD分别为输进端，OA OB OC OD OE OF OG分别为输出端交到数码隐现管上的abcdefg上.LTN称为尝试数码管旗号，LTN=0时，则所有的二极管皆收光，称为一个“8”字，表示数码管隐现仄常，不妨仄常处事，可则不克不迭.BIN称为灭灯旗号，当BIN=0时，则无论ABCD为何值，均不隐现；RBIN称为灭整旗号，当RBIN=0时，如果ABCD=0000，则隐现管不隐现，RBON称为灭整输出端，当ABCD=0000时，则RBON输出为0.需要隐现时，只需将74LS48的隐现译码器的输出端交到数码隐现管上对付应的位子即可.当数字钟交通电源大概者计数出现缺面时，需要矫正时间.校时是数字钟应具备的基原功能.普遍电子脚表皆具备时，分，秒等校时功能.为了使电路简朴，那里只举止分战小时的校时.如图所示为校时电路逻辑图.对付校时电路的央供是，正在小时矫正时不做用分战秒的仄常计数；正在分矫正时不做用秒战小时的仄常计数.校时办法有“快校时”战“缓校时”二种，“快校时”是通过开闭统造，使计数器对付1Hz的校时脉冲计数.“缓校时”是用脚动爆收单脉冲动做校时脉冲.图示电路为校“时”，校“分”电路.其中S1为校“分”用的统造开闭，S2为校“时”用的统造开闭，他们的统造功能如图表示.校时脉冲采与分频器输出的1Hz 脉冲，当S1大概S2分别为“0”时不妨举止快校时.如果校时脉冲由单次脉冲爆收器提供，则不妨举止缓校时.需要注意的是，校时电路是由与非们形成的拉拢逻辑电路，开S1大概S2为“1”大概“0”时，大概会爆收抖动，交电容C1，C2可缓解抖动.所以本质使用时，普遍会交一个RS触收器，将其改为去抖动开闭电路.数字钟正在指定的时刻收出旗号，大概启动声响电路“闹时”（那里用可用指示灯去代替声响电路）；大概对付某拆置的电源举止交通大概断开“统造”.不管是闹仍旧统造，皆央供时间准确，即旗号的开初时刻与持绝时间必须谦足确定的央供.比圆央供6时59散收出闹钟旗号，持绝时间为1分钟那是对付应数字中的时个位计数器的，分十位计数器的分个位计数器的若将上述技能其输出为1的所有输出端通过与门电路去统造指示灯，不妨使指示灯正佳正在6面59分明，持绝1分钟后燃烧，所以闹时统造旗号Z的表白式为4.7筹备一真足电路图4.8 模块交线图及仿真停止4.8.1用ＥＷＢ硬件画造的单元交线图分频振荡模块：计数器模块：图3 时计数单元交线图图4 分、秒计数单元校时电路：定时电路：4.8.2单元模块仿真分频仿真停止：计数器仿真停止：图5 时钟停止仿真图由图5可知，该时刻为1时28分51秒.4.8.3真足仿真此时仿真出时刻为10时0分0秒.根据正在ＥＷＢ硬件中的仿真停止及相映的分解可知，电路不妨真止安排央供，不妨真止数字钟的基原功能，既计数功能，其时间以数字形式隐现时、分、秒的时间；小时的计时央供为“12翻1”，分战秒的计时央供为60进位.鉴于仿真停止不妨认定，此次多功能数字钟的安排是乐成的.六．里包板里包板（也喊集成电路真验板）是电路真验中一种时常使用的具备多孔插座的插件板，正在举止电路真验时，不妨根据电路连交央供，正在相映孔内拔出电子元器件的引足以及导线等，使其与孔内弹性交触簧片交触，由此连交成所需的真验电路，是用于拆试电路的要害工具.里包板的形成里包板的中瞅战里里结构如图所示，里包板分上下二部分，上头部分普遍是由一止大概二止的插孔形成的窄条，止战止之间电气不连通.每5 列插孔为一组，常常的里包板上有 10 组大概11 组.对付于10 组的结构，左边3 组里里电气连通，中间4 组里里电气连通，左边3 组里里电气连通，但是左边3 组、中间4 组以及左边3 组之间是不连通的.对付于11 组的结构，左边4 组里里电气连通，中间3 组里里电气连通，左边4 组里里电气连通，但是左边4 组、中间3 组以及左边4 组之间是不连通的.若使用的时间需要连通，必须正在二者之间跨交导线. 底下部分是由中间一条断绝凸槽战上下各5 止的插孔形成.正在共一列中的5 个插孔是互贯串通的，列战列之间以及凸槽上下部分则是不连通的.里包板真验套材电子统造电路基原真验所用的元器件包罗：电池组2组（3V、6V，戴电池卡、电极引线）.里包板（SYB-130大概118、SYB-46型）.4只（白、绿、黄、橙），三极管4只（8050、9013×2、9014），数码管（LC5011）.数字集成电路10块（74LS00、74LS02、74LS04、74LS08、74LS32、74LS73、74LS74、74LS86、4511、4518）.继电器（JRC-21F），单金属复片（开辉器），磁控开闭1套（条形磁铁、搞簧管开闭），压电陶瓷片（φ27mm，戴共鸣壳体），电子蜂鸣器（3V大概6V），小电灯1个（3.8V），玩具曲流电效果（3V，戴小螺旋桨）.交钮开闭2个，导线若搞战元器件盘.别的，还需要准备时常使用的工具，如镊子、桃形钳战一字小改锥，自选真验所需增加的一些元器件等.里包板的使用及注意事项正在简曲使用的时间，常常是二窄一宽共时使用，二个窄条的第一止普遍战天线连交，第二止战电源贯串.由于集成块电源普遍正在上头，交天正在底下，如许筹备有帮于将集成块的电源足战上头第二止窄条贯串，交天足战底下窄条的第一止贯串，缩小连线少度战跨交线的数量.中间宽条用于连交电路，由于凸槽上下是不连通的，所以集成块普遍跨插正在凸槽上.拔出头包板上孔内引足大概导线铜芯曲径为0.4～0.6mm，即比大头针的曲径略微细一面.元器件引足大概导线头要沿里包板的板里笔曲目标拔出圆孔，应能感觉到有沉微、匀称的摩揩阻力，正在里包板倒置时，元器件应能被簧片夹住而不脱降.里包板该当正在透气、搞燥处存搁，特天要预防被电池漏出的电解液所腐蚀.要脆持里包板浑净，焊交过的元器件不要插正在里包板上.七．安排历程中出现的问题正在安排佳电路举止仿真时秒计数器出现“1,4,5,2,6,7,8，9”的计数，厥后小心查看电路是果为74LS90与数码管引足的交线过失八.真验用到的器件1. 共阳数码管6个2. 74LS191 1个3. 74LS90 7个4. D触收器 1个5. 与非门15个大概非门3个与门2个5个7. 555定时器 1个8. 开闭、电容若搞9.蜂鸣器 1个10.开闭、电容若搞。
多功能数字钟的设计及制作
多功能数字钟的设计及制作1.设计分析本次设计的数字钟具有校时功能。
我们需要在先设计一个基本的数字钟，然后在此基础上增加校时电路。
一个基本的数字钟由三个部分组成：秒脉冲产生电路，计数电路，译码显示电路，然后就是加上校时电路，一个四部分构成了本次设计的多功能数字钟，其总体方框图如图1-1图1-1 总体方框图2.设计内容2.1秒脉冲产生部分本设计使用由555定时器构成的多谐振荡器来产生1HZ的信号。
虽然此振荡器没有石英晶体稳定度和精确度高，由于设计简单而成为了设计时的首选。
只要在555定时器电路外部配上两个电阻及两个电容元件，并将某些引脚相连，就可以方便地构成多谐振荡器。
555定时器是数字脉冲产生的核心芯片，所以在了解其原理之前，我们需了解555定时器。
555定时器逻辑符号如图2-1所示：图2-1 555定时器逻辑符号管脚功能如表2-1所示：图2-2 秒脉冲电路根据原理和元件图，结合一阶电路暂态过程的三要素法，可以计算出充放电的时间，两者相加即为脉冲周期，脉冲周期的倒数即为脉冲频率。
充电过程的方程式： 2/3Vcc=Vcc+（1/3Vcc-Vcc）e（t1/RC）t1=(R1+R2)C*㏑2=0.7（R1+R2）C放电过程的方程式： 1/3Vcc=0+（2/3Vcc-0）e（t1/RC）t2=R2*C㏑2=0.7R2*C脉冲周期为： t=t1+t2=0.7（R1+2R2）C脉冲频率为： f=1/t=1.43/（R1+2R2）C令R1=15k，R2=68k，C=0. 01F，（其中0.01F的电容的作用是防干扰的）代入数据，计算得，f=0.94HZ≈1HZ基本满足实验要求。
2.2计数部分计数部分的核心芯片是74LS9074LS90是二---五---十进制异步计数器。
它有两个时钟输入CKA和CKB，其中,CPA和Q0组成一位二进制计数器，CKB和Q1Q2Q3组成五进制计数器，若将Q0与CKB相连接，时钟脉冲从CKA输入，则构成了84212BCD码十进制计数器。
多功能数字钟设计
多功能数字钟设计多功能数字钟设计数字钟是一种能够显示时间的钟表，可以帮助人们准确地掌握时间并管理自己的日程。
为了满足人们对数字钟的多种需求，我设计了一款多功能数字钟。
该数字钟具有以下功能：1. 时间显示：数字钟具有清晰的LED数字显示，可以显示小时和分钟。
时间显示具有灵活性，可以选择12小时制或24小时制。
2. 闹钟功能：数字钟具有闹钟功能，用户可以根据自己的需求，设定闹钟时间。
当闹钟时间到达时，数字钟会发出响亮的闹铃声，提醒用户。
3. 温度显示：数字钟具有温度传感器，可以显示当前室内温度。
用户可以随时掌握室内温度，从而调整合适的温度。
4. 日历功能：数字钟具有日历功能，可以显示当前日期和星期几。
用户可以通过数字钟了解日期，并根据需要安排自己的活动。
5. 天气预报：数字钟具有连接互联网的功能，可以通过天气预报网站获取实时的天气信息。
用户可以通过数字钟了解当前天气情况，从而合理安排出行和室内外活动。
6. 语音控制：数字钟具有语音识别功能，用户可以通过语音命令控制数字钟的各项功能。
比如，用户可以通过语音命令设置闹钟时间或调整温度。
7. USB充电口：数字钟具有USB充电口，用户可以通过数字钟为手机和其他电子设备充电。
这样，用户不仅能够准确掌握时间，还能方便地为其他设备充电。
8. 亮度调节：数字钟具有亮度可调节功能，用户可以根据自己的需求，调整数字钟的亮度。
在夜间，用户可以减小亮度，避免打扰睡眠。
9. 电池备份：数字钟具有电池备份功能，当电源中断时，数字钟可以使用备用电池继续工作，避免时间的丢失。
10. 远程控制：数字钟可以通过手机或其他远程设备进行控制，用户可以通过手机轻松设置闹钟、调整时间等功能，提高便利性。
总之，该多功能数字钟集合了时间显示、闹钟、温度显示、日历、天气预报、语音控制、USB充电口、亮度调节、电池备份和远程控制等多种功能于一身，既可以帮助人们准确掌握时间，又能方便管理自己的日程。
它的设计旨在提高人们的生活质量和便利性。
多功能数字电子钟的方案设计书(郑思贺)
数字电子钟的设计一、概述数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。
因此，一个基本的数字钟电路主要由以下几部分组成。
如图1所示多功能数字钟的组成框图。
图1 数字钟的组成框图二、秒脉冲发生器1. 晶体振荡器a：晶体振器构成晶体振荡器电路给数字电子钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
如图2所示晶体振荡电路框图。
图2 晶体振荡电路框图b：晶体振荡器电路原理在电路中，非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。
输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。
电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。
由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
晶体XTAL1的频率选为32768Hz。
其中C1的值取5~20 pF，C2为30pF。
C1作为校正电容可以对温度进行补偿，以提高频率准确度和稳定度。
由于电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。
较高的反馈电阻有利于提高振荡频率的稳定性。
2. 分频器电路分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进行计数。
分频器实际上也就是计数器，为此电路输送一秒脉冲。
3. 秒脉冲发生器原理CD4060的10、11脚之间并接石英晶体和反馈电阻与其内部的反相器组成一个石英晶体振荡器。
电路产生的32768Hz的信号经过内部十四级分频后由3脚（Q14其分频系数为16384）输出脉冲频率为2Hz，再通过一个二分频器分频就得到了1Hz的时钟信号，也就是1S；CD4027为双JK触发器，其内部含有两个独立的JK触发器，其中16脚6脚（2J）5脚（2K）接电源，4脚（R2）7脚（S2）接地，3脚（CP2）输入2Hz脉冲信号，分频后的1Hz脉冲由1脚（Q2）输出。
多功能数字钟
《多功能数字钟设计》课程设计报告学院：信息工程学院班级：2008级自动化X班姓名：X X X学号：X X X指导教师：X X X目录1. 功能要求 (2)2. 设计步骤与要求 (2)3. 仪器和设备 (2)4.数字电子计时器组成原理 (2)5.74LS160功能表 (2)6. 用74LS160实现十二进制计数 (3)7.校时电路 (4)8.时基电路 (5)9.仿电台正点报时电路 (6)10.完整电路图 (7)11.实物图 (9)12.心得体会 (10)13.附录 (11)多功能数字钟电路设计1、功能要求：①基本功能:以数字形式显示时、分、秒的时间，小时计数器的计时要求为“12翻1”，并要求能手动快校时、快校分或慢校时、慢校分。
②扩展功能:定时控制，其时间自定；仿广播电台正点报时—自动报正点时数。
2、设计步骤与要求：①拟定数字钟电路的组成框图，要求先实现电路的基本功能，后扩展功能，使用的器件少，成本低；②设计各单元电路，并用Multisim软件仿真；③在通用电路板上安装电路，只要求显示时分；④测试数字钟系统的逻辑功能；3、仪器和设备:稳压电源（或数字逻辑学习机），双宗示波器，数字万用表、数字通用板、拨线钳和电烙铁等。
4数字电子计时器的结构框图5. 74LS160功能表74LS160是中规模集成同步十进制加法计数器，具有异步清零和同步预置数的功能。
使用74LS160通过置零法或置数法可以实现任意进制的计数器。
先对74LS160的基本功能进行测试，如下表。
①异步清零：当D R＝0时，Q 0＝Q1＝Q2＝Q3＝0。
②同步预置：当LD ＝0时，在时钟脉冲CP 上升沿作用下，Q 0＝D 0，Q 1＝D 1，Q 2＝D 2，Q 3＝D 3。
③锁存：当使能端0EP ET ＝时，计数器禁止计数，为锁存状态。
④计数：当使能端EP ＝ET ＝1时，为计数状态。
74LS160的逻辑功能表用74LS160实现六十进制计数器6. 用74LS160实现十二进制计数7.校时电路当刚接通电源或时钟走时出现误差时，都需要进行时间的校准。
多功能数字钟——时分秒之欧阳语创编
电子电路综合实验设计报告——多功能数字钟的设计目录目录2一．实验目的3二．设计要求3三．总体设计概要3四．单元电路设计44.1振荡器电路44.2分频器电路74.3 时间计时单元的设计94.4译码与显示电路的设计134.5校时电路的设计154.6定时控制电路的设计174.7方案一整体电路图184.8 模块接线图及仿真结果184.8.1用ＥＷＢ软件绘制的单元接线图184.8.2单元模块仿真214.8.3整体仿真22五.测试结果分析23六．面包板23七．设计过程中出现的问题25八.实验用到的器件25一．实验目的（1）加深对数字电子技术的理论知识的理解，结合实践进一步加深对单元电路基本功能的掌握和应用。
（2）通过具体数字电路模型，掌握一种常用电子电路仿真的软件，使学生能利用所学理论知识完成实际电路的设计、仿真和制作。
（3）掌握数字钟的基本知识以及所用数字钟相关芯片的功能及使用方法。
（4）了解面包板结构及其接线方法。
（5）熟悉数字钟电路的设计与制作。
二．设计要求本课题是设计一个多功能数字钟，准确计时，以数字形式显示，时、分、秒的时间；小时的计时要求为“12翻1”，分和秒的计时要求为60进位。
三．总体设计概要数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
数字钟电路系统的组成方框图如下。
四．单元电路设计4.1振荡器电路芯片介绍：555定时器引脚功能：V i1（TH）：高电平触发端，简称高触发端，又称阈值端，标志为TH。
V i2（TR）：低电平触发端，简称低触发端，标志为TR。
V CO：控制电压端。
V O：输出端。
Dis：放电端。
Rd：复位端。
低触发：当输入电压V i2<31V CC 且V i1<32V CC 时，V TR =0，V TH =0，比较器C 2输出为低电平，C 1输出为高电平，基本RS 触发器的输入端S =0、R =1，使Q ＝1，Q ＝0，经输出反相缓冲器后，V O ＝1，T 截止。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子电路综合实验报告——多功能数字钟设计目录设计理念 (3)设计要求 (3)设计目的 (4)设计要求 (4)总体设计概要 (4)振荡器电路 (5)输出波形仿真图如图所示 (6)分频器电路 (6)时间计时单元的设计 (7)译码与显示电路的设计 (8)校时电路的设计 (9)方案一： (10)方案二： (11)定时控制电路的设计 (11).电子系统中常见实际问题的分析 (12)面包板和芯片的测试 (13)时间计数电路的连接与测试 (13)校正电路 (13)主要芯片介绍 (13)主体电路的装调 (14)时钟结果仿真 (16)面包板的使用及注意事项 (16)实验用到的器件 (16)设计理念20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。
由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，，因此在许多电子设备中被广泛使用。
电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。
本次设计以数字电子为主，分别对1S时钟信号源、秒计时显示、分计时显示、小时计时显示、整点报时及校时电路进行设计，然后将它们组合，来完成时、分、秒的显示并且有整点报时和走时校准的功能。
并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。
电路主要使用集成计数器、译码集成电路、LED数码管及各种门电路和基本的触发器等，电路使用5号电池共电，很适合在日常生活中使用。
设计要求本课题是设计一个多功能数字钟，以数字形式显示时，分，秒的时间，要求有手动校时分秒的基本功能，以及定时控制，仿广播电台正点报时，自动整点报时或触摸报整点时数的扩展功能。
设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
设计要求本课题是设计一个多功能数字钟，准确计时，以数字形式显示，时、分、秒的时间；小时的计时要求为“12翻1”，分和秒的计时要求为60进位。
总体设计概要数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
数字钟电路系统的组成方框图如下。
主体电路扩展电路时显示器时译码器时计数器分显示器分译码器分计数器校时电路秒显示器秒译码器秒计数器定时控制仿电台报时报整点时数触摸整点报时1s振荡器电路振荡器是数字钟的核心。
振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。
一般来说，振荡器的频率越高，计时精度越高。
本课程设计采取用555定时器构成的多谐振荡器。
由555定时器和外接元件R1、R2、C1构成多谐振荡器，脚2与脚6直接相连，如图所示。
电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端Ct 放电，使电路产生振荡。
输出信号的时间参数是：T＝tw1＋tw2，tw1＝0.7(R1＋R2)C ，tw2＝0.7R2C输出波形仿真图如图所示分频器电路分频器的功能主要有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1KHz的高音频信号和500KHz的低音频信号等。
因此，可以选用3片我们较熟悉的中规模集成电路计数器74LS90可以完成上述功能。
因每片为1/10分频，3片级联则可获得所需要的频率信号，即每1片Q0端输出频率为500Hz,每2片Q3输出为10Hz，每3片的Q3端输出1Hz。
时间计时单元的设计分和秒计数器都是模数M=60的计数器，其计数规律为00—01—…—58—59—00…选74LS92作为十位计数器，74LS90作为个位计数器，再将他们级联组成模数M=60的计数器。
时计数器是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯常用的计时规律。
选用74LS191和74LS74。
时计数器逻辑电路图译码与显示电路的设计当要求输出0-15时，消隐输入“BI”应为高电平或开路；灭零输入“RBI”和测试灯输入“LT”都必须在无效电平状态，即应为高电平。
LED 显示器件有共阳极和共阴极两种。
选用共阴极的5011A数码管作为显示器件。
译码驱动也可选CD4511，BCD 码输人。
它的译码输出端为低电平有效，可直接驱动共阳极LED 数码管。
校时电路的设计当数字钟接通电源或者计数出现误差时，需要校正时间。
校时是数字钟应具备的基本功能。
一般电子手表都具有时，分，秒等校时功能。
为了使电路简单，这里只进行分和小时的校时。
如图所示为校时电路逻辑图。
对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。
校时方式有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数。
“慢校时”是用手动产生单脉冲作为校时脉冲。
图示电路为校“时”，校“分”电路。
其中S1为校“分”用的控制开关，S2为校“时”用的控制开关，他们的控制功能如图表示。
校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可以进行快校时。
如果校时脉冲由单次脉冲产生器提供，则可以进行慢校时。
需要注意的是，校时电路是由与非们构成的组合逻辑电路，开S1或S2为“1”或“0”时，可能会产生抖动，接电容C1，C2可缓解抖动。
所以实际使用时，一般会接一个RS触发器，将其改为去抖动开关电路。
方案一：通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。
图示为所设计的校时电路。
S1 S2 功能 1 1 1 0 0 1计数 校分 校时方案二：方案二与方案一相比，在开关两边多了0.01uf的电容防抖动。
与非门的逻辑功能A B Y0 0 10 1 11 1 01 0 1定时控制电路的设计数字钟在指定的时刻发出信号，或驱动音响电路“闹时”（这里用可用指示灯来代替音响电路）；或对某装置的电源进行接通或断开“控制”。
不管是闹还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。
例如 要求6时59分发出闹钟信号，持续时间为1分钟这是对应数字中的时个位计数器的状态10123)(H Q Q Q Q =0110，分十位计数器的状态为20123)(M Q Q Q Q =0101,分个位计数器的状态为10123)(M Q Q Q Q =1001。
若将上述技术其输出为1的所有输出端经过与门电路去控制指示灯，可以使指示灯正好在6点59分亮，持续1分钟后熄灭，所以闹时控制信号Z 的表达式为Z=103202112)())(M M H Q Q Q Q Q Q ∙∙（测试结果分析根据在ＥＷＢ软件中的仿真结果及相应的分析可知，电路可以实现设计要求，可以实现数字钟的基本功能，既计数功能，其时间以数字形式显示时、分、秒的时间；小时的计时要求为“12翻1”，分和秒的计时要求为60进位。
基于仿真结果可以认定，此次多功能数字钟的设计是成功的。
·电子系统中常见实际问题的分析面包板和芯片的测试测试面包板各触点是否接通；有时电路不通的原因是因芯片引脚接触不良而造成的，因此，确认芯片是否接触良好是非常重要的。
时间计数电路的连接与测试六进制、十进制都没有什么大的问题，只是芯片引脚的问题，只要重新插过芯片就可以解决了。
但在六十进制时，按图接线后发现，显示器上的数字总是100进制的，而不是六十进制，检测后发现无论是线路的连通还是芯片的接触都没有问题。
最后，在重对连线时发现是线路接错引脚造成的，改过之后，显示就正常了 校正电路因引脚接错而造成错误，所以校正电路是完全按照仿真图所连的，在测试时，开始进行时校时时，没有出现问题，但当进行到分校时时，发现计数电路的秒电路开始乱跳出错。
因此，电路一定是有地方出错了，在反复对照后，发现是因为在接入校正电路时忘了把秒十位和分个位之间的连线拿掉而造成的，因此，在接线时一定要注意把多余的线拿掉。
主要芯片介绍十进制计数器74LS90计数器组成一位二进制计数器；CPB 和321Q Q Q 组成五进制计数器；若将0Q 与B CP 相连接，时钟脉冲从A CP 输入，则构成74LS90是二—五—十进制计数器，它有两个时钟输入端CPA 和CPB 。
其中，CPA 和0Q 了8421BCD 码十进制计数器。
74LS90有两个清零端R0（1）、R0（2），两个置9端R9（1）和R9（2），其BCD 码十进制计数时序如表1，二—五混合进制计数时序如表2，74LS90的管脚图如图所示。
74LS191芯片引脚图主体电路的装调① 根据数字钟系统组成框图，按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路。
② 级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑错乱，则可以增加多级逻辑门来延时。
如果显示字符变化很快，模糊不清，这可能是电源电流的跳变引起的，则可在集成电路期间的电源端Vcc 加退耦滤波电容。
通常用几十个微法的大电容与0.01F 的小电容相并联作为退耦滤波电路。
复位输入 输出 R 1 R 2 S 1 S 2 Q D Q C Q B Q A H H L × H H × L × × H H X L × L L × L × L × × L × L L × L L L L L L L L H L L H计 数 计 数 计 数 计 数③画数字钟的主体逻辑电路图。