综合实验一+++智力竞赛抢答器电路
简易抢答器电路
简易抢答器电路
智力竞赛抢答器在各类游戏中用得较多，利用它不仅仅显示出抢答的公平性，而且还增强了趣味性。
本例介绍的简易智力竞赛抢答器电路如下图所示，图中虽只画出两路抢答，但实际可增加到任意路。
在抢答开始前，首先合上开关S，主持人先按
一下复位按钮SB，各路555时基电路的⑥脚均为高电平，555时基电路复位，③脚输出低电平，发光管LEDl、LED2均不发光。
抢答开始时，若第一路首先按动SBl，A1的②脚经Sbl、R1、R2接地，A1翻转置位，③脚输出高电平，LEDl发光，指示该路抢答，同时③脚输出高电平，经R1限流、VS 稳压使音乐集成电路A3得电工作，B就发出内储的电子乐曲声，表示抢答成功。
如果其他路再按动SB2等，因此时SB2下端电位在3V以上，A2状态不会发生变化，这就保证了只有最先抢答者的指示灯才会点亮。
一次抢答完毕后，主持人需按一下SB，电路复位，音乐声即中止，方可进入下一轮抢答。
智力竞赛抢答器的电路设计
智力竞赛抢答器电路设计一、选题背景1.抢答组数为3 组，输入抢答信号的按键需完成无抖动功能；2.能迅速、准确地判处抢答者，同时能排除其它组的干扰信号，闭锁其它各路输入使其它组再按开关时失去作用，并能对抢中者有显示和鸣叫指示3.每组有 1 位十进制计分显示电路，能进行加/减计分；4.当抢答开始后，指示灯应闪亮；当有某组抢答时，指示灯灭，最先抢答一组的灯亮，并发出音响；也可以驱动组别数字显示（用数码管显示）；5.回答问题的时间应可调整，分别为 10s、20；主持人应有复位按钮和开始抢答按钮。
二、方案论证(设计理念)说选用at89c51芯片进行仿真实验，由于题目要求以及芯片的端口较少问题，故选用了一个四位数码管，将显示分数和显示选手号的功能集成于一个四位数码管中，并由复位功能进行两种显示的切换。
将P0口接上数码管，从P2口选择几个作为位选端口，另外的几位作为主持人的按键用来进行加减分以及开始和复位的选择。
并对按键进行了消抖防影措施。
在芯片的对应端口连接上晶振电路，在P3口连接蜂鸣器进行相应的提示。
源程序在keil5环境中生成，仿真在protues8.9环境中生成，将程序写入芯片中得到了运行且功能无错误三、过程论述过程论述大致分为两个部分，为硬件部分和软件部分1.硬件部分P0口接上数码管，采用共阴极四位一体数码管。
由于连接的为P0口所以需要接上上拉电阻，由于单个电阻过于麻烦所以选择使用排阻。
蜂鸣器电路，由于单片机产生的电流过小，无法支持蜂鸣器的正常使用，所以使用三极管进行电流放大来保持蜂鸣器的正常使用。
图中显示的为按键，左侧是选手按键，右侧为主持人按键，分别为开始按钮、加分按钮、减分按钮、复位按钮。
2.软件部分本次实验使用了两个定时器中断，分别为定时器中断0和定时器中断1。
设置的初始抢答倒计时为20s，答题时间为10s，为两个定时器赋上相应的初值可以应对两种时间为零的各种情况由于题目的要求当复位按键或者选手按键按下后需要屏蔽其他选手的按钮影响，设计采用了一种标志位来控制按键扫描函数，当复位按键或者选手抢答按键按下后该标志位置1然后停止对按键函数的扫描以此来屏蔽其他按键的干扰。
智力竞赛抢答器 eda 课程设计 报告电路图
燕山大学EDA课程设计报告书智力竞赛抢答器姓名：李学森班级：08电子信息工程3班学号：080104020063 成绩：一、设计题目：智力竞赛抢答器二、设计要求：1 .五人参赛每人一个按钮，主持人一个按钮，按下就开始；2 .每人一个发光二极管，抢中者灯亮；3 .有人抢答时，喇叭响两秒钟；4 .答题时限为10秒钟，从有人抢答开始，用数码管倒计时间，0,9,8…1，0；倒计时到0的时候，喇叭发出两秒声响。
三、设计内容：1．设计方案：主持人控制总开关，主持人置高电平后，系统进入准备工作。
有人抢答时，相应的二极管发光，同时数码管开始倒计时，且喇叭响两秒钟。
当倒计时再次到0的时候，喇叭再响2秒钟。
我设计的方案由五个高低电平控制相应的发光二极管，第六个用于主持人复位。
由二极管控制数码管和其中一个喇叭，再由数码管控制另一喇叭。
因此把整个课题分成四个模块：抢答器、10s倒计时器、分频器、2s计时器。
2．模块①：抢答器control为置零端，主持人控制，L1-L5由每位选手控制。
Q1-Q5为发光二极管，主持人置低电平后,Q1-Q5都被置零。
当主持人置为高电平时，抢答开始，抢答成功者对应的二极管发光，通过与门将cp信号封锁，并输入低电平到DFF中，则其他选手再次按键时结果不会改变，实现了一人抢答后，其他人不能再做答。
主持人按H清零后即可再次抢答。
此模块的仿真波形如下：仿真说明：当CONTROL为高电平时，即主持人按键以后，L1最先抢答成功，显示L1是高电平，使其对应的二极管发光模块②：十秒倒计时器此十秒钟倒计时器是由74190与7448组成的十进制减法计数器，它保留预制置数端、CP信号端、计数输出端，TNUP置高电平进行减法计算，其余的端口都置为0。
LDN是置零端，当它等于1的时候，74190有效，倒计时开始。
当输出0、9、--1时，D触发器输出结果总是0，不影响CP信号。
当输出从1到0时，D触发器输出结果为1，则CP信号被封锁。
电路仿真课程设计 智力竞赛抢答器
山东大学威海分校智力竞赛抢答器班级： XXXXXXXXXXXX姓名： XXXXXXXXX学号： XXXXXXXXXXX一、实验目的1．学习智力竞赛抢答器电路的工作原理。
2．学习综合数字电子电路的设计、实现和调试方法。
二、实验内容和要求1、实验内容设计实现一个可容纳四组参赛者的数字智力竞赛抢答器。
2、实验要求每组设置一个抢答按钮供抢答者使用；电路具有第一抢答信号的鉴别和锁存功能。
在此基础上再增加计分电路和犯规电路。
三、智力竞赛抢答器电路原理及设计1、设计方案抢答器具有锁存、定时、显示和报警功能。
即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用LED数码管把选手的编码显示出来，并且开始抢答时间的倒计时，同时用LED数码管把选手的所剩抢答时间显示出来。
而在选手按键抢答以及抢答时间倒计时到时的时候都有报警以提醒主持人和选手。
抢答时间设定9秒，时间到了之后，红色警报灯亮。
接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间，警报灯亮，显示禁止抢答，主持人将开关置“开始”状态，宣布“开始”抢答器工作。
定时器倒计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、警灯提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。
2、系统框图当主持人宣布开始，定时电路开始秒脉冲电路的作用而进行倒记时，并通过译码器在显示器中显示。
当选手首先按某一开关键时，可通过触发锁存电路被触发并锁存，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。
然后在译码器中译码，将触发器输出的数据转换为数码管需要的逻辑状态。
最后在显示电路中显示出所按键选手的号码。
若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果可能是它们中的任一个产生有效输出。
智力竞赛抢答装置实验报告
智力竞赛抢答装置实验报告智力比赛抢答装置试验报告一、试验目的1、学习数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用；2、认识智力比赛抢答器的工作原理；3、了解简答数字系统设计、调试及故障排解办法。
二、试验原理下图为四人用的智力比赛抢答装置线路，用以推断抢答优先权。
智力比赛抢答器装置原理图图中F1为四D触发器74LS175，它具有公共置0端和公共CP端，引脚罗列间附录；F2为双4输入与非门74LS20；F3是由74ＬＳ００组成的多谐振荡器；Ｆ４是由７４ＬＳ７４组成的四分频电路；Ｆ３、Ｆ４组成抢答器中的ＣＰ时钟脉冲源。
抢答开头时，由主持人清除信号，按下复位开关Ｓ，７４ＬＳ１７５的输出Ｑ１～Ｑ４全为０，全部发光二极管ＬＥＤ灯均熄灭，当主持人宣布“抢答开头”后，首先做出推断的参赛者立刻按下开关，对应的发光二极管点亮，同时，通过与非门Ｆ２送出信号锁住其余３个抢答者的电路，不再收受其他信号，直到主持人再次清除信号为止。
三、试验设备与器件（1）+5V直流电源（2）规律电平开关（3）规律电平显示器（4）双踪示波器（5）数字频率计（6）直流数字电压表（7）74LS175，74LS20，74LS74，74LS00四、试验内容（1）测试各触发器及各规律门的规律功能。
测试办法参照数字电子技术基础试验的有关内容，推断器件的好坏。
（2）按图10-1接线，抢答器五个开关接试验装置上的规律开关，发光二极管接电平显示器。
（3）断开抢答器电路中CP脉冲源电路，单独对多谐振荡器F3及分频器F4举行调试，调节多谐振荡器10kΩ电位器，使其输出脉冲频率约4kHz，观看F3和F4输出波形及测试其频率。
（4）测试抢答器电路功能。
接通+5V电源，CP端接试验装置上延续脉冲源，取重复频率约1kHz。
1）抢答开头前，开关K1，K2，K3，K4均置“0”，预备抢答，将开关S置“0”，发光二极管全熄灭，再将S置“1”。
抢答开头，K1，K2，K3，K4某一开关置“1”，观看发光二极管的亮、灭状况，然后再将其他三个开关中任一个置“1”，观看发光二极管的亮、灭有否转变。
智力竞赛抢答器实验报告
一:实验目的:1: 掌握抢答器的工作原理及其设计方法.2:掌握设计性试验的实验方法.3:掌握焊接技术..二:实验原理:1: 设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是1、2、3、4、5、6、7 . 8，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是1、2、3、4、5、6、7 . 8。
2: 接通电源前，抢答按钮与清零按钮都未按下。
接通电源后，主持人清除开关处于工作状态，抢答器处于工作状态，编号显示器显示为0，蜂鸣器未鸣响（为方便控制，电路设计为清除开关按下时是清零状态，未按下时为工作状态）。
等一轮抢答完成后（七段数码管显示出优先抢答队员编号，并蜂鸣器鸣响），主持人将清零开关按下数码管清为零，蜂鸣器停止鸣响。
然后先后把各队员抢答按钮与主持人清零按钮复位。
即可进入下一轮抢答。
原理为：电路中清零按钮控制D 触发器集成块74LS175清零端低电平输入，按下时清零端输入为低电平（清零端低电平有效），未按下时输入高电平。
清零后D 触发器集成块74LS175 Q`端输出全变为高电平，使编码器74HC147（有效输入电平为低电平）无有效低电平输入，七段数码管上显示为0。
3.抢答时，队员按下抢答按钮的时间有先后次序，电路中每个抢答按钮连接一个D 触发器，当一抢答按钮按下后其对应的触发器锁存住信号，Q`端输出有效低电平，同时通过反馈电路使D 触发器集成块得脉冲信号终止输入，从而使其他D 触发器停止工作，抢答后也无法锁存。
达到有先输入有先锁存功能.4:工作电路图如下:a b c d eg f LTBILEDA CB三:实验仪器:1.制好的抢答器电路板一块2.按要求的电阻.电容.二极管.开关若干，八段led数码管一个..3.焊锡.烙铁四.实验方法及步骤:1:了解电路构成,按要求准备好要的器材.2:将电器元件分好类,便于操作.进行焊接工作.3:焊接好后,进行调试工作.五.实验结论：通过这次八路抢答器的设计，我发现了以往学习中的许多不足，也让我掌握了以往许多掌握的不太牢的知识，感觉学到了很多东西。
智力竞赛抢答器逻辑电路设计
电路设智力竞赛抢答器逻辑计1.1设计背景在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。
同时还可以设置记分、犯规及奖励记录等多种功能。
该设计就是针对上述各种要求设计出的供6名选手参赛使用的数字式竞赛抢答器。
数字抢答器由主体电路与扩展电路组成。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。
通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。
经过布线、焊接、调试等工作后，数字抢答器成形。
1.2设计任务与要求1）设计一个至少可供6人进行的抢答器。
（2）系统设置复位按钮，按动后，重新开始抢答。
（3）抢答器开始时数码管无显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
显示优先抢答者序号并且不出现其他抢答者的序号。
（4）抢答器具有定时抢答功能，且一次抢答的时间有主持人设定，本抢答器的时间设定为60秒，当主持人启动“开始”开关后，定时器开始减计时。
当设定的时间到，而无人抢答时，本次抢答无效，报警发出声音，并禁止抢答。
（5）设定的抢答时间内，选手可以抢答，这时定时器停止工作，显示器上显示选手的号码和抢答时间。
并保持到主持人按复位键。
2总体设计方案2.1方案选择方案一采用74LS148优先编码器分辨选手抢答的先后，并通过RS 锁存器74LS279锁存抢答者的编号，再经过74LS48芯片译码驱动共阴极数码管显示。
方案二采用CC4067作为编码电路的核心元件，当有选手抢答时输出四位相应的8421BCD 码即可同时供16位选手抢答。
经CC4511七段译码器译码后驱动共阴极数码管显示，同时利用CD4069组成一个多谐振荡器，作为十进制计数器CC4510的CP 脉冲使其计数并与D 触发器CD4013完成自动锁存的功能。
数字电路技术实验之智力竞赛抢答电路
实验十二智力竞赛抢答电路一、实验目的1. 学习数字电路中门电路、触发器、中规模集成计数器、多谐振荡器及译码显示等单元电路的综合运用。
2. 熟悉智力竞赛抢答电路的工作原理。
3. 了解简单数字系统的设计、调试及故障排除方法。
二、设计要求设计要求：1. 智力竞赛抢答装置可同时供三名选手或三个代表队参赛，他们的编号分别为1、2、3；每个选手或代表队控制一个抢答按钮，按钮的编号与选手的编号相对应，为K1、K2、K3。
2. 节目主持人控制一个按钮，用来控制系统的清零和抢答开始与否，清零按钮的编号为S。
3. 抢答装置应具有显示和数据锁存功能，每个选手的编号可用一个七段显示器显示，1号选手抢答后相应的显示器显示“1”，2号选手抢答后其显示器显示“2”，3号选手抢答后其显示器显示“3”。
4. 电路应具有抢答键控制功能，在其中的一个选手抢答有效后，显示器显示相应的选手编号，蜂鸣器发出音响提示；同时电路应不再接收其余二个抢答者的信号，已获得抢答资格选手的编号，一直保持到主持人将系统清零为止。
功能扩展：5. 具有定时抢答功能，时间可由主持人设定；当主持人启动“抢答开始”按钮S后，定时器开始加计时，并用显示器显示时间。
6. 选手在设定的时间内抢答有效，定时器停止工作，显示器显示抢答时刻的时间，并保持到主持人将系统清零。
若定时抢答时间到，没有选手抢答，则本次抢答无效，系统报警并不再接收选手的抢答信号（禁止超时抢答），时间显示器显示00。
三、设计方案三个开关分别是1、2、3为选手开关，主持人的开关为空格，倒计时为30秒，显示为00后会报警，主持人开关再抢答后可复位。
1.抢答电路设计：主持人的空格开关打开后才开始抢答（时限为30 s）。
1).当有选手按下所在开关，抢答电路显示选手所在编码（1、2、3），倒计时电路停止计时，以此同时其他选手所在的开关被锁定，抢答无效。
2).如若抢答时间到，无人抢答时，则锁定电路，定时和定时电路停止工作强大无效。
PLC实验(抢答器)
实验一智力竞赛抢答显示系统一、学习目标1.学会用PLC来解决实际问题的思路。
2.掌握定时器的格式及编程方法。
3.学会用互锁和自锁电路为基础构成各输出电路。
4.熟悉PLC装置，FX系列可编程控制器的外部接线方法。
二、实验内容设计一个智力竞赛抢答显示系统，使用参加竞赛人分为儿童组、学生组、成人组,其中儿童两人，学生为一人，成人二人，主持人一人。
控制要求：当主持人按下SBO后,指示灯LO亮,表示抢答开始,参赛者方可开始按下按钮抢答,否则违例(此时抢答者桌面上灯闪烁)；为了公平，要求儿童组只需一人按下按钮，其对应的指示灯亮，而成人组需要二人同时按下二个按钮对应的指示灯才亮；当一个问题回答完毕，主持人按下SB1，一切状态回复；成年人一人违例抢答灯L3闪烁；当抢答开始后时间超过30秒，无人抢答，此时铃响，提示抢答时间已过，此题作废。
图5-29 抢答示意图l.设计程序根据系统的控制要求及PLC的1/0分配表，并设计好合适的程序。
2.设计接线图根据1/0分配表,连接系统接线图。
3.系统调试（1）输入程序。
按前面介绍的程序输入方法,用手持式编程器(或计算机)正确输入程序。
（2）系统调试。
按设计的系统接线图正确连接好输出设备,进行系统的调试,观察是否能按照控制要求抢答，否则，检查电路并修改、调试程序,直至能按控制要求显示。
三、所需的设备1．可编程控制器实验台（箱） 1台2．PC机或FX-20P-E编程器 1台3．编程电缆 1根4．连接导线若干四、训练内容抢答系统I/O分配表：类别元件元件号备注输入SB0 X000 抢答开始SB1 X001 返回原状SB11 X002 儿童抢答SB12 X003 儿童抢答SB21 X004 学生抢答SB31 X005 成人抢答SB32 X006 成人抢答输出L0 Y000 表示抢答已经开始灯L1 Y001 儿童抢答成功灯L2 Y002 学生抢答成功灯L3 Y003 成人抢答成功灯铃Y004 抢答时间已过铃I/O接线图参考梯形图参考梯形图儿童组抢答灯学生组抢答灯成人组抢答灯抢答开始灯无人抢答铃响振荡器儿童组抢答违例学生组抢答违例成人组抢答违例五、训练步骤1、输入程序（1）将编程电缆线连接到计算机和PLC的编程口。
智力竞赛抢答器逻辑电路设计1
智力竞赛抢答器逻辑电路设计1智力竞赛抢答器逻辑电路设计是一项旨在设计一种电路，具有能够在智力竞赛等场合使用的快速抢答的功能。
该电路的设计需要考虑到其工作的可靠性、快速性、精确性等方面，并具有一定的实用性。
设计思路：智力竞赛抢答器逻辑电路的设计要从以下几个方面入手：输入信号的检测和处理、计时器的设计、信号输出的控制。
1. 输入信号的检测和处理在智力竞赛时，选手的手速和反应速度是非常重要的因素，电路的设计需要考虑如何快速地将选手按下按钮的信号捕捉到并处理。
我们可以使用双稳态触发器作为输入信号检测的基础电路。
当选手按下按钮时，通过按钮上的电容原理，会使得信号的电平变化，触发双稳态触发器将输入信号变为高电平。
当第一个选手按下了按钮之后，会产生一个高电平信号被捕捉到。
为了避免抢答器出现一次击鸣，同时进行多次计时的情况发生，我们需要对信号进行去反跳处理。
我们可以在双稳态触发器输出端后面添加一个RC滤波电路，将输入信号做进一步处理，将短时间内的信号波动滤去。
2. 计时器的设计为了保证抢答器计时的精确性，我们需要使用高速计数器作为计时基础电路。
当电路检测到选手按下按钮后，即会触发计时器开始进行计时，并输出计时结果。
计时器的计时范围可以根据不同的比赛需求进行设置，一般设为30秒左右。
当第一个选手抢答成功后，即需要停止计时器的计时，并将计时结果通过信号输出电路进行输出。
为了避免第二个选手误抢，我们需要添加一个延迟开关，在选手按下按钮后的一定时间内才允许第二个选手进行抢答。
3. 信号输出的控制当选手抢答成功后，其抢答的结果需要通过信号输出电路进行输出，这时我们需要使用锁存器或寄存器进行存储。
当第一个选手抢答成功后，其抢答时间将被锁存起来，并输出到屏幕上，同时触发音响输出计时器停止计时的信号。
在比赛系统中，可以根据实际需求将输出信号连接到屏幕、扬声器等外部设备上。
总结：智力竞赛抢答器电路的设计涉及到输入信号的检测和处理、计时器的设计以及信号输出的控制等多个方面。
综合性设计性实验：智力竞赛抢答器
综合性设计性实验：智力竞赛抢答器
一．设计目的：
1．培养数字电路的设计能力。
2．掌握智力竞赛抢答器电路的设计、组装和调试方法。
二．设计内容及要求：
1．设计一个8路智力竞赛抢答器电路。
要求：
（1）给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）及抢答的开始。
（2）抢答开始后，当有某一选手首先按下抢答按钮时，选手编号立即被锁存，编号数码管显示选手编号，并发出报警声响，此时抢答
器不再接收其他输入信息。
优先抢答选手的编号一直保持到节目
主持人将系统清零为止。
（3）抢答器具有定时抢答功能，且一次抢答时间由节目主持人设定（如30秒）。
当节目主持人启动开始键后，要求定时器立即进行
倒计时，并用显示器进行显示，同时扬声器发出短暂的声响，声
响持续时间为0.5秒左右。
（4）选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到节目主持人
将系统清零为止。
如果定时抢答时间已到，却没有选手抢答，则
本次抢答无效，系统进行短暂的报警，并封锁输入电路，禁止选
手超时后抢答，定时显示器上显示00。
2．用中小规模集成电路组成智力竞赛抢答器电路，并在Multisim仿真环境下进行组装、调试。
3．画出各单元电路图、整机逻辑框图和逻辑电路图，写出设计、实验总结报告。
智力竞赛抢答器电路的原理框图：。
智力竞赛抢答器逻辑电路设计(1)
智力竞赛抢答器逻辑电路设计(1)智力竞赛抢答器是一种智能化的电子竞赛设备，可用于各种竞赛场合，比如学校的智力竞赛、电视节目的抢答环节等。
本文将介绍智力竞赛抢答器的逻辑电路设计。
一、总体设计思路智力竞赛抢答器采用数字电路设计，由主控芯片、按键模块、显示模块和声音提示模块等组成。
其总体设计思路如下：1. 按下按钮后，主控芯片接收到按键信号，停止计时，在显示屏上显示该答题者的编号，并发出声音提示。
2. 当有多个人同时按下按钮时，主控芯片将优先响应第一个按下按钮的人，忽略后续按下的人。
3. 主控芯片能够根据比赛规则，提前设置赛制、抢答时间等参数。
4. 显示屏能够显示当前有没有人抢答成功、哪位选手抢答成功、以及还有多长时间可以抢答等信息。
5. 抢答结束后，主控芯片将输出该选手的编号和得分，作为最终比赛成绩的一部分。
二、电路设计详解1. 主控芯片本抢答器采用AVR单片机ATmega16作为主控芯片。
优点是具有较强的计算能力、内置多个计数器和定时器，并且非常稳定可靠。
2. 按键模块按键模块由多个按钮和一个脉冲滤波电路组成。
脉冲滤波电路主要是为了防止按钮松动或者多次按下导致重复触发信号。
当有人按下按钮时，脉冲滤波电路会产生一个稳定的脉冲信号，经过扫描程序把当前按下的按钮编号记录到单片机中。
3. 显示模块本抢答器采用4位8段共阳数码管显示屏，它可以显示十进制数码、英文字母和符号。
显示模块需要与单片机进行通讯，通过数码管上的控制引脚来控制显示内容。
单片机通常采用借助集成芯片74HC595实现数码管的位选和段选。
声音提示模块是指按下按钮后，发出的“嘀嘀”声。
本抢答器采用5V蜂鸣器来实现，当单片机检测到有人按下按钮时，就会输出一个脉冲信号，让蜂鸣器发出声音。
5. 电源模块电源模块是整个抢答器电路的基础，它需要为单片机、显示器和按钮提供稳定的电源。
本抢答器采用直流5V电源输入，可以通过电池、USB接口、电源适配器等供电方式。
智力竞赛抢答器实训报告
一、实验背景随着各类竞赛活动的普及，如何公正、高效地判定抢答者的优先级成为一个重要问题。
为此，我们设计并制作了一台适用于四人智力竞赛的抢答器。
该抢答器通过数字电路实现，能够实时显示倒计时时间，并在选手抢答成功时发出蜂鸣声，指示抢答者的优先级。
二、实验目的1. 熟悉数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用。
2. 掌握智力竞赛抢答器的工作原理。
3. 了解简答数字系统设计、调试及故障排除方法。
三、实验原理1. D触发器：D触发器是一种基本的数字电路单元，具有存储一位二进制信息的功能。
在本实验中，我们使用D触发器74LS175作为抢答器的核心元件，实现选手抢答信号的锁存和优先级判断。
2. 分频电路：分频电路用于将输入信号的频率降低，以满足抢答器对倒计时时间的需求。
在本实验中，我们使用74LS74组成的四分频电路，将输入时钟信号分频，产生倒计时所需的时钟脉冲。
3. 多谐振荡器：多谐振荡器是一种能够产生周期性方波信号的电路。
在本实验中，我们使用74LS00组成的多谐振荡器产生抢答成功时的蜂鸣声。
4. CP时钟脉冲源：CP时钟脉冲源为抢答器提供统一的时钟信号，保证各个单元电路同步工作。
四、实验步骤1. 电路设计：根据实验原理，设计抢答器的电路图，包括D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路。
2. 元器件选型：根据电路图，选择合适的元器件，包括D触发器、分频电路、多谐振荡器、CP时钟脉冲源、数码管、按键、蜂鸣器等。
3. 电路搭建：按照电路图，将选好的元器件焊接在电路板上，连接好各个引脚。
4. 电路调试：检查电路连接是否正确，使用示波器等工具检测各个单元电路的波形，确保电路正常工作。
5. 功能测试：进行抢答器功能测试，包括倒计时显示、抢答成功蜂鸣声、优先级判断等。
五、实验结果与分析1. 倒计时显示：抢答器能够正常显示倒计时时间，从9秒开始倒计时，直到0秒。
2. 抢答成功蜂鸣声：当选手抢答成功时，抢答器能够发出蜂鸣声，提示选手抢答成功。
智力竞赛抢答器逻辑电路设计
2．判组电路
判组电路由RS触发器完成，CD4043为三态RS锁存触 发器，当S1 按下时，Q1 为1，这时或非门74LS25为低电平， 封锁了其他组的输入。Q1为1，使发光管D1发亮，同时也 驱动音响电路鸣叫，实现声、光的指示。输入端采用了阻 容方法，以防止开关抖动。
3．定时电路
当进行抢答或必答时，主持人按动单次脉冲启动开关， 使定时数据置入计数器，同时使JK触发器74LS112翻转（ Q 1 ），定时器进行减计数定时，定时开始，定时指示灯 亮。当定时时间到，即减法计数器为“00”时， 为“1”，定 时结束，控制音响电路鸣叫，并灭掉指示灯（JK触发器 的 ，Q 1，Q 0 ）。
倒T形电阻网络D/A转换器电路中， S0 ～ S3为模拟开关，由 输入数码Di 控制；R 和2R 组成电阻解码网络，呈倒T形；运算放 大器A构成求和电路。
（1）当Di 1时，Si 接运放反相输入端（“虚地”），Ii 流入求 和电路。 （2）当Di 0 时，Si 将电阻2R接地。无论模拟开关Si处于何种位 置，与Si相连的2R电阻均等效接“地”（地或虚地）。这样流经 2R电阻的电流与开关位置无关，为确定值。
数字电子技术
智力竞赛抢答器逻辑电 路设计
简述
1
2 设计任务及要求
设计方案提示
3
4
主要元器件选择
设计原理及参考电路 5
1.1 简述
如图9-1所示为智力竞赛抢答器的电路原理组成方框图。
图9-1 智力竞赛抢答器原理框图
1.2 设计任务及要求
具体要求主要包括以下几点。
（1）抢答组数为4组，输入抢答信号的控制电路应由无抖动开关 来实现。 （2）选组电路能迅速、准确地判别抢答者，同时能排除其他组的 干扰信号，即闭锁其他各路输入使其再按开关时失去作用，并能 对抢中者发出声、光显示和鸣叫指示。 （3）计数显示电路为3位十进制计分显示电路，能进行加/减计分。 （4）开始作答时，启动定时灯亮，开始计时；当计时结束时，喇 叭发出单音调“嘟”声，并熄灭指示灯。
智力竞赛抢答器电路设计
目录1 技术指标 (2)2 设计方案及其比较 (2)3实现方案 (7)3.1 CC4042锁定器的内部结构和工作原理 (7)3.2 实现智力抢答器的电路图及其原理 (8)4 调试过程及结论 (9)4.1 电路的连接 (9)4.2 电路的调试 (9)4.3 结论 (9)5 心得体会 (10)6 参考文献 (10)智力竞赛抢答器电路设计1 技术指标设计一个四组抢答器，有人抢答时，蜂鸣器发声，同时优先抢答者对应的指示灯亮，而后抢答者对应的指示灯不亮。
主持人具有将抢答器复原的功能。
2 设计方案及其比较2.1 方案一电路如图2.11所示图2.11 方案一电路原理图CC4042是一CMOS集成D锁存器。
POL接VDD，CP端电平由Q0～Q3和复位开关S产生的信号决定。
电路开始工作前，按下复位开关S，使“与非”门G2输出为1。
此时CC4042的时钟CP=1，故芯片处于传送信号D0～D3状态，一旦S0～S3中任一按钮先按下，如S0先按下，则Q0=D0=1，Q0=0，对应的发光二极管V0点亮，同时“与非”门G1输出高电平，下降沿的作用下。
第一信号被锁存，此后S1～S3若再按下，电路不再有反应了。
CC4042的引脚图见图2.12。
VDD可用5V直流电源或电池，V0～V3可用不同颜色的发光二极管，G1、G2是四输入和二输入“与非”门电路，各电阻阻值见图示。
表2.1 CC4042锁存器功能表POL CP D i Q i Q i0 0 0 0 00 0 1 1 00 ↑X 锁存1 1 0 0 11 1 1 1 01 ↓X 锁存图2.12 CC4042锁存器引脚图2.2 方案二电路如图2.21所示CC4042是一CMOS集成D锁存器。
POL接VDD，CP端电平由Q0～Q3和复位开关S产生的信号决定。
电路开始工作前，按下复位开关S，使“异或”门G2输出为0。
此时CC4042的时钟CP=0，故芯片处于传送信号D0～D3状态，一旦S0～S3中任一按钮先按下，如S0先按下，则Q0=D0=1，对应的发光二极管V0点亮，同时“或”门G1输出高电平，经三极的作用下。
智力竞赛抢答器电路课程设计说明书
智力竞赛抢答器电路设计1 技术指标设计一个四组抢答器，有人抢答时，蜂鸣器发声，同时优先抢答者对应的指示灯亮，而后抢答者对应的指示灯不亮。
主持人具有将抢答器复原的功能。
2 设计方案及其比较2.1 方案一采用74LS175为主芯片的设计方案图1为74LSl75管脚图。
其中，CLR是异步清零控制端(低电平有效)。
D1～D4是并行数据输入端，CLK为时钟脉冲端，Q1～Q4是并行数据输出端，/Q1～/Q4是Q1～Q4的反码数据输出端。
(注：/Q1代表Q1的非，下同)图1 74LS175管脚图表1为74LS175的功能表。
当CLK引脚输入上升沿时，D1～D4被锁存到输出端（Q1～Q4）。
在CLK其他状态时，输出与输入无关。
其异步复位端为低电平时，Q1～Q4输出为低，/Q1～/Q4输出为高。
表1 74LS175的功能表清零时钟输入输出工作模式CLR CLK 1D 2D 3D 4D 1Q 2Q 3Q 4Q0 ×××××0 0 0 0 异步清零1 ↑1D 2D 3D 4D 1D 2D 3D 4D 数码寄存1 1 ××××保持数据保持1 0 ××××保持数据保持抢答器的电路设计图使用Protel绘制，结果如图2所示。
图2 抢答器电路设计图方案一其工作原理为：电路上电后，按下复位按键S0（裁判）实现清零功能，/Q1～/Q4 输出高电平，与之相连接的指示用的四个LED全熄灭。
同时以Q1～Q4作为输入的或非门输出为高电平，经非门输出低电平，蜂鸣器不响；经与门使脉冲正常输入。
松开复位键，电路进入准备状态。
假设有按键S3 (3号选手)被按下，Q3输出变为高电平，/Q3变为低电平。
从而导致对应得LED被点亮，或非门的输出将由高变成低电平，经非门变为高电平使蜂鸣器鸣叫。
同时或非门的低输出经过与门使得脉冲信号无法进入CLK端，即芯片的CLK 保持低电平，此时芯片处于数据保持状态，按下除复位之外的任何的按键都将不会发生电路状态的变化，即输入被锁定，达到阻止其他选手抢答的目标。
智力竞赛抢答器逻辑电路设计
智力竞赛抢答器逻辑电路设计
在逻辑电路设计中，我们需要考虑以下几个关键要素：按钮输入、时
间记录、比较和显示。
首先，按钮输入是抢答器的输入信号，可以通过按钮连接到电路中。
当参赛者按下按钮时，按钮会向电路发送一个电压信号，表示有参赛者抢答。
这个电压信号可以通过逻辑门电路进行检测和处理。
接下来，时间记录是抢答器的核心功能之一、当有参赛者按下按钮时，抢答器需要迅速记录下按下的时间顺序，以便后续比较和判断。
为了实现
时间记录功能，可以使用一个计时器电路，例如基于555定时器芯片或微
控制器的计时器功能。
在记录时间的过程中，我们需要将每位参赛者的按下顺序进行记录。
为了区分每位参赛者，我们可以为每个按钮设置一个独特的编号或标志。
这样，在时间记录中，可以同时记录按下的时间和参赛者的编号，以便后
续比较和判断。
比较是判断哪位参赛者最先抢答的关键步骤。
在时间记录完成后，我
们可以将参赛者的抢答时间进行比较，以确定最先抢答的参赛者。
比较可
以通过逻辑门电路实现，例如使用比较器电路、多路选择器电路等。
最后，抢答器需要实时地显示抢答结果，以便主持人和观众了解。
显
示可以通过LED显示屏、数码管等组件进行，这些组件可以通过逻辑门电
路控制来显示对应的结果。
综上所述，智力竞赛抢答器的逻辑电路设计主要包括按钮输入、时间
记录、比较和显示等功能。
通过设计合适的逻辑门电路，可以实现高效准
确的抢答功能，提升智力竞赛的游戏体验。
当然，设计的具体电路方案需要根据实际需求和可用的器件进行选择和调整。
智力竞赛抢答装置(综合实验)
4．测试抢答器电路功能
接通电源，CP端外接实验箱或信号源上 1KHz连续脉冲源。
（1）K1、K2常置“0”，准备抢答，按一下复位开 关S置“0”，发光二极管全灭，再释放S即常置 “1”，开始抢答， 观察发光二极管的亮、灭情况。 再改变连续脉冲源频率，再观察发光二极管的亮、 灭有否改变（观察2人抢答是否同时有效）。
智力竞赛抢答装置 （综合型实验 ）
242面
前言：综合设计型实ห้องสมุดไป่ตู้实验报告
一般要求
题目：“什么放大器或装置”的设计
或“什么放大器或装置”的研 究
1.任务解析
老师布置任务，提出具体要求， 学生在领会理解任务的基础上对任 务进一步明确，要做什么，要达到 什么参数指标等等。
2.方案论证
对所要完成的设计任务设计方 案，要拿不同方案对比，选择方案， 并明确为什么要选择此方案，较其 它方案有何优点。
3.实验步骤 方案的具体实施，按实际实施
过程认真做好原始记录，可以包括 单元电路分析，部分指标测试等等， 指标测试要指出所用仪器的测量精 度，便于误差分析。
4.实验分析 对所测试结果做分析，得出结论。
5.经验总结 对完成任务情况进行总结，整
个过程中的感悟体会等等。
综 合 实 验 报 告 样 本
一 、实验目的
2．按图1接线，实际做2人抢答器，用按钮开关做 抢答开关，用单次脉冲下降沿按钮开关做复位开 关。
3．断开抢答器电路中CP脉冲源电路，单独对多谐 振荡器F3及分频器F4进行调试，调整多谐振荡器 10K电位器，使其输出脉冲频率约4kHz，观察F3 及F4输出波形及测试其频率（参照单稳态电路有 关内容）。
1．学习数字电路中D触发器、分频电 路、多谐振荡器、CP时钟脉冲源等 单元电路的综合运用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
三、实验设备与器件
1、+5V 直流电源
2、逻辑电平开关
3、逻辑电平显示器
4、双踪示波器
5、数字频率计
6、直流数字电压表
7、74LS175、74LS20、74LS74、74LS00
四、实验内容
1、 测试各触发器及各逻辑门的逻辑功能。试测方法参照实验二及实验九有关内容，判 断器件的好坏。
2、 按图 1－1 接线，抢答器五个开关接实验装置上的逻辑开关、发光二极管接逻辑电 平显示器。
图 1－1 智力竞赛抢答装置原理图
图中 F1 为四 D 触发器 74LS175，它具有公共置 0 端和公共 CP 端,引脚排列见附录；F2 为 双 4 输入与非门 74LS20；F3 是由 74LS00 组成的多谐振荡器；F4 是由 74LS74 组成的四分频电 路，F3、F4 组成抢答电路中的 CP 时钟脉冲源，抢答开始时，由主持人清除信号，按下复位开 关 S，74LS175 的输出 Q1～Q4 全为 0，所有发光二极管 LED 均熄灭，当主持人宣布“抢答开始” 后，首先作出判断的参赛者立即按下开关，对应的发光二极管点亮，同时，通过与非门 F2 送出信号锁住其余三个抢答者的电路，不再接受其它信号，直到主持人再次清除信号为止。
综合实验一 智力竞赛抢答器电路
一、实验目的
1、 学习数字电路中 D 触发器、分频电路、多谐振荡器、CPLeabharlann 时钟脉冲源等 单元电路的综合运用。
2、 熟悉智力竞赛抢赛器的工作原理。 3、 了解简单数字系统实验、调试及故障排除方法。
二、实验原理
图 1－1 为供四人用的智力竞赛抢答装置线路，用以判断抢答优先权。
3、 断开抢答器电路中 CP 脉冲源电路，单独对多谐振荡器 F3 及分频器 F4 进行调试，调 整多谐振荡器 10K 电位器，使其输出脉冲频率约 4KHz，观察 F3 及 F4 输出波形及测 试其频率（参照实验十三有关内容）。
4、 测试抢答器电路功能接通+5 电源，CP 端接实验装置上连续脉冲源，取重复频率约 1KHz。
（1）抢答开始前，开关 K1、K2、K3、K4 均置“0”，准备抢答，将开关 S 置“0”，发光二 极管全熄灭，再将 S 置“1”。抢答开始，K1、K2、K3、，K4 某一开关置“1”，观察发光二极管 的亮、灭情况，然后再将其它三个开关中任一个置“1”，观察发光二极的亮、灭有否改变。
（2）重复（1）的内容，改变 K1、K2、K3、K4 任一个开关状态，观察抢答器的工作情况。 （3）整体测试断开实验装置上的连续脉冲源，接入 F3 及 F4，再进行实验。
五、实验预习要求
若在图 1－1 电路中加一个计时功能，要求计时电路显示时间精确到秒，最多限制为 2 分钟，一旦超出限时，则取消抢答权，电路如何改进。
六、实验报告
1、 分析智力竞赛抢答装置各部分功能及工作原理 2、 总结数字系统的设计、调试方法 3、 分析实验中出现的故障及解决办法